JP2021082094A - 電圧生成回路およびこれを用いた半導体装置 - Google Patents
電圧生成回路およびこれを用いた半導体装置 Download PDFInfo
- Publication number
- JP2021082094A JP2021082094A JP2019210096A JP2019210096A JP2021082094A JP 2021082094 A JP2021082094 A JP 2021082094A JP 2019210096 A JP2019210096 A JP 2019210096A JP 2019210096 A JP2019210096 A JP 2019210096A JP 2021082094 A JP2021082094 A JP 2021082094A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- temperature
- dependent
- reference voltage
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Dram (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
【課題】 省スペース化を図りつつ簡易な構成で信頼性の高い電圧を生成することができる電圧生成回路を提供する。【解決手段】 本発明の電圧生成回路100は、温度依存性のほとんどない基準電圧VREFを生成する基準電圧生成部110と、正または負の温度依存性を有し、設定温度で基準電圧VREFと等しい電圧を有する少なくとも1つの温度依存電圧VPTATを生成するPTAT電圧生成部120と、基準電圧VREFと温度依存電圧VPTATとを比較する比較部130と、比較部130の比較結果に基づき基準電圧VREFまたは温度依存電圧VPTATのいずれかを選択し、選択した基準電圧VREFまたは温度依存電圧VPTATを出力する選択部140とを含む。【選択図】 図2
Description
本発明は、電圧を生成する電圧生成回路に関し、特に温度補償された基準電圧を生成する電圧生成回路に関する。
メモリやロジック等の半導体装置では、一般に、動作温度に対応する温度補償された電圧を生成し、温度補償された電圧を利用して回路を動作させることで回路の信頼性を維持している。例えば、メモリ回路では、データ読出しの際に、温度変化により読出し電流が低下してしまうと読出しマージンが低下し、正確なデータの読出しを行えなくなってしまう。このため、温度補償された電圧を用いてデータの読出しを行うことで、読出し電流の低下を防いだり、あるいは読出し電流と比較するための参照電流に、読出し電流と同様に温度依存性を持たせている。例えば、特許文献1では、温度および電源電圧に依存しないベース電流に、電圧補償された電流と温度補償された電流を加算して参照電流を生成する方法を開示している。
半導体装置には、上記したように、温度変化に対処するため温度依存性のある電圧を生成する温度補償回路が搭載されている。図1は、従来の温度補償回路の一例を示す図である。温度補償回路は、オンチップの温度センサ10と、温度センサ10の検出結果を受け取り温度補償された電圧レベルを算出するロジック20と、ロジック20の算出結果に従い温度補償された電圧を出力するアナログ部30とを有する。
温度センサ10は、温度に依存しない基準電圧VREFとオンチップ上の動作温度に応じた検出電圧VSENとを生成する基準回路12と、基準電圧VREFおよび検出電圧VSENを入力し、検出電圧VSENのアナログ電圧をデジタル電圧に変換するADC14とを有する。ADC14は、例えば、図1(B)に示すように、基準電圧VREFにより最小レベルを設定する。ロジック20は、製造バラツキ等を補償するトリムコードおよび温度センサ10からのデジタル出力に基づきどのくらいの大きさの温度補償された電圧をアナログ部30から生成するかを算出する。アナログ部30は、ロジック20の算出結果に基づき温度補償された電圧を生成するための複数のレギュレータを含む。例えば、あるレギュレータは、メモリセルからデータを読み出すためにトランジスタのゲートに印加する読出し電圧を生成する。
図1(B)に、正の温度勾配Tcをもつ検出電圧VSENとADC14の出力との関係を示す。同図に示すように、ADC14は、最小レベルから最大レベルの間の分解能においてステップ幅Wで検出電圧VSENを量子化(デジタル処理)する。このため、最終的にアナログ部30から出力される温度補償された電圧には量子化ノイズ(ステップ幅W)が含まれてしまい、必ずしも線形または要求される温度補償電圧になるとは限らない。例えば、ある遷移温度で温度補償された電圧VTpが必要であるとき、量子化ノイズによって温度補償された電圧VTpを得ることができず、それ故、回路の動作性能を実現することができなくなるおそれがある。また、オンチップの温度センサ10やロジック部20は、回路規模が大きく、それ故比較的大きなレイアウト面積を必要とし、さらにロジック部20の制御も複雑である。
本発明は、このような従来の課題を解決し、省スペース化を図りつつ簡易な構成で信頼性の高い電圧を生成することができる電圧生成回路およびこれを用いた半導体装置を提供することを目的とする。
本発明に係る電圧生成回路は、温度依存性のほとんどない基準電圧を生成する基準電圧生成手段と、正または負の温度依存性を有し、設定温度で前記基準電圧と等しい電圧を有する少なくと1つの温度依存電圧を生成する温度依存電圧生成手段と、前記基準電圧と前記温度依存電圧とを比較する比較手段と、前記比較手段の比較結果に基づき前記基準電圧または前記温度依存電圧のいずれかを選択し、選択した基準電圧または温度依存電圧を出力する選択手段とを含む。
ある実施態様では、前記選択手段は、前記設定温度未満のとき前記基準電圧を選択し、前記設定温度以上のとき温度依存電圧を選択する。ある実施態様では、前記選択手段は、前記設定温度未満のとき温度依存電圧を選択し、前記設定温度以上のとき前記基準電圧を選択する。ある実施態様では、前記選択手段は、前記比較手段により比較された大きい方の基準電圧または温度依存電圧を選択する。ある実施態様では、前記選択手段は、前記比較手段により比較された小さい方の基準電圧または温度依存電圧を選択する。ある実施態様では、前記温度依存電圧生成手段が異なる温度特性を有する第1および第2の温度依存電圧を出力するとき、第1の温度依存電圧は、第1の設定温度で前記基準電圧と等しい電圧を有し、第2の温度依存電圧は、第2の設定温度で前記基準電圧と等しい電圧を有し、前記比較手段は、第1の温度依存電圧と前記基準電圧とを比較する第1の比較回路と、第2の温度依存電圧と前記基準電圧とを比較する第2の比較回路とを含み、前記選択手段は、第1および第2の比較回路の比較結果に基づき第1の温度依存電圧、第2の温度依存電圧または前記基準電圧のいずれかを選択する。ある実施態様では、前記選択手段は、第1の設定温度未満のとき第1の温度依存電圧を選択し、第1の設定温度から第2の設定温度の間で前記基準電圧を選択し、第2の設定温度以上で第2の温度依存電圧を選択する。ある実施態様では、前記選択手段は、第1の設定温度未満のとき前記基準電圧を選択し、第1の設定温度から第2の設定温度の間で第1または第2の温度依存電圧のいずれかを選択し、第2の設定温度以上で前記基準電圧を選択する。ある実施態様では、前記基準電圧生成手段が、第1および第2の基準電圧を生成するとき、温度依存電圧は、第1の設定温度で第1の基準電圧と等しい電圧を有し、かつ第2の設定温度で第2の基準電圧と等しい電圧を有し、前記選択手段は、第1の設定温度未満のとき第1の基準電圧を選択し、第1の設定温度から第2の設定温度の間で温度依存電圧を選択し、第2の設定温度以上で第2の基準電圧を選択する。ある実施態様では、前記温度依存生成手段は、温度依存電圧を正または負の方向にオフセットするためのDC電圧調整を含む。ある実施態様では、電圧生成回路はさらに、前記選択手段から出力された基準電圧または温度依存電圧を温度補償基準電圧として入力し、当該温度補償基準電圧の電圧レベルを変換する変換回路を含む。ある実施態様では、前記基準電圧生成手段は、バンドギャップリファレンス回路を含む。
本発明に係る半導体装置は、上記記載の電圧生成回路と、前記電圧生成回路により生成された基準電圧または温度依存電圧に基づき回路を駆動する駆動手段とを含む。ある実施態様では、前記駆動手段は、メモリセルに接続されたトランジスタを含み、前記駆動手段は、前記設定温度よりも低い温度範囲において前記基準電圧に基づく駆動電圧によりトランジスタのゲートに印加し、前記設定温度以上の温度範囲において正の温度勾配をもつ温度依存電圧に基づく駆動電圧をトランジスタのゲートに印加する。ある実施態様では、メモリセルは、可変抵抗素子と当該可変抵抗素子に接続されたアクセス用トランジスタとを含み、前記駆動手段は、アクセス用トランジスタのゲートにワード線を介して基準電圧または温度依存電圧を印加する。
本発明によれば、基準電圧と温度依存電圧とを比較し、比較結果に基づき基準電圧または温度依存電圧を選択し、選択した基準電圧または温度依存電圧を出力するようにしたので、AD変換器による量子化ノイズを含まない信頼性の高い電圧を得ることができる。さらに、従来のように、オンチップの温度センサやその結果から温度補償電圧を算出するためのロジックが不要となるため、回路規模を削減し、省スペース化を図ることができる。
次に、本発明の実施の形態について図面を参照して詳細に説明する。ある実施態様では、本発明に係る電圧生成回路は、半導体装置において回路等の設計仕様の性能を正確に実現するための温度補償された基準電圧を生成する。温度補償された基準電圧は、ある温度範囲において温度にほとんど依存しない電圧とある温度範囲において温度に依存する電圧の組合せを含むことができる。電圧生成回路は、少なくとも1つの温度にほとんど依存しない電圧と少なくとも1つの温度に依存する電圧とを比較し、いずれか高い方の電圧、いずれか低い方の電圧あるいはその他の方法により温度にほとんど依存しない電圧または温度に依存する電圧のいずれかを選択し、選択した電圧を温度補償された電圧として出力する。例えば、ある設定温度未満の温度範囲において温度勾配がほぼ一定の基準電圧を出力し、設定温度以上の温度範囲において正または負の温度勾配をもつ温度依存電圧を出力する。
本発明に係る電圧生成装置は、種々の半導体装置に実装することができ、例えば、抵抗変化型メモリやフラッシュメモリ、マイクロプロセッサ、マイクロコントローラ、ロジック、ASIC、DSP、画像や音声を処理する回路デバイス、無線信号等の信号を処理する回路デバイスなどである。
図2は、本発明の第1の実施例に係る電圧生成回路の構成を示すブロック図である。本実施例の電圧生成回路100は、温度にほとんど依存しない基準電圧VREFを生成する基準電圧生成部110と、温度に依存する温度依存電圧VPTATを生成するPTAT(Proportional-to-absolute-temperature)電圧生成部120と、基準電圧VREFと温度依存電圧VPTATとを比較する比較部130と、比較部130の比較結果に基づき基準電圧VREFまたは温度依存電圧VPTATのいずれかを選択し、選択した基準電圧VREFまたは温度依存電圧VPTATを出力する選択部140とを含んで構成される。
基準電圧生成部110は、電源電圧の変動や動作温度にほとんど依存しない電圧を生成するバンドギャップリファレンス回路(以下、BGR回路)を含み、BGR回路により生成された電圧を用いて基準電圧VREFを生成する。なお、ここには図示しないが、基準電圧生成部110は、回路の製造バラツキなどを補償するためのトリミング回路を含むことができる。トリミング回路は、例えば、不揮発性メモリから読み出されたトリムコードに応じて抵抗値を変化させる可変抵抗を含み、この可変抵抗により基準電圧VREFの電圧レベルを調整する。
PTAT電圧生成部120は、正の温度勾配をもつ温度依存電圧VPTATまたは負の温度勾配をもつ温度依存電圧VPTATを生成する。ある実施態様では、PTAT電圧生成部120は、基準電圧生成部110により生成された基準電圧VREFを利用して温度依存電圧VPTATを生成するようにしてもよいが、これに限らず、PTAT電圧生成部120は、それ自身において温度依存電圧VPTATを生成するものであってもよい。
PTAT電圧生成部120は、動作温度が変化したときに回路によって要求される、正または負の温度勾配を持つ電圧を生成するように予め調整される。例えば、回路の動作温度がある温度Tpを超えるとき、正の勾配αを持つ電圧が必要ならば、PTAT電圧生成部120は、正の勾配αをもつ温度依存電圧VPTATを生成するように予め調整される。あるいは、回路の動作温度がある温度Tpを超えるとき、負の勾配βを持つ電圧が必要ならば、PTAT電圧生成部120は、負の勾配βをもつ温度依存電圧VPTATを生成するように予め調整される。PTAT電圧生成部120の構成は特に限定されないが、例えば、正の温度特性をもつ1つまたは複数の抵抗、あるいは負の温度特性をもつ1つまたは複数のバイポーラトランジスタは半導体材料による抵抗などを含むことができる。
比較部130は、基準電圧VREFと温度依存電圧VPTATとを入力し、両者の電圧を比較し、その比較結果を選択部140へ出力する。比較部130は、例えば、基準電圧VREF≧温度依存電圧VPTATのとき、Hレベルの信号を出力し、基準電圧VREF<温度依存電圧VPTATのとき、Lレベルの信号を出力する。
選択部140は、比較部130の比較結果に基づき基準電圧VREFまたは温度依存電圧VPTATの高い方または低い方の電圧を選択し、これを出力する。例えば、基準電圧VREF≧温度依存電圧VPTATのとき、基準電圧VREFが選択され、基準電圧VREF<温度依存電圧VPTATのとき、電圧依存電圧VPTATが選択される。あるいは、上記の関係とは反対に、基準電圧VREF≧温度依存電圧VPTATのとき、温度依存電圧VPTATが選択され、基準電圧VREF<温度依存電圧VPTATのとき、基準電圧VREFが選択される。
図4(A)、(B)に、電圧生成回路の一例を示す。図4(A)の例では、基準電圧生成部110により温度勾配がほとんどない基準電圧VREFが生成され、PTAT電圧生成部120により正の温度勾配をもつ温度依存電圧VPTATが生成される。ターゲット温度Tgは、基準電圧VREFと温度依存電圧VPTATとの電圧値が等しくなる温度であり、ターゲット温度Tgを境に温度補償が行われる。PTAP電圧生成部120は、ターゲット温度Tgで基準電圧VREFと交差し、かつ要求される正の温度勾配となる温度依存電圧VPTATが生成されるように予め調整される。
選択部140は、図4(A−1)に示すように、基準電圧VREFまたは温度依存電圧VPTATの高い方を選択する。それ故、電圧生成回路100から出力される温度補償された基準電圧VGREFは、ターゲット温度Tgより低い温度範囲で基準電圧VREFを有し、ターゲット温度Tg以上の温度範囲で温度依存電圧VPTATを有する。
他方、図4(A−2)は、選択部140により基準電圧VREFまたは温度依存電圧VPTATの低い方が選択された例を示す。この場合、電圧生成回路100から出力される温度補償された基準電圧VGREFは、ターゲット温度Tgより低い温度範囲で温度依存電圧VPTATを有し、ターゲット温度Tg以上の温度範囲で基準電圧VREFを有する。
図4(B)の例では、基準電圧生成部110により温度勾配がほとんどない基準電圧VREFが生成され、PTAT電圧生成部120により負の温度勾配をもつ温度依存電圧VPTATが生成される。PTAP電圧生成部120は、ターゲット温度Tgで基準電圧VREFと交差し、かつ要求される負の温度勾配となる温度依存電圧VPTATが生成されるように予め調整される。
選択部140は、図4(B−1)に示すように、基準電圧VREFまたは温度依存電圧VPTATの高い方を選択する。それ故、電圧生成回路100から出力される温度補償された基準電圧VGREFは、ターゲット温度Tgより低い温度範囲で温度依存電圧VPTATを有し、ターゲット温度Tg以上の温度範囲で基準電圧VREFを有する。
他方、図4(B−2)は、選択部140により基準電圧VREFまたは温度依存電圧VPTATの低い方が選択された例を示す。この場合、電圧生成回路100から出力される温度補償された基準電圧VGREFは、ターゲット温度Tgより低い温度範囲で基準電圧VREFを有し、ターゲット温度Tg以上の温度範囲で温度依存電圧VPTATを有する。
電圧生成回路100から出力された温度補償された電圧VGREFは、対応する回路にそのまま供給されてもよいし、あるいはオペアンプやレギュレータ等の変換回路を介して所望の電圧レベルに変換された後に対応する回路に供給されてもよい。
次に、本発明の第2の実施例について説明する。図3は、第2の実施例に係る電圧生成回路100Aの構成を示す図であり、図2と同様の構成については同一の参照番号を付す。第2の実施例では、PATA電圧生成部120Aは、温度依存電圧VPTATのDC電圧を正または負の方向にオフセットするためのDC電圧調整122を含む。上記したように、温度依存電圧VPTATは、ターゲット温度Tgで基準電圧VREFと交差するようにその抵抗値が設定されるが、回路の製造バラツキ等によりターゲット温度Tgをプラスの方向またはマイナスの方向に調整する必要が生じることがある。
例えば、図4(C)に示すように、初期設定された温度依存電圧VPTAT_intがターゲット温度Tgで基準電圧VREFと交差するとき、ターゲットの回路の製造バラツキ等によりターゲット温度Tgを、Tg−PまたはTg+Pにシフトさせたい場合が生じる。この場合、DC電源調整122は、図4(C−1)に示すように、初期の温度依存電圧VPTAT_intにDCオフセット電圧VOFFSETを加えることで、温度依存電圧VPTAT+VOFFSETを生成し、ターゲット温度TgをTg−Pにシフトさせることができる。また、図4(C−2)に示すように、初期の温度依存電圧VPTAT_intからDCオフセット電圧VOFFSETを減らすことで、温度依存電圧VPTAT−VOFFSETを生成し、ターゲット温度TgをTg+Pにシフトさせることができる
次に、本発明の第3の実施例について説明する。図5は、本発明の第3の実施例に係る電圧生成回路100Bの構成を示すブロック図であり、図2と同様の構成については同一の参照番号を付す。第3の実施例では、PTAT電圧生成部120Bは、勾配の異なる2つの温度依存電圧VPTAT0、VPTAT1を生成する。2つの温度依存電圧VPTAT0、VPTAT1は、それぞれ基準電圧VREFと異なるターゲット温度Tg1、Tg2で交差し、かつ要求される正および/または負の温度勾配を有する。比較部130Bは、基準電圧VREFと温度依存電圧VPTAT0、基準電圧VREFとVPTAT1とをそれぞれ比較し、それぞれの比較結果COMP0、COMP1を選択部140Bへ出力する。
選択部140Bは、比較結果COMP0、COMP1の論理組合せに基づき温度補償された基準電圧VGREFとして、基準電圧VREF、温度依存電圧VPTAT0、VPTAT1のいずれかを出力する。図7(A)〜(D)に幾つかの態様を例示する。図7(A)の例では、温度依存電圧VPTAT0が負の勾配を有し、ターゲット温度Tg0で基準電圧VREFと交差し、温度依存電圧VPTAT1が正の勾配を有し、ターゲット温度Tg1で基準電圧VREFと交差する。図7(A−1)の例では、選択部140Bは、ターゲット温度Tg0よりも低い温度範囲で電圧の高い温度依存電圧VPTAT0を選択し、ターゲット温度Tg0〜Tg1の温度範囲で電圧の高い基準電圧VREFを選択し、ターゲット温度Tg1以上の温度範囲で電圧の高い温度依存電圧VPTAT1を選択する。また、図7(A−2)の例では、選択部140Bは、ターゲット温度Tg0よりも低い温度範囲で電圧の低い基準電圧VREFを選択し、ターゲット温度Tg0〜Tg1の温度範囲で電圧の高い温度依存電圧VPTAT0、VPTAT1を選択し、ターゲット温度Tg1以上の温度範囲で電圧の低い基準電圧VREFを選択する。
図7(B)の例では、温度依存電圧VPTAT0が正の勾配を有し、ターゲット温度Tg0で基準電圧VREFと交差し、温度依存電圧VPTAT1が負の勾配を有し、ターゲット温度Tg1で基準電圧VREFと交差する。図7(B−1)の例では、選択部140Bは、ターゲット温度Tg0よりも低い温度範囲で電圧の低い温度依存電圧VPTAT0を選択し、ターゲット温度Tg0〜Tg1の温度範囲で電圧の低い基準電圧VREFを選択し、ターゲット温度Tg1以上の温度範囲で電圧の低い温度依存電圧VPTAT1を選択する。また、図7(B−2)の例では、選択部140Bは、ターゲット温度Tg0よりも低い温度範囲で電圧の高い基準電圧VREFを選択し、ターゲット温度Tg0〜Tg1の温度範囲で電圧の低い温度依存電圧VPTAT0、VPTAT1を選択し、ターゲット温度Tg1以上の温度範囲で電圧の高い基準電圧VREFを選択する。
図7(C)の例では、温度依存電圧VPTAT0が正の勾配を有し、ターゲット温度Tg0で基準電圧VREFと交差し、温度依存電圧VPTAT1が正の勾配を有し、ターゲット温度Tg1で基準電圧VREFと交差する。温度依存電圧VPTAT0の勾配と温度依存電圧VPTAT1の勾配は等しくてよいし、異なっていてもよい。選択部140Bは、図7(C−1)に示すように、ターゲット温度Tg0よりも低い温度範囲で電圧の低い温度依存電圧VPTAT0を選択し、ターゲット温度Tg0〜Tg1の温度範囲で基準電圧VREFを選択し、ターゲット温度Tg1以上の温度範囲で電圧の高い温度依存電圧VPTAT1を選択する。
図7(D)の例では、温度依存電圧VPTAT0が負の勾配を有し、ターゲット温度Tg0で基準電圧VREFと交差し、温度依存電圧VPTAT1が負の勾配を有し、ターゲット温度Tg1で基準電圧VREFと交差する。温度依存電圧VPTAT0の勾配と温度依存電圧VPTAT1の勾配は等しくてよいし、異なっていてもよい。選択部140Bは、図7(D−1)に示すように、ターゲット温度Tg0よりも低い温度範囲で電圧の高い温度依存電圧VPTAT0を選択し、ターゲット温度Tg0〜Tg1の温度範囲で基準電圧VREFを選択し、ターゲット温度Tg1以上の温度範囲で電圧の低い温度依存電圧VPTAT1を選択する。
このように本実施例によれば、2つの境界(ターゲット温度Tg0、Tg1)で温度特性が異なる温度補償された基準電圧VGREFを生成することができ、温度補償電圧のバリエーションを増やすことができる。なお、第3の実施例においても、第2の実施例で説明したDC電圧調整122を適用することができることは言うまでもない。
次に、本発明の第4の実施例について説明する。図6は、本発明の第4の実施例に係る電圧生成回路100Cの構成を示すブロック図であり、図5と同様の構成については同一の参照番号を付す。第4の実施例では、基準電圧生成部110Cは、電圧値の異なる2つの基準電圧VREF0、VREF1を生成する。この場合、2つの温度依存電圧VPTAT0、VPTAT1のそれぞれは、2つの基準電圧VREF0、VREF1との間で2つのターゲット温度で交差する。比較部130Bは、2つの基準電圧VREF0、VREF1と温度依存電圧VPTAT0、VPTAT1との4つの組合せを比較し、その比較結果COMP0、COMP1、COMP2、COMP3を選択部140Cへ出力する。選択部140Cは、比較結果COMP0、COMP1、COMP2、COMP3の論理組合せに基づき温度補償された基準電圧VGREFとして、VREF0、VREF1、VPTAT0、VPTAT1のいずれかを出力する。
図7(E)の例では、温度依存電圧VPTAT0が正の勾配を有し、ターゲット温度Tg0で基準電圧VREF0、VREF1とそれぞれ交差し、温度依存電圧VPTAT1が負の勾配(温度依存電圧VPTAT0が正の勾配と絶対値が等しいものとする)を有し、ターゲット温度Tg1で基準電圧VREF0、VREF1とそれぞれ交差する。図7(E−1)の例では、選択部140Cは、ターゲット温度Tg0よりも低い温度範囲で電圧の低い方の基準電圧VREF0を選択し、ターゲット温度Tg0〜Tg1の温度範囲で温度依存電圧VPTAT0を選択し、ターゲット温度Tg1以上の温度範囲で電圧の高い方の基準電圧VREF1を選択する。図7(E−2)の例では、選択部140Cは、ターゲット温度Tg0よりも低い温度範囲で電圧の高い方の基準電圧VREF1を選択し、ターゲット温度Tg0〜Tg1の温度範囲で温度依存電圧VPTAT1を選択し、ターゲット温度Tg1以上の温度範囲で電圧の低い方の基準電圧VREF0を選択する。
このように本実施例によれば、温度依存性のほとんどない2つの基準電圧VREF0、VREF1と、温度依存性のある2つの温度依存電圧VPTAT0、VPTAT1との組合せにより、より複雑な温度補償された基準電圧VGREFを生成することができる。また、このような基準電圧VGREFを用いて、レギュレータやオペアンプ等の変換回路を介して所望の電圧レベルに変換すれば、変換された電圧の温度補償をも行うことができる。
図8は、本発明の第2の実施例に係る電圧生成回路100Aの概略回路図である。基準電圧生成部110は、電源電圧Vccの変動や温度変化にほとんど依存しないBGR回路を含む。BGR回路は、例えば、同図に示すように、電源電圧VccとGND間に第1および第2の電流経路を含み、第1の電流経路には、PMOSトランジスタP1、抵抗R1、バイポーラトランジスタQ1が直列に接続され、第2の電流経路には、PMOSトランジスタP2、抵抗R2、R3、バイポーラトランジスタQ2(エミッタ面積はトランジスタQ1のエミッタ面積のn倍)が直接に接続される。また、差動増幅回路AMPの反転入力端子(−)には抵抗R1とトランジスタQ1との接続ノードが接続され、非反転入力端子(+)には抵抗R2と抵抗R3との接続ノードが接続され、出力端子はトランジスタP1、P2のゲートに共通接続される。抵抗R1、R2、R3、トランジスタQ1、Q2を適宜選択することで、トランジスタP2と抵抗R2との間の接続ノードから温度依存性のほとんどない基準電圧VREFが出力される。
PTAT電圧生成部120Aは、電源電圧VccとGND間に、PMOSトランジスタP3、抵抗R4、R5、R6、可変抵抗VR、DC電源調整122が直列に接続される。トランジスタP3のゲートは、BGR回路のトランジスタP1、P2のゲートと共通であり、トランジスタP3を介してBGR回路と共通の電流が電流経路に供給される。可変抵抗VRは、回路のバラツキ等を調整するものであり、例えば、予め用意されたトリミングコード等に応じて抵抗分割のタップを切替える。抵抗R4、R5、R6を適宜選択することで、抵抗R5とR6との接続ノードから、温度依存電圧VPTATが出力される。
図8(B)に、DC電圧調整122の構成例を示す。DC電圧調整122は、差動増幅回路を含み、反転入力端子(−)には基準電圧VREFを抵抗Rで除した電圧が入力され、非反転入力端子(+)には抵抗R7、R8の分圧ノードの電圧が入力される。また、抵抗R7は、オペアンプの出力が接続される。DC電圧調整122は、抵抗Rを調整することで、電圧依存電圧VPTATの電圧をオフセットするためのオフセット電圧VOFFSETを出力する。
図8(C)に、比較部130と選択部140の構成例を示す。比較部130は、基準電圧VREFと温度依存電圧VPTATとを入力し、これらの入力電圧の比較結果を表すHまたはLレベルの信号を出力するコンパレータCPを含む。選択部140は、比較部130の出力を入力するインバータINVと、基準電圧VREFと温度依存電圧VPTATとを入力し、コンパレータCPの比較結果に基づきいずれかの入力を選択し、これを温度補償された基準電圧VGREFとして出力するCMOSスイッチSWとを有する。選択部140は、コンパレータCPの比較結果に基づき電圧の高い方の温度依存電圧VPTATまたは基準電圧VREFを出力する。例えば、温度依存電圧VPTAT>基準電圧VREFであるとき、コンパレータCPがHレベルであり、CMOSスイッチSWは、温度依存電圧VPTATを入力するCMOSトランジスタがオンし、基準電圧VREFを入力するCMOSトランジスタがオフし、温度補償された基準電圧VGREFとして温度依存電圧VPTATが出力される。
図9は、本発明の第3の実施例に係る電圧生成回路100Bの構成例である。第3の実施例では、基準電圧生成部110により基準電圧VREFが生成され、PTAT電圧生成部120Bにより2つの温度依存電圧VPTAT0、VPTAT1が生成され、これらの電圧が比較部130Bに入力される。比較部130Bは、基準電圧VREFと温度依存電圧VPTAT0とを比較し、比較結果を表すCOMP0を出力するコンパレータCP0と、基準電圧VREFと温度依存電圧VPTAT1とを比較し、比較結果を表すCOMP1を出力するコンパレータCP1とを含む。
選択部140Bは、コンパレータCP0、CP1の比較結果COMP0、COMP1の論理の組合せをする3つのNANDゲートと、3つのNANDゲートの出力にインバータを介して接続されたCMOSスイッチSW1、SW2、SW3を含む。スイッチSW1には温度依存電圧VPTAT0が入力され、スイッチSW2には基準電圧VREFが入力され、スイッチSW3には温度依存電圧VPTAT1が入力され、スイッチSW1、SW2、SW3のいずれか1つがCOMP0、COMP1の論理によってオンし、これによりVPTAT0、VPTAT1、VREFのいずれかが温度補償された基準電圧VGREFとして出力される。
次に、本発明の実施例に係る電圧生成回路を適用する半導体装置の一例として、抵抗変化型ランダムアクセスメモリの構成を図10に例示する。抵抗変化型メモリ200は、可変抵抗素子およびアクセス用トランジスタを含むメモリセルが行列状に複数配列されたメモリアレイ210と、行アドレスX−Addに基づきワード線WLの選択および駆動を行う行デコーダおよび駆動回路(X−DEC)220と、列アドレスY−Addに基づきグローバルビット線GBLおよびグローバルソース線GSLを選択するための選択信号SSL/SBLを生成する列デコーダおよび駆動回路(Y−DEC)230と、選択信号SSL/SBLに基づきグローバルビット線GBLとビット線BL間の接続、およびグローバルソース線GSLとソース線SL間の接続をそれぞれ選択する列選択回路(YMUX)240と、外部から受け取ったコマンド、アドレス、データ等に基づき各部を制御する制御回路250と、GBL/SBLを介してメモリセルの読み出されたデータをセンスするセンスアンプ260と、GBL/SBLを介して読出し動作時のバイアス電圧を印加したり、書込み動作時のセット、リセットに応じた電圧を印加する書込みドライバ・読出しバイアス回路270と、上記実施例で説明した電圧生成回路100とを含んで構成される。
メモリアレイ210は、m個のサブアレイ210−1、210−2、・・・、210−mを含み、m個のサブアレイに対応してm個の列選択回路(YMUX)240が接続される。m個の列選択回路(YMUX)240には、センスアンプ260および書込みドライバ・読出しバイアス回路270がそれぞれ接続される。読出し動作時、センスアンプ260でセンスされた読出しデータが内部データバスDОを介して制御回路250へ出力され、書込み動作時、外部から入力された書込みデータが制御回路250から内部データバスDIを介して書込みドライバ・読出しバイアス回路270に受け取られる。
メモリセルをアクセスする場合、行デコーダおよび駆動回路(X−DEC)220によりワード線WLを選択し、アクセス用トランジスタをオンさせ、選択メモリセルが列選択回路(YMUX)240により選択されたビット線BLおよびソース線SLに電気的に接続される。書込み動作の場合には、書込みドライバ・読出しバイアス回路270により生成されたセットまたはリセットに応じた書込み電圧が選択ビット線BLおよび選択ソース線SLを介して選択メモリセルに印加される。読出し動作の場合には、書込みドライバ・読出しバイアス回路270により生成された読出し電圧が選択ビット線BLおよび選択ソース線SLを介して選択メモリセルに印加され、可変抵抗素子のセットまたはリセットに応じた電圧または電流が選択ビット線BLおよび選択ソース線SLを介してセンス回路によりセンスされる。通常、可変抵抗素子を低抵抗状態に書込みすることをセット(SET)、高抵抗状態に書込みすることをリセット(RESET)という。
電圧生成回路100により生成された温度補償された基準電圧VGREFは、書込みドライバ・読出しバイアス回路270や行デコーダおよび駆動回路(X−DEC)220において、アクセス用トランジスタを駆動するためのワード線電圧、選択メモリセルを書込むときのセットまたはリセット電圧、選択メモリセルを読み出すときのバイアス電圧の生成に利用することができる。
ここで、例えば、動作温度が室温(25℃)よりも高くなると、アクセス用トランジスタを駆動するワード線電圧が十分でなくなり、アクセス用トランジスタを流れるドレイン電流が低下する事象が生じ得る。このため、行デコーダおよび駆動回路220により生成されるワード線電圧は、低温から室温までの温度範囲において一定であり、室温を超える温度範囲において正の勾配で上昇するプロファイルが望まれることがある。それ故、電圧生成回路100は、図4(A−1)に示すように、ターゲット温度Tgが室温となるような温度補償された基準電圧VGREFを生成し、この基準電圧VGREFによって生成された電圧が行デコーダおよび駆動回路220に供給される。行デコーダおよび駆動回路220は、基準電圧VGREFをワード線電圧としてアクセス用トランジスタを駆動してもよいし、オペアンプやレギュレータ等の変換回路を介して所望の電圧レベルに変換し、これをワード線電圧としてアクセス用トランジスタを駆動しても良い。
このように本実施例によれば、基準電圧VREFとアナログ的に生成される温度依存電圧VPTATとを比較し、その比較結果に基づき基準電圧VREFまたは温度依存電圧VPTATのいずれかを選択するようにしたので、従来のように回路規模が大きなオンチップの温度センサやロジックが不要となり、レイアウトの省スペース化を図ることができる。さらに、本実施例では、従来のようにDA変換器を用いないため、量子化ノイズによる基準電圧の精度の劣化が抑制される。なお、本実施例の電圧生成回路は、上記した抵抗変化型メモリの他にも、種々のメモリやロジック等の半導体装置の温度補償回路に適用することが可能である。
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
100、100A、100B、100C:電圧生成回路
110:基準電圧生成部
120、120A、120B:PTAT電圧生成部
122:DC電圧調整
130、130B:比較部
140、140B:選択部
VREF、VREF0、VREF1:基準電圧
VPTAT、VPTAT0、VPTAT1:温度依存電圧
Tg、Tg0、Tg1:ターゲット温度
SW、SW1、SW2、SW3:スイッチ
110:基準電圧生成部
120、120A、120B:PTAT電圧生成部
122:DC電圧調整
130、130B:比較部
140、140B:選択部
VREF、VREF0、VREF1:基準電圧
VPTAT、VPTAT0、VPTAT1:温度依存電圧
Tg、Tg0、Tg1:ターゲット温度
SW、SW1、SW2、SW3:スイッチ
Claims (15)
- 温度依存性のほとんどない基準電圧を生成する基準電圧生成手段と、
正または負の温度依存性を有し、設定温度で前記基準電圧と等しい電圧を有する少なくとも1つの温度依存電圧を生成する温度依存電圧生成手段と、
前記基準電圧と前記温度依存電圧とを比較する比較手段と、
前記比較手段の比較結果に基づき前記基準電圧または前記温度依存電圧のいずれかを選択し、選択した基準電圧または温度依存電圧を出力する選択手段と、
を含む電圧生成回路。 - 前記選択手段は、前記設定温度未満のとき前記基準電圧を選択し、前記設定温度以上のとき温度依存電圧を選択する、請求項1に記載の電圧生成回路。
- 前記選択手段は、前記設定温度未満のとき温度依存電圧を選択し、前記設定温度以上のとき前記基準電圧を選択する、請求項1に記載の電圧生成回路。
- 前記選択手段は、前記比較手段により比較された大きい方の基準電圧または温度依存電圧を選択する、請求項1に記載の電圧生成回路。
- 前記選択手段は、前記比較手段により比較された小さい方の基準電圧または温度依存電圧を選択する、請求項1に記載の電圧生成回路。
- 前記温度依存電圧生成手段が異なる温度特性を有する第1および第2の温度依存電圧を出力するとき、第1の温度依存電圧は、第1の設定温度で前記基準電圧と等しい電圧を有し、
第2の温度依存電圧は、第2の設定温度で前記基準電圧と等しい電圧を有し、
前記比較手段は、第1の温度依存電圧と前記基準電圧とを比較する第1の比較回路と、第2の温度依存電圧と前記基準電圧とを比較する第2の比較回路とを含み、
前記選択手段は、第1および第2の比較回路の比較結果に基づき第1の温度依存電圧、第2の温度依存電圧または前記基準電圧のいずれかを選択する、請求項1に記載の電圧生成回路。 - 前記選択手段は、第1の設定温度未満のとき第1の温度依存電圧を選択し、第1の設定温度から第2の設定温度の間で前記基準電圧を選択し、第2の設定温度以上で第2の温度依存電圧を選択する、請求項6に記載の電圧生成回路。
- 前記選択手段は、第1の設定温度未満のとき前記基準電圧を選択し、第1の設定温度から第2の設定温度の間で第1または第2の温度依存電圧のいずれかを選択し、第2の設定温度以上で前記基準電圧を選択する、請求項6に記載の電圧生成回路。
- 前記基準電圧生成手段が、第1および第2の基準電圧を生成するとき、温度依存電圧は、第1の設定温度で第1の基準電圧と等しい電圧を有し、かつ第2の設定温度で第2の基準電圧と等しい電圧を有し、
前記選択手段は、第1の設定温度未満のとき第1の基準電圧を選択し、第1の設定温度から第2の設定温度の間で温度依存電圧を選択し、第2の設定温度以上で第2の基準電圧を選択する、請求項1に記載の電圧生成回路。 - 電圧生成回路はさらに、前記選択手段から出力された基準電圧または温度依存電圧を温度補償基準電圧として入力し、当該温度補償基準電圧の電圧レベルを変換する変換回路を含む、請求項1ないし9いずれか1つに記載の電圧生成回路。
- 前記温度依存生成手段は、温度依存電圧を正または負の方向にオフセットするためのDC電圧調整を含む、請求項1ないし10いずれか1つに記載の電圧生成回路。
- 前記基準電圧生成手段は、バンドギャップリファレンス回路を含む、請求項1に記載の電圧生成回路。
- 請求項1ないし12いずれか1つに記載の電圧生成回路と、
前記電圧生成回路により生成された基準電圧または温度依存電圧に基づき回路を駆動する駆動手段と、
を含む半導体装置。 - 前記駆動手段は、メモリセルに接続されたトランジスタを含み、
前記駆動手段は、前記設定温度よりも低い温度範囲において前記基準電圧に基づく駆動電圧によりトランジスタのゲートに印加し、前記設定温度以上の温度範囲において正の温度勾配をもつ温度依存電圧に基づく駆動電圧をトランジスタのゲートに印加する、請求項13に記載の半導体装置。 - メモリセルは、可変抵抗素子と当該可変抵抗素子に接続されたアクセス用トランジスタとを含み、
前記駆動手段は、アクセス用トランジスタのゲートにワード線を介して基準電圧または温度依存電圧を印加する、請求項14に記載の半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019210096A JP2021082094A (ja) | 2019-11-21 | 2019-11-21 | 電圧生成回路およびこれを用いた半導体装置 |
TW109137431A TWI809327B (zh) | 2019-11-21 | 2020-10-28 | 電壓產生電路以及使用該電壓產生電路之半導體裝置 |
KR1020200154655A KR102418651B1 (ko) | 2019-11-21 | 2020-11-18 | 전압생성회로 및 이를 이용한 반도체 장치 |
CN202011299442.2A CN112825005B (zh) | 2019-11-21 | 2020-11-19 | 电压产生电路以及使用该电压产生电路的半导体装置 |
US16/952,873 US11269365B2 (en) | 2019-11-21 | 2020-11-19 | Voltage-generating circuit and semiconductor device using the same |
JP2021136921A JP7190010B2 (ja) | 2019-11-21 | 2021-08-25 | 電圧生成回路およびこれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019210096A JP2021082094A (ja) | 2019-11-21 | 2019-11-21 | 電圧生成回路およびこれを用いた半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021136921A Division JP7190010B2 (ja) | 2019-11-21 | 2021-08-25 | 電圧生成回路およびこれを用いた半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021082094A true JP2021082094A (ja) | 2021-05-27 |
Family
ID=75907747
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019210096A Pending JP2021082094A (ja) | 2019-11-21 | 2019-11-21 | 電圧生成回路およびこれを用いた半導体装置 |
JP2021136921A Active JP7190010B2 (ja) | 2019-11-21 | 2021-08-25 | 電圧生成回路およびこれを用いた半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021136921A Active JP7190010B2 (ja) | 2019-11-21 | 2021-08-25 | 電圧生成回路およびこれを用いた半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11269365B2 (ja) |
JP (2) | JP2021082094A (ja) |
KR (1) | KR102418651B1 (ja) |
CN (1) | CN112825005B (ja) |
TW (1) | TWI809327B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023022022A1 (ja) * | 2021-08-16 | 2023-02-23 | ローム株式会社 | 半導体装置、車載装置 |
US11809207B2 (en) | 2021-09-14 | 2023-11-07 | Winbond Electronics Corp. | Temperature compensation circuit and semiconductor integrated circuit using the same |
US12032396B2 (en) | 2021-09-22 | 2024-07-09 | Winbond Electronics Corp. | Voltage generating circuit and semiconductor device for suppressing leakage current |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11392156B2 (en) * | 2019-12-24 | 2022-07-19 | Shenzhen GOODIX Technology Co., Ltd. | Voltage generator with multiple voltage vs. temperature slope domains |
JP2022111592A (ja) * | 2021-01-20 | 2022-08-01 | キオクシア株式会社 | 半導体集積回路 |
GB202107532D0 (en) * | 2021-05-27 | 2021-07-14 | Ams Sensors Singapore Pte Ltd | Circuit for device temperature protection |
US11892862B2 (en) * | 2021-08-30 | 2024-02-06 | Micron Technology, Inc. | Power supply circuit having voltage switching function |
TWI803969B (zh) * | 2021-09-08 | 2023-06-01 | 大陸商常州欣盛半導體技術股份有限公司 | 具溫度補償的電源啟動電路 |
US11747843B1 (en) * | 2022-04-11 | 2023-09-05 | Micron Technology, Inc. | Power supply voltage drop compensation |
US12007800B2 (en) | 2022-07-17 | 2024-06-11 | Nanya Technology Corporation | Power voltage supply device with automatic temperature compensation |
CN117762180A (zh) * | 2022-09-16 | 2024-03-26 | 长鑫存储技术有限公司 | 电压调整电路及其存储器 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59135520A (ja) * | 1983-01-25 | 1984-08-03 | Seiko Epson Corp | 定電圧回路 |
JPH109967A (ja) * | 1996-06-21 | 1998-01-16 | Nissan Motor Co Ltd | 基準電圧回路およびそれを用いた温度検知回路 |
JP2002170391A (ja) * | 2000-11-29 | 2002-06-14 | Nec Microsystems Ltd | 不揮発性メモリの基準電圧発生回路 |
JP2002215258A (ja) * | 2001-01-23 | 2002-07-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2004145702A (ja) * | 2002-10-25 | 2004-05-20 | New Japan Radio Co Ltd | 電圧発生回路 |
JP2005148942A (ja) * | 2003-11-12 | 2005-06-09 | Ricoh Co Ltd | 定電圧回路 |
JP2012161090A (ja) * | 2006-09-25 | 2012-08-23 | Fujitsu Semiconductor Ltd | 温度特性補正回路 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712590A (en) * | 1995-12-21 | 1998-01-27 | Dries; Michael F. | Temperature stabilized bandgap voltage reference circuit |
JP2000011649A (ja) | 1998-06-26 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置 |
US6111397A (en) * | 1998-07-22 | 2000-08-29 | Lsi Logic Corporation | Temperature-compensated reference voltage generator and method therefor |
FR2896320A1 (fr) | 2005-03-03 | 2007-07-20 | Samsung Electronics Co Ltd | Generateur de tension de reference et procede de generation de tension de reference |
US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
JP2008026973A (ja) | 2006-07-18 | 2008-02-07 | Matsushita Electric Ind Co Ltd | 基準電圧発生回路 |
JP2008146238A (ja) | 2006-12-07 | 2008-06-26 | Toshiba Microelectronics Corp | バンドギャップレファレンス電圧源回路 |
US8390363B2 (en) | 2008-11-25 | 2013-03-05 | Linear Technology Corporation | Circuit, trim and layout for temperature compensation of metal resistors in semi-conductor chips |
KR101082105B1 (ko) * | 2009-07-31 | 2011-11-10 | 주식회사 하이닉스반도체 | 파워업신호 생성회로 |
JP5599040B2 (ja) | 2010-06-04 | 2014-10-01 | ローム株式会社 | 基準電圧生成回路、電源装置、液晶表示装置 |
JP5700602B1 (ja) | 2014-02-05 | 2015-04-15 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリ |
US9541456B2 (en) * | 2014-02-07 | 2017-01-10 | Sandisk Technologies Llc | Reference voltage generator for temperature sensor with trimming capability at two temperatures |
US9846446B2 (en) * | 2015-01-21 | 2017-12-19 | Samsung Electronics Co., Ltd | Apparatus for compensating for temperature and method therefor |
JP6434344B2 (ja) | 2015-03-17 | 2018-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6806455B2 (ja) | 2015-05-01 | 2021-01-06 | ローム株式会社 | 基準電圧生成回路、レギュレータ、半導体装置 |
CN105807838B (zh) | 2016-05-18 | 2017-09-26 | 重庆邮电大学 | 高阶温度补偿带隙基准电路 |
KR102563926B1 (ko) * | 2016-05-23 | 2023-08-04 | 삼성전자 주식회사 | 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템 |
WO2018015791A1 (en) * | 2016-07-22 | 2018-01-25 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Compensation device for compensating pvt variations of an analog and/or digital circuit |
KR101892827B1 (ko) * | 2016-12-28 | 2018-08-28 | 삼성전기주식회사 | 온도 보상 기능을 갖는 전압 생성 회로 |
KR20190064893A (ko) * | 2017-12-01 | 2019-06-11 | 에스케이하이닉스 주식회사 | 디지털 온도 센싱 회로 |
KR102546530B1 (ko) * | 2018-03-08 | 2023-06-21 | 삼성전자주식회사 | 고정밀도 cmos 온도 센서 및 그 동작 방법 |
JP6886545B1 (ja) * | 2020-05-07 | 2021-06-16 | ウィンボンド エレクトロニクス コーポレーション | パワーダウン検出回路および半導体記憶装置 |
-
2019
- 2019-11-21 JP JP2019210096A patent/JP2021082094A/ja active Pending
-
2020
- 2020-10-28 TW TW109137431A patent/TWI809327B/zh active
- 2020-11-18 KR KR1020200154655A patent/KR102418651B1/ko active IP Right Grant
- 2020-11-19 US US16/952,873 patent/US11269365B2/en active Active
- 2020-11-19 CN CN202011299442.2A patent/CN112825005B/zh active Active
-
2021
- 2021-08-25 JP JP2021136921A patent/JP7190010B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59135520A (ja) * | 1983-01-25 | 1984-08-03 | Seiko Epson Corp | 定電圧回路 |
JPH109967A (ja) * | 1996-06-21 | 1998-01-16 | Nissan Motor Co Ltd | 基準電圧回路およびそれを用いた温度検知回路 |
JP2002170391A (ja) * | 2000-11-29 | 2002-06-14 | Nec Microsystems Ltd | 不揮発性メモリの基準電圧発生回路 |
JP2002215258A (ja) * | 2001-01-23 | 2002-07-31 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2004145702A (ja) * | 2002-10-25 | 2004-05-20 | New Japan Radio Co Ltd | 電圧発生回路 |
JP2005148942A (ja) * | 2003-11-12 | 2005-06-09 | Ricoh Co Ltd | 定電圧回路 |
JP2012161090A (ja) * | 2006-09-25 | 2012-08-23 | Fujitsu Semiconductor Ltd | 温度特性補正回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023022022A1 (ja) * | 2021-08-16 | 2023-02-23 | ローム株式会社 | 半導体装置、車載装置 |
US11809207B2 (en) | 2021-09-14 | 2023-11-07 | Winbond Electronics Corp. | Temperature compensation circuit and semiconductor integrated circuit using the same |
US12032396B2 (en) | 2021-09-22 | 2024-07-09 | Winbond Electronics Corp. | Voltage generating circuit and semiconductor device for suppressing leakage current |
Also Published As
Publication number | Publication date |
---|---|
CN112825005B (zh) | 2022-11-22 |
CN112825005A (zh) | 2021-05-21 |
KR102418651B1 (ko) | 2022-07-07 |
US11269365B2 (en) | 2022-03-08 |
JP2021185514A (ja) | 2021-12-09 |
TW202121428A (zh) | 2021-06-01 |
KR20210063242A (ko) | 2021-06-01 |
TWI809327B (zh) | 2023-07-21 |
US20210157348A1 (en) | 2021-05-27 |
JP7190010B2 (ja) | 2022-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102418651B1 (ko) | 전압생성회로 및 이를 이용한 반도체 장치 | |
US7978556B2 (en) | On-chip temperature sensor | |
US8140293B2 (en) | On die thermal sensor | |
US7177218B2 (en) | DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic | |
US8040176B2 (en) | Internal voltage generating circuit | |
JPH11213664A (ja) | 半導体集積回路装置 | |
JPWO2007017926A1 (ja) | 半導体装置およびその制御方法 | |
TWI745254B (zh) | 斷電檢測電路及半導體儲存裝置 | |
KR102256760B1 (ko) | 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치 | |
US9620177B2 (en) | Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method | |
JP3773089B2 (ja) | 定電圧発生回路および不揮発性メモリ並びに半導体集積回路 | |
WO2006106571A1 (ja) | 半導体装置及び基準電圧生成方法 | |
TWI775419B (zh) | 積體電路與用於積體電路之溫度感測器之操作方法 | |
US20240161835A1 (en) | Semiconductor device | |
CN103092236B (zh) | 一种绝对温度系数电流的工艺偏差校准方法及系统 | |
CN117012253A (zh) | 用于存储器的读取电路及存储器 | |
CN116844593A (zh) | 基准电位生成电路及半导体存储装置 | |
JPH09260593A (ja) | 半導体集積回路 | |
JPH0580865A (ja) | 電圧調整装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210519 |