KR20210063242A - 전압생성회로 및 이를 이용한 반도체 장치 - Google Patents

전압생성회로 및 이를 이용한 반도체 장치 Download PDF

Info

Publication number
KR20210063242A
KR20210063242A KR1020200154655A KR20200154655A KR20210063242A KR 20210063242 A KR20210063242 A KR 20210063242A KR 1020200154655 A KR1020200154655 A KR 1020200154655A KR 20200154655 A KR20200154655 A KR 20200154655A KR 20210063242 A KR20210063242 A KR 20210063242A
Authority
KR
South Korea
Prior art keywords
temperature
voltage
dependent
reference voltage
selects
Prior art date
Application number
KR1020200154655A
Other languages
English (en)
Other versions
KR102418651B1 (ko
Inventor
히로키 무라카미
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Publication of KR20210063242A publication Critical patent/KR20210063242A/ko
Application granted granted Critical
Publication of KR102418651B1 publication Critical patent/KR102418651B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

[과제] 공간절약화를 도모하면서 간이한 구성으로 신뢰성이 높은 전압을 생성할 수 있는 전압생성회로를 제공한다.
[해결 수단] 본 발명의 전압생성회로(100)는, 온도 의존성이 거의 없는 기준전압(VREF)을 생성하는 기준전압 생성부(110)와, 양 또는 음의 온도 의존성을 지니고, 설정 온도로 기준전압(VREF)과 동등한 전압을 가진 적어도 1개의 온도의존전압(VPTAT)을 생성하는 PTAT 전압 생성부(120)와, 기준전압(VREF)과 온도의존전압(VPTAT)를 비교하는 비교부(130)와, 비교부(130)의 비교 결과에 의거해서 기준전압(VREF) 또는 온도의존전압(VPTAT) 중 어느 하나를 선택하고, 선택한 기준전압(VREF) 또는 온도의존전압(VPTAT)을 출력하는 선택부(140)를 포함한다.

Description

전압생성회로 및 이를 이용한 반도체 장치{VOLTAGE GENERATING CIRCUIT AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은, 전압을 생성하는 전압생성회로에 관한 것으로, 특히 온도 보상된 기준전압을 생성하는 전압생성회로에 관한 것이다.
메모리나 로직 등의 반도체 장치에서는, 일반적으로, 동작 온도에 대응하는 온도 보상된 전압을 생성하고, 온도 보상된 전압을 이용해서 회로를 동작시킴으로써 회로의 신뢰성을 유지하고 있다. 예를 들면, 메모리 회로에서는, 데이터 판독 시에, 온도 변화에 의해 판독 전류가 저하되어 버리면 판독 마진이 저하하여, 정확한 데이터의 판독을 행할 수 없게 되어버린다. 이 때문에, 온도 보상된 전압을 이용해서 데이터의 판독을 행함으로써, 판독 전류의 저하를 막거나, 혹은 판독 전류와 비교하기 위한 참조 전류에, 판독 전류와 마찬가지로 온도 의존성을 갖게 하고 있다. 예를 들면, 특허문헌 1에서는, 온도 및 전원전압에 의존하지 않는 베이스 전류에, 전압 보상된 전류와 온도 보상된 전류를 가산해서 참조 전류를 생성하는 방법을 개시하고 있다.
JP 2016-173869 A
반도체 장치에는, 전술한 바와 같이, 온도 변화에 대처하기 위하여 온도 의존성이 있는 전압을 생성하는 온도보상회로가 탑재되어 있다. 도 1은 종래의 온도보상회로의 일례를 도시하는 도면이다. 온도보상회로는, 온칩(on-chip)의 온도센서(10)와, 온도센서(10)의 검출 결과를 수취하여 온도 보상된 전압 수준을 산출하는 로직부(20)과, 로직부(20)의 산출 결과를 따라 온도 보상된 전압을 출력하는 아날로그부(30)를 구비한다.
온도센서(10)는, 온도에 의존하지 않는 기준전압(VREF)과 온칩 상의 동작 온도에 따른 검출압력(VSEN)을 생성하는 기준회로(12)와, 기준전압(VREF) 및 검출압력(VSEN)을 입력하고, 검출압력(VSEN)의 아날로그 전압을 디지털 전압으로 변환하는 ADC(14)를 구비한다. ADC(14)는, 예를 들어, 도 1(B)에 나타낸 바와 같이, 기준전압(VREF)에 의해 최소 수준을 설정한다. 로직부(20)는, 제조 편차 등을 보상하는 트림 코드 및 온도센서(10)로부터의 디지털 출력에 의거해서 어느 정도의 크기의 온도 보상된 전압을 아날로그부(30)로부터 생성할지를 산출한다. 아날로그부(30)는 로직부(20)의 산출 결과에 의거해서 온도 보상된 전압을 생성하기 위한 복수의 레귤레이터를 포함한다. 예를 들면, 어떤 레귤레이터는, 메모리 셀로부터 데이터를 판독하기 위하여 트랜지스터의 게이트에 인가하는 판독 전압을 생성한다.
도 1(B)에, 양의 온도구배(Tc)를 갖는 검출압력(VSEN)과 ADC(14)의 출력의 관계를 나타낸다. 해당 도면에 나타낸 바와 같이, ADC(14)는, 최소 수준으로부터 최대 수준 사이의 분해능에 있어서 스텝 폭으로 검출압력(VSEN)을 양자화(디지털 처리)한다. 이 때문에, 최종적으로 아날로그부(30)로부터 출력되는 온도 보상된 전압에는 양자화 노이즈(스텝 폭)가 포함되어 버려, 반드시 선형 또는 요구되는 온도보상전압이 된다고는 할 수 없다. 예를 들면, 어떤 변이 온도에서 온도 보상된 전압(VTp)이 필요할 때, 양자화 노이즈에 의해서 온도 보상된 전압(VTp)을 얻을 수 없고, 그 때문에, 회로의 동작 성능을 실현할 수 없게 될 우려가 있다. 또한, 온칩의 온도센서(10)나 로직부(20)는, 회로 규모가 크고, 그 때문에 비교적 큰 레이아웃 면적을 필요로 하고, 더욱 로직부(20)의 제어도 복잡하다.
본 발명은, 이러한 종래의 과제를 해결하여, 공간 절약화를 도모하면서 간이한 구성으로 신뢰성이 높은 전압을 생성할 수 있는 전압생성회로 및 이것을 이용한 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 전압생성회로는, 온도 의존성이 거의 없는 기준전압을 생성하는 기준전압 생성수단과, 양 또는 음의 온도 의존성을 지니고, 설정 온도에서 상기 기준전압과 동등한 전압을 가진 적어도 하나의 온도의존전압을 생성하는 온도의존 전압생성수단과, 상기 기준전압과 상기 온도의존전압을 비교하는 비교수단과, 상기 비교수단의 비교 결과에 의거해서 상기 기준전압 또는 상기 온도의존전압 중 어느 하나를 선택하고, 선택한 기준전압 또는 온도의존전압을 출력하는 선택수단을 포함한다.
본 발명에 따른 반도체 장치는, 위에서 기재된 전압생성회로와, 상기 전압생성회로에 의해 생성된 기준전압 또는 온도의존전압에 의거해서 회로를 구동하는 구동수단을 포함한다. 소정의 실시형태에서는, 상기 구동수단은, 메모리 셀에 접속된 트랜지스터를 포함하고, 상기 구동수단은, 상기 설정 온도보다도 낮은 온도범위에 있어서 상기 기준전압에 의거하는 구동 전압에 의해 트랜지스터의 게이트에 인가하고, 상기 설정 온도 이상의 온도범위에 있어서 양의 온도구배를 갖는 온도의존전압에 의거하는 구동 전압을 트랜지스터의 게이트에 인가한다. 소정의 실시형태에서는, 메모리 셀은 가변저항소자와 해당 가변저항소자에 접속된 액세스용 트랜지스터를 포함하고, 상기 구동수단은 액세스용 트랜지스터의 게이트에 워드선을 개재해서 기준전압 또는 온도의존전압을 인가한다.
본 발명에 따르면, 기준전압과 온도의존전압을 비교하고, 비교 결과에 의거해서 기준전압 또는 온도의존전압을 선택하고, 선택한 기준전압 또는 온도의존전압을 출력하도록 했으므로, AD변환기에 의한 양자화 노이즈를 포함하지 않는 신뢰성이 높은 전압을 얻을 수 있다. 또한, 종래와 같이, 온칩의 온도센서나 그 결과로부터 온도보상전압을 산출하기 위한 로직이 불필요해지므로, 회로 규모를 삭감하여, 공간 절약화를 도모할 수 있다.
도 1은 종래의 온칩 온도센서를 이용한 온도 보상된 기준전압의 생성 방법을 설명하는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 전압생성회로의 구성을 나타낸 블록도이다.
도 3은 본 발명의 제2 실시예에 따른 전압생성회로의 구성을 나타낸 블록도이다.
도 4는 본 발명의 제1 및 제2 실시예에 의해 생성되는 온도 보상된 기준전압의 파형예이다.
도 5는 본 발명의 제3 실시예에 따른 전압생성회로의 구성을 나타낸 블록도이다.
도 6은 본 발명의 제4 실시예에 따른 전압생성회로의 구성을 나타낸 블록도이다.
도 7은 본 발명의 제3 및 제4 실시예에 의해 생성되는 온도 보상된 기준전압의 파형예이다.
도 8은 본 발명의 제2 실시예에 따른 전압생성회로의 상세한 구성예이다.
도 9는 본 발명의 제3 실시예에 따른 전압생성회로의 상세한 구성예이다.
도 10은 본 발명의 실시예에 따른 전압생성회로를 적용한 저항 가변형 랜덤 액세스 메모리의 구성을 나타낸 도면이다.
다음에, 본 발명의 실시형태에 대해서 도면을 참조해서 상세히 설명한다. 소정의 실시형태에서는, 본 발명에 따른 전압생성회로는, 반도체 장치에 있어서 회로 등의 설계 사양의 성능을 정확하게 실현하기 위한 온도 보상된 기준전압을 생성한다. 온도 보상된 기준전압은, 어떤 온도범위에 있어서 온도에 거의 의존하지 않는 전압과 소정 온도범위에 있어서 온도에 의존하는 전압의 조합을 포함할 수 있다. 전압생성회로는, 적어도 하나의 온도에 거의 의존하지 않는 전압과 적어도 하나의 온도에 의존하는 전압을 비교하고, 어느 쪽인가 높은 쪽의 전압, 어느 쪽인가 낮은 쪽의 전압 혹은 그 밖의 방법에 의해 온도에 거의 의존하지 않는 전압 또는 온도에 의존하는 전압 중 어느 하나를 선택하고, 선택한 전압을 온도 보상된 전압으로서 출력한다. 예를 들면, 소정의 설정 온도 미만의 온도 범위에 있어서 온도구배가 거의 일정한 기준전압을 출력하고, 설정 온도 이상의 온도 범위에 있어서 양 또는 음의 온도구배를 갖는 온도의존전압을 출력한다.
본 발명에 따른 전압생성 장치는, 각종 반도체 장치에 설치할 수 있고, 예를 들어, 저항 변화형 메모리나 플래시 메모리, 마이크로프로세서, 마이크로컨트롤러, 로직, ASIC, DSP, 화상이나 음성을 처리하는 회로 디바이스, 무선신호 등의 신호를 처리하는 회로 디바이스 등이다.
[실시예]
도 2는 본 발명의 제1 실시예에 따른 전압생성회로의 구성을 나타낸 블록도이다. 본 실시예의 전압생성회로(100)는, 온도에 거의 의존하지 않는 기준전압(VREF)을 생성하는 기준전압 생성부(110)와, 온도에 의존하는 온도의존전압(VPTAT)을 생성하는 PTAT(Proportional-to-absolute-temperature) 전압생성부(120)와, 기준전압(VREF)과 온도의존전압(VPTAT)을 비교하는 비교부(130)와, 비교부(130)의 비교 결과에 의거해서 기준전압(VREF) 또는 온도의존전압(VPTAT) 중 어느 하나를 선택하고, 선택한 기준전압(VREF) 또는 온도의존전압(VPTAT)을 출력하는 선택부(140)를 포함해서 구성된다.
기준전압 생성부(110)는, 전원전압의 변동이나 동작 온도에 거의 의존하지 않는 전압을 생성하는 밴드갭 레퍼런스 회로(이하, BGR회로)를 포함하고, BGR회로에 의해 생성된 전압을 이용해서 기준전압(VREF)을 생성한다. 또, 여기에는 도시하지 않지만, 기준전압 생성부(110)는, 회로의 제조 편차 등을 보상하기 위한 트리밍 회로를 포함할 수 있다. 트리밍 회로는, 예를 들어, 불휘발성 메모리로부터 판독한 트림 코드에 응해서 저항치를 변화시키는 가변저항을 포함하고, 이 가변저항에 의해 기준전압(VREF)의 전압 수준을 조정한다.
PTAT 전압 생성부(120)는, 양의 온도구배를 갖는 온도의존전압(VPTAT) 또는 음의 온도구배를 갖는 온도의존전압(VPTAT)을 생성한다. 소정의 실시형태에서는, PTAT 전압 생성부(120)는, 기준전압 생성부(110)에 의해 생성된 기준전압(VREF)을 이용해서 온도의존전압(VPTAT)을 생성하도록 해도 되지만, 이것으로 한정되지 않고, PTAT 전압 생성부(120)는, 그 자신에 있어서 온도의존전압(VPTAT)을 생성하는 것이어도 된다.
PTAT 전압 생성부(120)는, 동작 온도가 변화되었을 때에 회로에 의해서 요구된다, 양 또는 음의 온도구배를 갖는 전압을 생성하도록 미리 조정된다. 예를 들면, 회로의 동작 온도가 소정의 온도(Tp)를 초과할 때, 양의 구배(α)를 갖는 전압이 필요하면, PTAT 전압 생성부(120)는, 양의 구배(α)를 갖는 온도의존전압(VPTAT)을 생성하도록 미리 조정된다. 혹은, 회로의 동작 온도가 소정의 온도(Tp)를 초과할 때, 음의 구배(β)를 갖는 전압이 필요하면, PTAT 전압 생성부(120)는, 음의 구배(β)를 갖는 온도의존전압(VPTAT)을 생성하도록 미리 조정된다. PTAT 전압 생성부(120)의 구성은 특별히 한정되지 않지만, 예를 들어, 양의 온도특성을 갖는 1개 또는 복수의 저항, 혹은 음의 온도특성을 갖는 1개 또는 복수의 바이폴라 트랜지스터는 반도체 재료에 의한 저항 등을 포함할 수 있다.
비교부(130)는, 기준전압(VREF)과 온도의존전압(VPTAT)을 입력하고, 양자의 전압을 비교하여, 그 비교 결과를 선택부(140)에 출력한다. 비교부(130)는, 예를 들어, 기준전압(VREF)≥온도의존전압(VPTAT)일 때, H수준의 신호를 출력하고, 기준전압(VREF)<온도의존전압(VPTAT)일 때, L수준의 신호를 출력한다.
선택부(140)는, 비교부(130)의 비교 결과에 의거해서 기준전압(VREF) 또는 온도의존전압(VPTAT)이 높은 쪽 또는 낮은 쪽의 전압을 선택하고, 이것을 출력한다. 예를 들면, 기준전압(VREF)≥온도의존전압(VPTAT)일 때, 기준전압(VREF)이 선택되고, 기준전압(VREF)<온도의존전압(VPTAT)일 때, 온도의존전압(VPTAT)이 선택된다. 혹은, 상기의 관계와는 반대로, 기준전압(VREF)≥온도의존전압(VPTAT)일 때, 온도의존전압(VPTAT)이 선택되고, 기준전압(VREF)<온도의존전압(VPTAT)일 때, 기준전압(VREF)이 선택된다.
도 4(A), (B)에, 전압생성회로의 일례를 도시한다. 도 4(A)의 예에서는, 기준전압 생성부(110)에 의해 온도구배가 거의 없는 기준전압(VREF)이 생성되고, PTAT 전압 생성부(120)에 의해 양의 온도구배를 갖는 온도의존전압(VPTAT)이 생성된다. 타깃 온도(Tg)는, 기준전압(VREF)과 온도의존전압(VPTAT)의 전압값이 동등하게 되는 온도이며, 타깃 온도(Tg)를 경계로 온도보상이 행해진다. PTAP전압생성부(120)는, 타깃 온도(Tg)에서 기준전압(VREF)과 교차하고, 그리고 요구되는 양의 온도구배가 되는 온도의존전압(VPTAT)이 생성되도록 미리 조정된다.
선택부(140)는, 도 4(A-1)에 나타낸 바와 같이, 기준전압(VREF) 또는 온도의존전압(VPTAT)이 높은 쪽을 선택한다. 그 때문에, 전압생성회로(100)로부터 출력되는 온도 보상된 기준전압(VGREF)은, 타깃 온도(Tg)보다 낮은 온도범위에서 기준전압(VREF)을 갖고, 타깃 온도(Tg) 이상의 온도범위에서 온도의존전압(VPTAT)을 갖는다.
다른 한편, 도 4(A-2)는, 선택부(140)에 의해 기준전압(VREF) 또는 온도의존전압(VPTAT)이 낮은 쪽이 선택된 예를 도시한다. 이 경우, 전압생성회로(100)로부터 출력되는 온도 보상된 기준전압(VGREF)은, 타깃 온도(Tg)보다 낮은 온도범위에서 온도의존전압(VPTAT)을 갖고, 타깃 온도(Tg) 이상의 온도범위에서 기준전압(VREF)을 갖는다.
도 4(B)의 예에서는, 기준전압 생성부(110)에 의해 온도구배가 거의 없는 기준전압(VREF)이 생성되고, PTAT 전압 생성부(120)에 의해 음의 온도구배를 갖는 온도의존전압(VPTAT)이 생성된다. PTAP전압생성부(120)는, 타깃 온도(Tg)에서 기준전압(VREF)과 교차하고, 그리고 요구되는 음의 온도구배가 되는 온도의존전압(VPTAT)이 생성되도록 미리 조정된다.
선택부(140)는, 도 4(B-1)에 나타낸 바와 같이, 기준전압(VREF) 또는 온도의존전압(VPTAT)이 높은 쪽을 선택한다. 그 때문에, 전압생성회로(100)로부터 출력되는 온도 보상된 기준전압(VGREF)은, 타깃 온도(Tg)보다 낮은 온도범위에서 온도의존전압(VPTAT)을 갖고, 타깃 온도(Tg) 이상의 온도 범위에서 기준전압(VREF)을 갖는다.
다른 한편, 도 4(B-2)는, 선택부(140)에 의해 기준전압(VREF) 또는 온도의존전압(VPTAT)이 낮은 쪽이 선택된 예를 도시한다. 이 경우, 전압생성회로(100)로부터 출력되는 온도 보상된 기준전압(VGREF)은, 타깃 온도(Tg)보다 낮은 온도범위에서 기준전압(VREF)을 갖고, 타깃 온도(Tg) 이상의 온도범위에서 온도의존전압(VPTAT)을 갖는다.
전압생성회로(100)로부터 출력된 온도 보상된 전압(VGREF)은, 대응하는 회로에 그대로 공급되어도 되고, 혹은 연산 증폭기나 레귤레이터 등의 변환 회로를 개재해서 소망의 전압 수준으로 변환된 후에 대응하는 회로에 공급되어도 되다.
다음에, 본 발명의 제2 실시예에 대해서 설명한다. 도 3은 제2 실시예에 따른 전압생성회로(100A)의 구성을 나타내는 도면이며, 도 2와 마찬가지의 구성에 대해서는 동일한 참조 번호를 붙인다. 제2 실시예에서는, PATA전압생성부(120A)는, 온도의존전압(VPTAT)의 DC전압을 양 또는 음의 방향으로 오프셋하기 위한 DC전압 조정부(122)를 포함한다. 전술한 바와 같이, 온도의존전압(VPTAT)은, 타깃 온도(Tg)에서 기준전압(VREF)과 교차하도록 그 저항치가 설정되지만, 회로의 제조 편차 등에 의해 타깃 온도(Tg)를 플러스 방향 또는 마이너스 방향으로 조정할 필요가 생기는 일이 있다.
예를 들면, 도 4(C)에 나타낸 바와 같이, 초기 설정된 온도의존전압(VPTAT _ int)이 타깃 온도(Tg)에서 기준전압(VREF)과 교차할 때, 타깃의 회로의 제조 편차 등에 의해 타깃 온도(Tg)를, Tg-P 또는 Tg+P로 시프트시키고자 할 경우가 생긴다. 이 경우, DC전압 조정부(122)는, 도 4(C-1)에 나타낸 바와 같이, 초기의 온도의존전압(VPTAT_int)에 DC오프셋 전압(VOFFSET)을 가함으로써, 온도의존전압(VPTAT)을 생성하고, 타깃 온도(Tg)를 Tg-P로 시프트시킬 수 있다. 또한, 도 4(C-2)에 나타낸 바와 같이, 초기의 온도의존전압(VPTAT _ int)으로부터 DC오프셋 전압(VOFFSET)을 차감함으로써, 온도의존전압(VPTAT)을 생성하고, 타깃 온도(Tg)를 Tg+P로 시프트시킬 수 있다.
다음에, 본 발명의 제3 실시예에 대해서 설명한다. 도 5는, 본 발명의 제3 실시예에 따른 전압생성회로(100B)의 구성을 나타낸 블록도이며, 도 2와 마찬가지의 구성에 대해서는 동일한 참조 번호를 붙인다. 제3 실시예에서는, PTAT 전압 생성부(120B)는, 구배가 다른 2개의 온도의존전압(VPTAT0, VPTAT1)을 생성한다. 2개의 온도의존전압(VPTAT0, VPTAT1)은, 각각 기준전압(VREF)과 다른 타깃 온도(Tg0, Tg1)에서 교차하고, 그리고 요구되는 양 및/또는 음의 온도구배를 갖는다. 비교부(130B)는, 기준전압(VREF)과 온도의존전압(VPTAT0), 기준전압(VREF)과 (VPTAT1)을 각각 비교하여, 각각의 비교 결과(COMP0, COMP1)를 선택부(140B)에 출력한다.
선택부(140B)는, 비교 결과(COMP0, COMP1)의 논리조합에 의거해서 온도 보상된 기준전압(VGREF)으로서, 기준전압(VREF), 온도의존전압(VPTAT0, VPTAT1) 중 어느 하나를 출력한다. 도 7(A) 내지 (D)에 몇 가지의 양태를 예시한다. 도 7 (A)의 예에서는, 온도의존전압(VPTAT0)이 음의 구배를 갖고, 타깃 온도(Tg0)에서 기준전압(VREF)과 교차하고, 온도의존전압(VPTAT1)이 양의 구배를 갖고, 타깃 온도(Tg1)에서 기준전압(VREF)과 교차한다. 도 7(A-1)의 예에서는, 선택부(140B)는, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 높은 온도의존전압(VPTAT0)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 전압이 높은 기준전압(VREF)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 높은 온도의존전압(VPTAT1)을 선택한다. 또한, 도 7(A-2)의 예에서는, 선택부(140B)는, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 낮은 기준전압(VREF)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 전압이 높은 온도의존전압(VPTAT0, VPTAT1)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 낮은 기준전압(VREF)을 선택한다.
도 7(B)의 예에서는, 온도의존전압(VPTAT0)이 양의 구배를 갖고, 타깃 온도(Tg0)에서 기준전압(VREF)과 교차하고, 온도의존전압(VPTAT1)이 음의 구배를 갖고, 타깃 온도(Tg1)에서 기준전압(VREF)과 교차한다. 도 7(B-1)의 예에서는, 선택부(140B)는, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 낮은 온도의존전압(VPTAT0)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 전압이 낮은 기준전압(VREF)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 낮은 온도의존전압(VPTAT1)을 선택한다. 또한, 도 7(B-2)의 예에서는, 선택부(140B)는, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 높은 기준전압(VREF)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 전압이 낮은 온도의존전압(VPTAT0, VPTAT1)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 높은 기준전압(VREF)을 선택한다.
도 7(C)의 예에서는, 온도의존전압(VPTAT0)이 양의 구배를 갖고, 타깃 온도(Tg0)에서 기준전압(VREF)과 교차하고, 온도의존전압(VPTAT1)이 양의 구배를 갖고, 타깃 온도(Tg1)에서 기준전압(VREF)과 교차한다. 온도의존전압(VPTAT0)의 구배와 온도의존전압(VPTAT1)의 구배는 동등해도 되고, 상이해도 된다. 선택부(140B)는, 도 7(C-1)에 나타낸 바와 같이, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 낮은 온도의존전압(VPTAT0)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 기준전압(VREF)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 높은 온도의존전압(VPTAT1)을 선택한다.
도 7(D)의 예에서는, 온도의존전압(VPTAT0)이 음의 구배를 갖고, 타깃 온도(Tg0)에서 기준전압(VREF)과 교차하고, 온도의존전압(VPTAT1)이 음의 구배를 갖고, 타깃 온도(Tg1)에서 기준전압(VREF)과 교차한다. 온도의존전압(VPTAT0)의 구배와 온도의존전압(VPTAT1)의 구배는 동등해도 되고, 상이해도 된다. 선택부(140B)는, 도 7(D-1)에 나타낸 바와 같이, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 높은 온도의존전압(VPTAT0)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 기준전압(VREF)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 낮은 온도의존전압(VPTAT1)을 선택한다.
이와 같이 본 실시예에 따르면, 2개의 경계(타깃 온도(Tg0, Tg1))에서 온도특성이 다른 온도 보상된 기준전압(VGREF)을 생성할 수 있고, 온도보상전압의 변동을 증가시킬 수 있다. 또, 제3 실시예에 있어서도, 제2 실시예에서 설명한 DC전압 조정부(122)를 적용할 수 있는 것은 말할 필요도 없다.
다음에, 본 발명의 제4 실시예에 대해서 설명한다. 도 6은 본 발명의 제4 실시예에 따른 전압생성회로(100C)의 구성을 나타낸 블록도이며, 도 5와 마찬가지의 구성에 대해서는 동일한 참조 번호를 붙인다. 제4 실시예에서는, 기준전압 생성부(110C)는, 전압값이 다른 2개의 기준전압(VREF0, VREF1)을 생성한다. 이 경우, 2개의 온도의존전압(VPTAT0, VPTAT1)의 각각은, 2개의 기준전압(VREF0, VREF1) 사이에서 2개의 타깃 온도에서 교차한다. 비교부(130B)는, 2개의 기준전압(VREF0, VREF1)과 온도의존전압(VPTAT0, VPTAT1)의 4개의 조합을 비교하고, 그 비교 결과(COMP0, COMP1, COMP2, COMP3)를 선택부(140C)에 출력한다. 선택부(140C)는, 비교 결과(COMP0, COMP1, COMP2, COMP3)의 논리조합에 의거해서 온도 보상된 기준전압(VGREF)으로서, VREF0, VREF1, VPTAT0, VPTAT1 중 어느 하나를 출력한다.
도 7(E)의 예에서는, 온도의존전압(VPTAT0)이 양의 구배를 갖고, 타깃 온도(Tg0)에서 기준전압(VREF0, VREF1)과 각각 교차하고, 온도의존전압(VPTAT1)이 음의 구배(온도의존전압(VPTAT0)이 양의 구배와 절대치가 동등한 것으로 함)를 갖고, 타깃 온도(Tg1)에서 기준전압(VREF0, VREF1)과 각각 교차한다. 도 7(E-1)의 예에서는, 선택부(140C)는, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 낮은 쪽의 기준전압(VREF0)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 온도의존전압(VPTAT0)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 높은 쪽의 기준전압(VREF1)을 선택한다. 도 7(E-2)의 예에서는, 선택부(140C)는, 타깃 온도(Tg0)보다도 낮은 온도범위에서 전압이 높은 쪽의 기준전압(VREF1)을 선택하고, 타깃 온도(Tg0 내지 Tg1)의 온도범위에서 온도의존전압(VPTAT1)을 선택하고, 타깃 온도(Tg1) 이상의 온도범위에서 전압이 낮은 쪽의 기준전압(VREF0)을 선택한다.
이와 같이 본 실시예에 따르면, 온도 의존성이 거의 없는 2개의 기준전압(VREF0, VREF1)과, 온도 의존성이 있는 2개의 온도의존전압(VPTAT0, VPTAT1)의 조합에 의해, 보다 복잡한 온도 보상된 기준전압(VGREF)을 생성할 수 있다. 또한, 이러한 온도 보상된 기준전압(VGREF)을 이용해서, 레귤레이터나 연산 증폭기 등의 변환 회로를 개재해서 소망의 전압 수준으로 변환하면, 변환된 전압의 온도보상도 행할 수 있다.
도 8은 본 발명의 제2 실시예에 따른 전압생성회로(100A)의 개략 회로도이다. 기준전압 생성부(110)는, 전원전압(Vcc)의 변동이나 온도 변화에 거의 의존하지 않는 BGR회로를 포함한다. BGR회로는, 예를 들어, 상기 도면에 나타낸 바와 같이, 전원전압(Vcc)과 GND 간에 제1 및 제2 전류경로를 포함하고, 제1 전류경로에는 PMOS트랜지스터(P1), 저항(R1), 바이폴라 트랜지스터(Q1)가 직렬로 접속되고, 제2 전류경로에는 PMOS트랜지스터(P2), 저항(R2, R3), 바이폴라 트랜지스터(Q2)(이미터 면적(m)은 트랜지스터(Q1)의 이미터 면적의 n배)가 직접 접속된다. 또한, 차동증폭회로(AMP)의 반전 입력 단자(-)에는 저항(R1)과 트랜지스터(Q1)의 접속 노드가 접속되고, 비반전 입력 단자(+)에는 저항(R2)과 저항(R3)의 접속 노드가 접속되며, 출력 단자는 트랜지스터(P1, P2)의 게이트에 공통 접속된다. 저항(R1, R2, R3), 트랜지스터(Q1, Q2)를 적당히 선택함으로써, 트랜지스터(P2)와 저항(R2) 사이의 접속 노드로부터 온도 의존성이 거의 없는 기준전압(VREF)이 출력된다.
PTAT 전압 생성부(120A)는, 전원전압(Vcc)과 GND 간에, PMOS트랜지스터(P3), 저항(R4, R5, R6), 가변저항(VR), DC전압 조정부(122)가 직렬로 접속된다. 트랜지스터(P3)의 게이트는, BGR회로의 트랜지스터(P1, P2)의 게이트와 공통이고, 트랜지스터(P3)를 개재해서 BGR회로와 공통의 전류가 전류경로에 공급된다. 가변저항(VR)은, 회로의 편차 등을 조정하는 것이며, 예를 들어, 미리 준비된 트리밍 코드 등에 응해서 저항 분할의 탭(tap)을 전환한다. 저항(R4, R5, R6)을 적당히 선택함으로써, 저항(R5)과 (R6)의 접속 노드로부터, 온도의존전압(VPTAT)이 출력된다.
도 8(B)에 DC전압 조정부(122)의 구성예를 도시한다. DC전압 조정부(122)는, 차동증폭회로를 포함하고, 반전 입력 단자(-)에는 기준전압(VREF)을 저항(R)으로 나눈 전압이 입력되고, 비반전 입력 단자(+)에는 저항(R7, R8)의 분압 노드의 전압이 입력된다. 또한, 저항(R7)은 연산 증폭기의 출력이 접속된다. DC전압 조정부(122)는, 저항(R)을 조정함으로써, 초기의 온도의존전압(VPTAT_int)을 오프셋하기 위한 DC오프셋 전압(VOFFSET)을 출력한다.
도 8(C)에 비교부(130)와 선택부(140)의 구성예를 도시한다. 비교부(130)는, 기준전압(VREF)과 온도의존전압(VPTAT)을 입력하고, 이들의 입력 전압의 비교 결과를 나타내는 H 또는 L수준의 신호를 출력하는 비교기(COMP)를 포함한다. 선택부(140)는, 비교부(130)의 출력을 입력하는 인버터(INV)와, 기준전압(VREF)과 온도의존전압(VPTAT)을 입력하고, 비교기(COMP)의 비교 결과에 의거해서 어느 한쪽의 입력을 선택하고, 이것을 온도 보상된 기준전압(VGREF)으로서 출력하는 CMOS 스위치(SW)를 구비한다. 선택부(140)는, 비교기(COMP)의 비교 결과에 의거해서 전압이 높은 쪽의 온도의존전압(VPTAT) 또는 기준전압(VREF)을 출력한다. 예를 들면, 온도의존전압(VPTAT)>기준전압(VREF)일 때, 비교기(COMP)가 H수준이며, CMOS 스위치(SW)는, 온도의존전압(VPTAT)을 입력하는 CMOS트랜지스터가 온 상태로 되고, 기준전압(VREF)을 입력하는 CMOS트랜지스터가 오프 상태로 되어, 온도 보상된 기준전압(VGREF)으로서 온도의존전압(VPTAT)이 출력된다.
도 9는 본 발명의 제3 실시예에 관련되는 비교부(130B), 선택부(140B)의 구성예이다. 제3 실시예에서는, 기준전압 생성부(110)에 의해 기준전압(VREF)이 생성되고, PTAT 전압 생성부(120B)에 의해 2개의 온도의존전압(VPTAT0, VPTAT1)이 생성되며, 이들 전압이 비교부(130B)에 입력된다. 비교부(130B)는, 기준전압(VREF)과 온도의존전압(VPTAT0)을 비교하고, 비교 결과를 나타내는 COMP0을 출력하는 비교기(CP0)와, 기준전압(VREF)과 온도의존전압(VPTAT1)을 비교하고, 비교 결과를 나타내는 COMP1을 출력하는 비교기(CP1)를 포함한다.
선택부(140B)는, 비교기(CP0, CP1)의 비교 결과(COMP0, COMP1)의 논리의 조합을 하는 3개의 NAND게이트와, 3개의 NAND게이트의 출력에 인버터를 개재해서 접속된 CMOS 스위치(SW1, SW2, SW3)를 포함한다. 스위치(SW1)에는 온도의존전압(VPTAT0)이 입력되고, 스위치(SW2)에는 기준전압(VREF)이 입력되고, 스위치(SW3)에는 온도의존전압(VPTAT1)이 입력되어, 스위치(SW1, SW2, SW3) 중 어느 1개가 COMP0, COMP1의 논리에 의해 온 상태로 되고, 이것에 의해 VPTAT0, VPTAT1, VREF 중 어느 하나가 온도 보상된 기준전압(VGREF)으로서 출력된다.
[0045]
다음에, 본 발명의 실시예에 따른 전압생성회로를 적용하는 반도체 장치의 일례로서, 저항 변화형 랜덤 액세스 메모리의 구성을 도 10에 예시한다. 저항 변화형 메모리(200)는, 가변저항소자 및 액세스용 트랜지스터를 포함하는 메모리 셀이 행렬 형태로 복수 배열된 메모리 어레이(210)와, 행 어드레스(X-Add)에 의거해서 워드선(WL)의 선택 및 구동을 행하는 행 디코더 및 구동 회로(X-DEC)(220)와, 열 어드레스(Y-Add)에 의거해서 글로벌 비트선(GBL) 및 글로벌 소스선(GSL)을 선택하기 위한 선택 신호(SSL/SBL)를 생성하는 열 디코더 및 구동 회로(Y-DEC)(230)와, 선택 신호(SSL/SBL)에 의거해서 글로벌 비트선(GBL)과 비트선(BL) 간의 접속, 및 글로벌 소스선(GSL)과 소스선(SL) 간의 접속을 각각 선택하는 열선택 회로(YMUX)(240)와, 외부에서 받은 커맨드, 어드레스, 데이터 등에 의거해서 각 부를 제어하는 제어회로(250)와, GBL/SBL을 개재해서 메모리 셀의 판독된 데이터를 감지하는 감지 증폭기(SA)(260)와, GBL/SBL을 개재해서 판독 동작 시의 바이어스 전압을 인가하거나, 기입 동작시의 세트, 리셋에 응한 전압을 인가하는 기입 드라이버·판독 바이어스 회로(WD)(270)와, 상기 실시예에서 설명한 전압생성회로(100)를 포함해서 구성된다.
메모리 어레이(210)는, m개의 서브어레이(210-1, 210-2, ···, 210-m)를 포함하고, m개의 서브어레이에 대응해서 m개의 열선택 회로(240)가 접속된다. m개의 열선택 회로(240)에는, 감지 증폭기(260) 및 기입 드라이버·판독 바이어스 회로(270)가 각각 접속된다. 판독 동작 시, 감지 증폭기(260)에서 감지된 판독 데이터가 내부 데이터 버스(DO)를 개재해서 제어회로(250)에 출력되고, 기입 동작 시, 외부로부터 입력된 기입 데이터가 제어회로(250)로부터 내부 데이터 버스(DI)를 개재해서 기입 드라이버·판독 바이어스 회로(270)에 수취된다.
메모리 셀을 액세스할 경우, 행 디코더 및 구동회로(220)에 의해 워드선(WL)을 선택하고, 액세스용 트랜지스터를 온시켜, 선택 메모리 셀이 열선택 회로(240)에 의해 선택된 비트선(BL) 및 소스선(SL)에 전기적으로 접속된다. 기입 동작의 경우에는, 기입 드라이버·판독 바이어스 회로(270)에 의해 생성된 세트 또는 리셋에 응한 기입 전압이 선택 비트선(BL) 및 선택 소스선(SL)을 개재해서 선택 메모리 셀에 인가된다. 판독 동작의 경우에는, 기입 드라이버·판독 바이어스 회로(270)에 의해 생성된 판독 전압이 선택 비트선(BL) 및 선택 소스선(SL)을 개재해서 선택 메모리 셀에 인가되고, 가변저항소자의 세트 또는 리셋에 응한 전압 또는 전류가 선택 비트선(BL) 및 선택 소스선(SL)을 개재해서 감지회로에 의해 감지된다. 보통, 가변저항소자를 저저항 상태에 기입하는 것을 세트(SET), 고저항 상태에 기입하는 것을 리셋(RESET)라 지칭한다.
전압생성회로(100)에 의해 생성된 온도 보상된 기준전압(VGREF)은, 기입 드라이버·판독 바이어스 회로(270)나 행 디코더 및 구동회로(220)에 있어서, 액세스용 트랜지스터를 구동하기 위한 워드선 전압, 선택 메모리 셀을 기입할 때의 세트 또는 리셋 전압, 선택 메모리 셀을 판독할 때의 바이어스 전압의 생성에 이용할 수 있다.
여기서, 예를 들어, 동작 온도가 실온(25℃)보다도 높아지면, 액세스용 트랜지스터를 구동하는 워드선 전압이 충분하지 않게 되고, 액세스용 트랜지스터를 흐르는 드레인 전류가 저하되는 사상이 생길 수 있다. 이 때문에, 행 디코더 및 구동회로(220)에 의해 생성되는 워드선 전압은, 저온으로부터 실온까지의 온도범위에 있어서 일정하고, 실온을 초과하는 온도범위에 있어서 양의 구배에서 상승하는 프로파일이 요망되는 일이 있다. 그 때문에, 전압생성회로(100)는, 도 4(A-1)에 나타낸 바와 같이, 타깃 온도(Tg)가 실온이 되는 바와 같은 온도 보상된 기준전압(VGREF)을 생성하고, 이 온도 보상된 기준전압(VGREF)에 의해 생성된 전압이 행 디코더 및 구동회로(220)에 공급된다. 행 디코더 및 구동회로(220)는, 온도 보상된 기준전압(VGREF)을 워드선 전압으로 해서 액세스용 트랜지스터를 구동해도 되고, 연산 증폭기나 레귤레이터 등의 변환 회로를 개재해서 소망의 전압 수준으로 변환하고, 이것을 워드선 전압으로 해서 액세스용 트랜지스터를 구동해도 된다.
이와 같이 본 실시예에 따르면, 기준전압(VREF)과 아날로그적으로 생성되는 온도의존전압(VPTAT)을 비교하고, 그 비교 결과에 의거해서 기준전압(VREF) 또는 온도의존전압(VPTAT) 중 어느 하나를 선택하도록 했으므로, 종래와 같이 회로 규모가 큰 온칩의 온도센서나 로직이 불필요해지고, 레이아웃의 공간절약화를 도모할 수 있다. 또, 본 실시예에서는, 종래와 같이 DA변환기를 이용하지 않으므로, 양자화 노이즈에 의한 기준전압의 정밀도의 열화가 억제된다. 또한, 본 실시예의 전압생성회로는, 전술한 저항 변화형 메모리 이외에도, 각종 메모리나 로직 등의 반도체 장치의 온도보상회로에 적용하는 것이 가능하다.
본 발명의 바람직한 실시형태에 대해서 상세히 설명했지만, 본 발명은, 특정 실시형태로 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 요지의 범위 내에 있어서, 각종 변형·변경이 가능하다.
100, 100A, 100B, 100C: 전압생성회로
110: 기준전압 생성부
120, 120A, 120B: PTAT 전압 생성부
122: DC전압 조정부
130, 130B: 비교부
140, 140B: 선택부
VREF, VREF0, VREF1: 기준전압
VPTAT, VPTAT0, VPTAT1: 온도의존전압
Tg, Tg0, Tg1: 타깃 온도
SW, SW1, SW2, SW3: 스위치

Claims (15)

  1. 전압생성회로로서,
    온도 의존성이 거의 없는 기준전압을 생성하는 기준전압 생성수단;
    양 또는 음의 온도 의존성을 지니고, 설정 온도에서 상기 기준전압과 동등한 전압을 가진 적어도 1개의 온도의존전압을 생성하는 온도의존 전압생성수단;
    상기 기준전압과 상기 온도의존전압을 비교하는 비교수단; 및
    상기 비교수단의 비교 결과에 의거해서 상기 기준전압 또는 상기 온도의존전압 중 어느 하나를 선택하고, 선택한 상기 기준전압 또는 상기 온도의존전압을 출력하는 선택수단
    을 포함하는 전압생성회로.
  2. 제1항에 있어서, 상기 선택수단은, 상기 설정 온도 미만일 때 상기 기준전압을 선택하고, 상기 설정 온도 이상일 때 상기 온도의존전압을 선택하는, 전압생성회로.
  3. 제1항에 있어서, 상기 선택수단은, 상기 설정 온도 미만일 때 상기 온도의존전압을 선택하고, 상기 설정 온도 이상일 때 상기 기준전압을 선택하는, 전압생성회로.
  4. 제1항에 있어서, 상기 선택수단은 상기 비교수단에 의해 비교된 큰 쪽의 상기 기준전압 또는 상기 온도의존전압을 선택하는, 전압생성회로.
  5. 제1항에 있어서, 상기 선택수단은 상기 비교수단에 의해 비교된 작은 쪽의 상기 기준전압 또는 상기 온도의존전압을 선택하는, 전압생성회로.
  6. 제1항에 있어서, 상기 온도의존 전압생성수단이 다른 온도특성을 갖는 제1 및 제2 온도의존전압을 출력할 때, 상기 제1 온도의존전압은 제1 설정 온도에서 상기 기준전압과 동등한 전압을 지니고,
    상기 제2 온도의존전압은 제2 설정 온도에서 상기 기준전압과 동등한 전압을 지니고,
    상기 비교수단은, 상기 제1 온도의존전압과 상기 기준전압을 비교하는 제1 비교회로와, 상기 제2 온도의존전압과 상기 기준전압을 비교하는 제2 비교회로를 포함하고,
    상기 선택수단은, 상기 제1 및 상기 제2 비교회로의 비교 결과에 의거해서 상기 제1 온도의존전압, 상기 제2 온도의존전압 또는 상기 기준전압 중 어느 하나를 선택하는, 전압생성회로.
  7. 제6항에 있어서, 상기 선택수단은, 상기 제1 설정 온도 미만일 때 상기 제1 온도의존전압을 선택하고, 상기 제1 설정 온도로부터 상기 제2 설정 온도 사이에서 상기 기준전압을 선택하고, 상기 제2 설정 온도 이상에서 상기 제2 온도의존전압을 선택하는, 전압생성회로.
  8. 제6항에 있어서, 상기 선택수단은, 상기 제1 설정 온도 미만일 때 상기 기준전압을 선택하고, 상기 제1 설정 온도로부터 상기 제2 설정 온도 사이에서 상기 제1 또는 상기 제2 온도의존전압 중 어느 하나를 선택하고, 상기 제2 설정 온도 이상에서 상기 기준전압을 선택하는, 전압생성회로.
  9. 제1항에 있어서, 상기 기준전압 생성수단이, 제1 및 제2 기준전압을 생성할 때, 상기 온도의존전압은, 제1 설정 온도에서 상기 제1 기준전압과 동등한 전압을 지니고, 그리고 제2 설정 온도에서 상기 제2 기준전압과 동등한 전압을 지니고,
    상기 선택수단은, 상기 제1 설정 온도 미만일 때 상기 제1 기준전압을 선택하고, 상기 제1 설정 온도로부터 상기 제2 설정 온도 사이에서 상기 온도의존전압을 선택하고, 상기 제2 설정 온도 이상에서 상기 제2 기준전압을 선택하는, 전압생성회로.
  10. 제1항에 있어서, 전압생성회로는 상기 선택수단으로부터 출력된 상기 기준전압 또는 상기 온도의존전압을 온도보상 기준전압으로서 입력하고, 상기 온도보상 기준전압의 전압 수준을 변환하는 변환 회로를 포함하는, 전압생성회로.
  11. 제1항에 있어서, 상기 온도의존 전압생성수단은, 상기 온도의존전압을 양 또는 음의 방향으로 오프셋하기 위한 DC전압 조정부를 포함하는, 전압생성회로.
  12. 제1항에 있어서, 상기 기준전압 생성수단은, 밴드갭 레퍼런스 회로를 포함하는, 전압생성회로.
  13. 반도체 장치로서,
    제1항 내지 제12항 중 어느 한 항에 기재된 전압생성회로; 및
    상기 전압생성회로에 의해 생성된 상기 기준전압 또는 상기 온도의존전압에 의거해서 회로를 구동하는 구동수단
    을 포함하는 반도체 장치.
  14. 제13항에 있어서, 상기 구동수단은 메모리 셀에 접속된 트랜지스터를 포함하고,
    상기 구동수단은, 상기 설정 온도보다도 낮은 온도범위에 있어서 상기 기준전압에 의거하는 구동 전압에 의해 상기 트랜지스터의 게이트에 인가하고, 상기 설정 온도 이상의 온도범위에 있어서 양의 온도구배를 갖는 온도의존전압에 의거하는 구동 전압을 상기 트랜지스터의 게이트에 인가하는, 반도체 장치.
  15. 제14항에 있어서, 상기 메모리 셀은 가변저항소자와 상기 가변저항소자에 접속된 액세스용 트랜지스터를 포함하고,
    상기 구동수단은 상기 액세스용 트랜지스터의 게이트에 워드선을 개재해서 상기 기준전압 또는 상기 온도의존전압을 인가하는, 반도체 장치.
KR1020200154655A 2019-11-21 2020-11-18 전압생성회로 및 이를 이용한 반도체 장치 KR102418651B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-210096 2019-11-21
JP2019210096A JP2021082094A (ja) 2019-11-21 2019-11-21 電圧生成回路およびこれを用いた半導体装置

Publications (2)

Publication Number Publication Date
KR20210063242A true KR20210063242A (ko) 2021-06-01
KR102418651B1 KR102418651B1 (ko) 2022-07-07

Family

ID=75907747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200154655A KR102418651B1 (ko) 2019-11-21 2020-11-18 전압생성회로 및 이를 이용한 반도체 장치

Country Status (5)

Country Link
US (1) US11269365B2 (ko)
JP (2) JP2021082094A (ko)
KR (1) KR102418651B1 (ko)
CN (1) CN112825005B (ko)
TW (1) TWI809327B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11392156B2 (en) * 2019-12-24 2022-07-19 Shenzhen GOODIX Technology Co., Ltd. Voltage generator with multiple voltage vs. temperature slope domains
JP2022111592A (ja) * 2021-01-20 2022-08-01 キオクシア株式会社 半導体集積回路
GB202107532D0 (en) * 2021-05-27 2021-07-14 Ams Sensors Singapore Pte Ltd Circuit for device temperature protection
WO2023022022A1 (ja) * 2021-08-16 2023-02-23 ローム株式会社 半導体装置、車載装置
US11892862B2 (en) * 2021-08-30 2024-02-06 Micron Technology, Inc. Power supply circuit having voltage switching function
TWI803969B (zh) * 2021-09-08 2023-06-01 大陸商常州欣盛半導體技術股份有限公司 具溫度補償的電源啟動電路
JP7292339B2 (ja) 2021-09-14 2023-06-16 ウィンボンド エレクトロニクス コーポレーション 温度補償回路およびこれを用いた半導体集積回路
US11747843B1 (en) * 2022-04-11 2023-09-05 Micron Technology, Inc. Power supply voltage drop compensation
US12007800B2 (en) * 2022-07-17 2024-06-11 Nanya Technology Corporation Power voltage supply device with automatic temperature compensation
CN117762180A (zh) * 2022-09-16 2024-03-26 长鑫存储技术有限公司 电压调整电路及其存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135520A (ja) * 1983-01-25 1984-08-03 Seiko Epson Corp 定電圧回路
JP2016173869A (ja) 2015-03-17 2016-09-29 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712590A (en) * 1995-12-21 1998-01-27 Dries; Michael F. Temperature stabilized bandgap voltage reference circuit
JPH109967A (ja) * 1996-06-21 1998-01-16 Nissan Motor Co Ltd 基準電圧回路およびそれを用いた温度検知回路
JP2000011649A (ja) 1998-06-26 2000-01-14 Mitsubishi Electric Corp 半導体装置
US6111397A (en) * 1998-07-22 2000-08-29 Lsi Logic Corporation Temperature-compensated reference voltage generator and method therefor
JP3633864B2 (ja) * 2000-11-29 2005-03-30 Ｎｅｃマイクロシステム株式会社 不揮発性メモリの基準電圧発生回路
JP2002215258A (ja) * 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
JP2004145702A (ja) * 2002-10-25 2004-05-20 New Japan Radio Co Ltd 電圧発生回路
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路
FR2896320A1 (fr) 2005-03-03 2007-07-20 Samsung Electronics Co Ltd Generateur de tension de reference et procede de generation de tension de reference
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
JP2008026973A (ja) 2006-07-18 2008-02-07 Matsushita Electric Ind Co Ltd 基準電圧発生回路
JP5425257B2 (ja) * 2006-09-25 2014-02-26 スパンション エルエルシー 温度特性補正回路
JP2008146238A (ja) 2006-12-07 2008-06-26 Toshiba Microelectronics Corp バンドギャップレファレンス電圧源回路
US8390363B2 (en) 2008-11-25 2013-03-05 Linear Technology Corporation Circuit, trim and layout for temperature compensation of metal resistors in semi-conductor chips
KR101082105B1 (ko) * 2009-07-31 2011-11-10 주식회사 하이닉스반도체 파워업신호 생성회로
JP5599040B2 (ja) 2010-06-04 2014-10-01 ローム株式会社 基準電圧生成回路、電源装置、液晶表示装置
JP5700602B1 (ja) 2014-02-05 2015-04-15 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体メモリ
US9541456B2 (en) * 2014-02-07 2017-01-10 Sandisk Technologies Llc Reference voltage generator for temperature sensor with trimming capability at two temperatures
US9846446B2 (en) * 2015-01-21 2017-12-19 Samsung Electronics Co., Ltd Apparatus for compensating for temperature and method therefor
JP6806455B2 (ja) 2015-05-01 2021-01-06 ローム株式会社 基準電圧生成回路、レギュレータ、半導体装置
CN105807838B (zh) * 2016-05-18 2017-09-26 重庆邮电大学 高阶温度补偿带隙基准电路
KR102563926B1 (ko) * 2016-05-23 2023-08-04 삼성전자 주식회사 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템
US11012067B2 (en) * 2016-07-22 2021-05-18 CSEM Centre Suisse d'Electronique et de Microtechnique SA—Recherche et Développement Compensation device for compensating PVT variations of an analog and/or digital circuit
KR101892827B1 (ko) * 2016-12-28 2018-08-28 삼성전기주식회사 온도 보상 기능을 갖는 전압 생성 회로
KR20190064893A (ko) * 2017-12-01 2019-06-11 에스케이하이닉스 주식회사 디지털 온도 센싱 회로
KR102546530B1 (ko) * 2018-03-08 2023-06-21 삼성전자주식회사 고정밀도 cmos 온도 센서 및 그 동작 방법
JP6886545B1 (ja) * 2020-05-07 2021-06-16 ウィンボンド エレクトロニクス コーポレーション パワーダウン検出回路および半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59135520A (ja) * 1983-01-25 1984-08-03 Seiko Epson Corp 定電圧回路
JP2016173869A (ja) 2015-03-17 2016-09-29 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021082094A (ja) 2021-05-27
KR102418651B1 (ko) 2022-07-07
US11269365B2 (en) 2022-03-08
JP2021185514A (ja) 2021-12-09
TW202121428A (zh) 2021-06-01
TWI809327B (zh) 2023-07-21
CN112825005A (zh) 2021-05-21
CN112825005B (zh) 2022-11-22
JP7190010B2 (ja) 2022-12-14
US20210157348A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
KR102418651B1 (ko) 전압생성회로 및 이를 이용한 반도체 장치
US7630265B2 (en) On-chip temperature sensor
US8278996B2 (en) Reference current generating circuit
JP4981396B2 (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
US7177218B2 (en) DRAM device with a refresh period that varies responsive to a temperature signal having a hysteresis characteristic
US8040176B2 (en) Internal voltage generating circuit
US7283414B1 (en) Method for improving the precision of a temperature-sensor circuit
US20110222355A1 (en) Control voltage generation circuit and nonvolatile storage device having the same
KR100306327B1 (ko) 반도체장치
JP6660745B2 (ja) 基準電流生成回路及びメモリ装置
TWI745254B (zh) 斷電檢測電路及半導體儲存裝置
KR102256760B1 (ko) 기준전압 발생회로, 파워 온 검출회로 및 반도체 장치
US11004481B2 (en) Internal voltage generation device and method for generating internal voltage
US20040125670A1 (en) Circuit for biasing an input node of a sense amplifier with a pre-charge stage
US6195289B1 (en) Device for reading analog nonvolatile memory cells, in particular flash cells
JP3773089B2 (ja) 定電圧発生回路および不揮発性メモリ並びに半導体集積回路
TWI775419B (zh) 積體電路與用於積體電路之溫度感測器之操作方法
US20240161835A1 (en) Semiconductor device
CN116844593A (zh) 基准电位生成电路及半导体存储装置
JP2011187104A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant