JP7190010B2 - 電圧生成回路およびこれを用いた半導体装置 - Google Patents

Description

本発明は、電圧を生成する電圧生成回路に関し、特に温度補償された基準電圧を生成する電圧生成回路に関する。

メモリやロジック等の半導体装置では、一般に、動作温度に対応する温度補償された電圧を生成し、温度補償された電圧を利用して回路を動作させることで回路の信頼性を維持している。例えば、メモリ回路では、データ読出しの際に、温度変化により読出し電流が低下してしまうと読出しマージンが低下し、正確なデータの読出しを行えなくなってしまう。このため、温度補償された電圧を用いてデータの読出しを行うことで、読出し電流の低下を防いだり、あるいは読出し電流と比較するための参照電流に、読出し電流と同様に温度依存性を持たせている。例えば、特許文献１では、温度および電源電圧に依存しないベース電流に、電圧補償された電流と温度補償された電流を加算して参照電流を生成する方法を開示している。

特開２０１６－１７３８６９号公報

半導体装置には、上記したように、温度変化に対処するため温度依存性のある電圧を生成する温度補償回路が搭載されている。図１は、従来の温度補償回路の一例を示す図である。温度補償回路は、オンチップの温度センサ１０と、温度センサ１０の検出結果を受け取り温度補償された電圧レベルを算出するロジック２０と、ロジック２０の算出結果に従い温度補償された電圧を出力するアナログ部３０とを有する。

温度センサ１０は、温度に依存しない基準電圧Ｖ_ＲＥＦとオンチップ上の動作温度に応じた検出電圧Ｖ_ＳＥＮとを生成する基準回路１２と、基準電圧Ｖ_ＲＥＦおよび検出電圧Ｖ_ＳＥＮを入力し、検出電圧Ｖ_ＳＥＮのアナログ電圧をデジタル電圧に変換するＡＤＣ１４とを有する。ＡＤＣ１４は、例えば、図１（Ｂ）に示すように、基準電圧Ｖ_ＲＥＦにより最小レベルを設定する。ロジック２０は、製造バラツキ等を補償するトリムコードおよび温度センサ１０からのデジタル出力に基づきどのくらいの大きさの温度補償された電圧をアナログ部３０から生成するかを算出する。アナログ部３０は、ロジック２０の算出結果に基づき温度補償された電圧を生成するための複数のレギュレータを含む。例えば、あるレギュレータは、メモリセルからデータを読み出すためにトランジスタのゲートに印加する読出し電圧を生成する。

図１（Ｂ）に、正の温度勾配Ｔｃをもつ検出電圧Ｖ_ＳＥＮとＡＤＣ１４の出力との関係を示す。同図に示すように、ＡＤＣ１４は、最小レベルから最大レベルの間の分解能においてステップ幅Ｗで検出電圧Ｖ_ＳＥＮを量子化（デジタル処理）する。このため、最終的にアナログ部３０から出力される温度補償された電圧には量子化ノイズ（ステップ幅Ｗ）が含まれてしまい、必ずしも線形または要求される温度補償電圧になるとは限らない。例えば、ある遷移温度で温度補償された電圧Ｖ_Ｔｐが必要であるとき、量子化ノイズによって温度補償された電圧Ｖ_Ｔｐを得ることができず、それ故、回路の動作性能を実現することができなくなるおそれがある。また、オンチップの温度センサ１０やロジック部２０は、回路規模が大きく、それ故比較的大きなレイアウト面積を必要とし、さらにロジック部２０の制御も複雑である。

本発明は、このような従来の課題を解決し、省スペース化を図りつつ簡易な構成で信頼性の高い電圧を生成することができる電圧生成回路およびこれを用いた半導体装置を提供することを目的とする。

本発明に係る電圧生成回路は、温度依存性のほとんどない基準電圧を生成する基準電圧生成手段と、正または負の温度依存性を有し、設定温度で前記基準電圧と等しい電圧を有する少なくと１つの温度依存電圧を生成する温度依存電圧生成手段と、前記基準電圧と前記温度依存電圧とを比較する比較手段と、前記比較手段の比較結果に基づき前記基準電圧または前記温度依存電圧のいずれかを選択し、選択した基準電圧または温度依存電圧を出力する選択手段とを含む。

ある実施態様では、前記選択手段は、前記設定温度未満のとき前記基準電圧を選択し、前記設定温度以上のとき温度依存電圧を選択する。ある実施態様では、前記選択手段は、前記設定温度未満のとき温度依存電圧を選択し、前記設定温度以上のとき前記基準電圧を選択する。ある実施態様では、前記選択手段は、前記比較手段により比較された大きい方の基準電圧または温度依存電圧を選択する。ある実施態様では、前記選択手段は、前記比較手段により比較された小さい方の基準電圧または温度依存電圧を選択する。ある実施態様では、前記温度依存電圧生成手段が異なる温度特性を有する第１および第２の温度依存電圧を出力するとき、第１の温度依存電圧は、第１の設定温度で前記基準電圧と等しい電圧を有し、第２の温度依存電圧は、第２の設定温度で前記基準電圧と等しい電圧を有し、前記比較手段は、第１の温度依存電圧と前記基準電圧とを比較する第１の比較回路と、第２の温度依存電圧と前記基準電圧とを比較する第２の比較回路とを含み、前記選択手段は、第１および第２の比較回路の比較結果に基づき第１の温度依存電圧、第２の温度依存電圧または前記基準電圧のいずれかを選択する。ある実施態様では、前記選択手段は、第１の設定温度未満のとき第１の温度依存電圧を選択し、第１の設定温度から第２の設定温度の間で前記基準電圧を選択し、第２の設定温度以上で第２の温度依存電圧を選択する。ある実施態様では、前記選択手段は、第１の設定温度未満のとき前記基準電圧を選択し、第１の設定温度から第２の設定温度の間で第１または第２の温度依存電圧のいずれかを選択し、第２の設定温度以上で前記基準電圧を選択する。ある実施態様では、前記基準電圧生成手段が、第１および第２の基準電圧を生成するとき、温度依存電圧は、第１の設定温度で第１の基準電圧と等しい電圧を有し、かつ第２の設定温度で第２の基準電圧と等しい電圧を有し、前記選択手段は、第１の設定温度未満のとき第１の基準電圧を選択し、第１の設定温度から第２の設定温度の間で温度依存電圧を選択し、第２の設定温度以上で第２の基準電圧を選択する。ある実施態様では、前記温度依存生成手段は、温度依存電圧を正または負の方向にオフセットするためのＤＣ電圧調整を含む。ある実施態様では、電圧生成回路はさらに、前記選択手段から出力された基準電圧または温度依存電圧を温度補償基準電圧として入力し、当該温度補償基準電圧の電圧レベルを変換する変換回路を含む。ある実施態様では、前記基準電圧生成手段は、バンドギャップリファレンス回路を含む。

本発明に係る半導体装置は、上記記載の電圧生成回路と、前記電圧生成回路により生成された基準電圧または温度依存電圧に基づき回路を駆動する駆動手段とを含む。ある実施態様では、前記駆動手段は、メモリセルに接続されたトランジスタを含み、前記駆動手段は、前記設定温度よりも低い温度範囲において前記基準電圧に基づく駆動電圧によりトランジスタのゲートに印加し、前記設定温度以上の温度範囲において正の温度勾配をもつ温度依存電圧に基づく駆動電圧をトランジスタのゲートに印加する。ある実施態様では、メモリセルは、可変抵抗素子と当該可変抵抗素子に接続されたアクセス用トランジスタとを含み、前記駆動手段は、アクセス用トランジスタのゲートにワード線を介して基準電圧または温度依存電圧を印加する。

本発明によれば、基準電圧と温度依存電圧とを比較し、比較結果に基づき基準電圧または温度依存電圧を選択し、選択した基準電圧または温度依存電圧を出力するようにしたので、ＡＤ変換器による量子化ノイズを含まない信頼性の高い電圧を得ることができる。さらに、従来のように、オンチップの温度センサやその結果から温度補償電圧を算出するためのロジックが不要となるため、回路規模を削減し、省スペース化を図ることができる。

従来のオンチップ温度センサを用いた温度補償された基準電圧の生成方法を説明する図である。 本発明の第１の実施例に係る電圧生成回路の構成を示すブロック図である。 本発明の第２の実施例に係る電圧生成回路の構成を示すブロック図である。 本発明の第１および第２の実施例により生成される温度補償された基準電圧の波形例である。 本発明の第３の実施例に係る電圧生成回路の構成を示すブロック図である。 本発明の第４の実施例に係る電圧生成回路の構成を示すブロック図である。 本発明の第３および第４の実施例により生成される温度補償された基準電圧の波形例である。 本発明の第２の実施例に係る電圧生成回路の詳細な構成例である。 本発明の第３の実施例に係る電圧生成回路の詳細な構成例である。 本発明の実施例に係る電圧生成回路を適用した抵抗可変型ランダムアクセスメモリの構成を示す図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。ある実施態様では、本発明に係る電圧生成回路は、半導体装置において回路等の設計仕様の性能を正確に実現するための温度補償された基準電圧を生成する。温度補償された基準電圧は、ある温度範囲において温度にほとんど依存しない電圧とある温度範囲において温度に依存する電圧の組合せを含むことができる。電圧生成回路は、少なくとも１つの温度にほとんど依存しない電圧と少なくとも１つの温度に依存する電圧とを比較し、いずれか高い方の電圧、いずれか低い方の電圧あるいはその他の方法により温度にほとんど依存しない電圧または温度に依存する電圧のいずれかを選択し、選択した電圧を温度補償された電圧として出力する。例えば、ある設定温度未満の温度範囲において温度勾配がほぼ一定の基準電圧を出力し、設定温度以上の温度範囲において正または負の温度勾配をもつ温度依存電圧を出力する。

本発明に係る電圧生成装置は、種々の半導体装置に実装することができ、例えば、抵抗変化型メモリやフラッシュメモリ、マイクロプロセッサ、マイクロコントローラ、ロジック、ＡＳＩＣ、ＤＳＰ、画像や音声を処理する回路デバイス、無線信号等の信号を処理する回路デバイスなどである。

図２は、本発明の第１の実施例に係る電圧生成回路の構成を示すブロック図である。本実施例の電圧生成回路１００は、温度にほとんど依存しない基準電圧Ｖ_ＲＥＦを生成する基準電圧生成部１１０と、温度に依存する温度依存電圧Ｖ_ＰＴＡＴを生成するＰＴＡＴ（Proportional-to-absolute-temperature）電圧生成部１２０と、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_ＰＴＡＴとを比較する比較部１３０と、比較部１３０の比較結果に基づき基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴのいずれかを選択し、選択した基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴを出力する選択部１４０とを含んで構成される。

基準電圧生成部１１０は、電源電圧の変動や動作温度にほとんど依存しない電圧を生成するバンドギャップリファレンス回路（以下、ＢＧＲ回路）を含み、ＢＧＲ回路により生成された電圧を用いて基準電圧Ｖ_ＲＥＦを生成する。なお、ここには図示しないが、基準電圧生成部１１０は、回路の製造バラツキなどを補償するためのトリミング回路を含むことができる。トリミング回路は、例えば、不揮発性メモリから読み出されたトリムコードに応じて抵抗値を変化させる可変抵抗を含み、この可変抵抗により基準電圧Ｖ_ＲＥＦの電圧レベルを調整する。

ＰＴＡＴ電圧生成部１２０は、正の温度勾配をもつ温度依存電圧Ｖ_ＰＴＡＴまたは負の温度勾配をもつ温度依存電圧Ｖ_ＰＴＡＴを生成する。ある実施態様では、ＰＴＡＴ電圧生成部１２０は、基準電圧生成部１１０により生成された基準電圧Ｖ_ＲＥＦを利用して温度依存電圧Ｖ_ＰＴＡＴを生成するようにしてもよいが、これに限らず、ＰＴＡＴ電圧生成部１２０は、それ自身において温度依存電圧Ｖ_ＰＴＡＴを生成するものであってもよい。

ＰＴＡＴ電圧生成部１２０は、動作温度が変化したときに回路によって要求される、正または負の温度勾配を持つ電圧を生成するように予め調整される。例えば、回路の動作温度がある温度Ｔｐを超えるとき、正の勾配αを持つ電圧が必要ならば、ＰＴＡＴ電圧生成部１２０は、正の勾配αをもつ温度依存電圧Ｖ_ＰＴＡＴを生成するように予め調整される。あるいは、回路の動作温度がある温度Ｔｐを超えるとき、負の勾配βを持つ電圧が必要ならば、ＰＴＡＴ電圧生成部１２０は、負の勾配βをもつ温度依存電圧Ｖ_ＰＴＡＴを生成するように予め調整される。ＰＴＡＴ電圧生成部１２０の構成は特に限定されないが、例えば、正の温度特性をもつ１つまたは複数の抵抗、あるいは負の温度特性をもつ１つまたは複数のバイポーラトランジスタは半導体材料による抵抗などを含むことができる。

比較部１３０は、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_ＰＴＡＴとを入力し、両者の電圧を比較し、その比較結果を選択部１４０へ出力する。比較部１３０は、例えば、基準電圧Ｖ_ＲＥＦ≧温度依存電圧Ｖ_ＰＴＡＴのとき、Ｈレベルの信号を出力し、基準電圧Ｖ_ＲＥＦ＜温度依存電圧Ｖ_ＰＴＡＴのとき、Ｌレベルの信号を出力する。

選択部１４０は、比較部１３０の比較結果に基づき基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴの高い方または低い方の電圧を選択し、これを出力する。例えば、基準電圧Ｖ_ＲＥＦ≧温度依存電圧Ｖ_ＰＴＡＴのとき、基準電圧Ｖ_ＲＥＦが選択され、基準電圧Ｖ_ＲＥＦ＜温度依存電圧Ｖ_ＰＴＡＴのとき、電圧依存電圧Ｖ_ＰＴＡＴが選択される。あるいは、上記の関係とは反対に、基準電圧Ｖ_ＲＥＦ≧温度依存電圧Ｖ_ＰＴＡＴのとき、温度依存電圧Ｖ_ＰＴＡＴが選択され、基準電圧Ｖ_ＲＥＦ＜温度依存電圧Ｖ_ＰＴＡＴのとき、基準電圧Ｖ_ＲＥＦが選択される。

図４（Ａ）、（Ｂ）に、電圧生成回路の一例を示す。図４（Ａ）の例では、基準電圧生成部１１０により温度勾配がほとんどない基準電圧Ｖ_ＲＥＦが生成され、ＰＴＡＴ電圧生成部１２０により正の温度勾配をもつ温度依存電圧Ｖ_ＰＴＡＴが生成される。ターゲット温度Ｔｇは、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_ＰＴＡＴとの電圧値が等しくなる温度であり、ターゲット温度Ｔｇを境に温度補償が行われる。ＰＴＡＰ電圧生成部１２０は、ターゲット温度Ｔｇで基準電圧ＶＲＥＦと交差し、かつ要求される正の温度勾配となる温度依存電圧Ｖ_ＰＴＡＴが生成されるように予め調整される。

選択部１４０は、図４（Ａ－１）に示すように、基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴの高い方を選択する。それ故、電圧生成回路１００から出力される温度補償された基準電圧Ｖ_ＧＲＥＦは、ターゲット温度Ｔｇより低い温度範囲で基準電圧Ｖ_ＲＥＦを有し、ターゲット温度Ｔｇ以上の温度範囲で温度依存電圧Ｖ_ＰＴＡＴを有する。

他方、図４（Ａ－２）は、選択部１４０により基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴの低い方が選択された例を示す。この場合、電圧生成回路１００から出力される温度補償された基準電圧Ｖ_ＧＲＥＦは、ターゲット温度Ｔｇより低い温度範囲で温度依存電圧Ｖ_ＰＴＡＴを有し、ターゲット温度Ｔｇ以上の温度範囲で基準電圧Ｖ_ＲＥＦを有する。

図４（Ｂ）の例では、基準電圧生成部１１０により温度勾配がほとんどない基準電圧Ｖ_ＲＥＦが生成され、ＰＴＡＴ電圧生成部１２０により負の温度勾配をもつ温度依存電圧Ｖ_ＰＴＡＴが生成される。ＰＴＡＰ電圧生成部１２０は、ターゲット温度Ｔｇで基準電圧ＶＲＥＦと交差し、かつ要求される負の温度勾配となる温度依存電圧Ｖ_ＰＴＡＴが生成されるように予め調整される。

選択部１４０は、図４（Ｂ－１）に示すように、基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴの高い方を選択する。それ故、電圧生成回路１００から出力される温度補償された基準電圧Ｖ_ＧＲＥＦは、ターゲット温度Ｔｇより低い温度範囲で温度依存電圧Ｖ_ＰＴＡＴを有し、ターゲット温度Ｔｇ以上の温度範囲で基準電圧Ｖ_ＲＥＦを有する。

他方、図４（Ｂ－２）は、選択部１４０により基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴの低い方が選択された例を示す。この場合、電圧生成回路１００から出力される温度補償された基準電圧Ｖ_ＧＲＥＦは、ターゲット温度Ｔｇより低い温度範囲で基準電圧Ｖ_ＲＥＦを有し、ターゲット温度Ｔｇ以上の温度範囲で温度依存電圧Ｖ_ＰＴＡＴを有する。

電圧生成回路１００から出力された温度補償された電圧Ｖ_ＧＲＥＦは、対応する回路にそのまま供給されてもよいし、あるいはオペアンプやレギュレータ等の変換回路を介して所望の電圧レベルに変換された後に対応する回路に供給されてもよい。

次に、本発明の第２の実施例について説明する。図３は、第２の実施例に係る電圧生成回路１００Ａの構成を示す図であり、図２と同様の構成については同一の参照番号を付す。第２の実施例では、ＰＡＴＡ電圧生成部１２０Ａは、温度依存電圧Ｖ_ＰＴＡＴのＤＣ電圧を正または負の方向にオフセットするためのＤＣ電圧調整１２２を含む。上記したように、温度依存電圧Ｖ_ＰＴＡＴは、ターゲット温度Ｔｇで基準電圧Ｖ_ＲＥＦと交差するようにその抵抗値が設定されるが、回路の製造バラツキ等によりターゲット温度Ｔｇをプラスの方向またはマイナスの方向に調整する必要が生じることがある。

例えば、図４（Ｃ）に示すように、初期設定された温度依存電圧Ｖ_{ＰＴＡＴ＿ｉｎｔ}がターゲット温度Ｔｇで基準電圧ＶＲＥＦと交差するとき、ターゲットの回路の製造バラツキ等によりターゲット温度Ｔｇを、Ｔｇ－ＰまたはＴｇ＋Ｐにシフトさせたい場合が生じる。この場合、ＤＣ電源調整１２２は、図４（Ｃ－１）に示すように、初期の温度依存電圧Ｖ_{ＰＴＡＴ＿ｉｎｔ}にＤＣオフセット電圧Ｖ_{ＯＦＦＳＥＴ}を加えることで、温度依存電圧ＶＰＴＡＴ＋Ｖ_{ＯＦＦＳＥＴ}を生成し、ターゲット温度ＴｇをＴｇ－Ｐにシフトさせることができる。また、図４（Ｃ－２）に示すように、初期の温度依存電圧Ｖ_{ＰＴＡＴ＿ｉｎｔ}からＤＣオフセット電圧Ｖ_{ＯＦＦＳＥＴ}を減らすことで、温度依存電圧ＶＰＴＡＴ－Ｖ_{ＯＦＦＳＥＴ}を生成し、ターゲット温度ＴｇをＴｇ＋Ｐにシフトさせることができる

次に、本発明の第３の実施例について説明する。図５は、本発明の第３の実施例に係る電圧生成回路１００Ｂの構成を示すブロック図であり、図２と同様の構成については同一の参照番号を付す。第３の実施例では、ＰＴＡＴ電圧生成部１２０Ｂは、勾配の異なる２つの温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}を生成する。２つの温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}は、それぞれ基準電圧Ｖ_ＲＥＦと異なるターゲット温度Ｔｇ１、Ｔｇ２で交差し、かつ要求される正および／または負の温度勾配を有する。比較部１３０Ｂは、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_{ＰＴＡＴ０}、基準電圧Ｖ_ＲＥＦとＶ_{ＰＴＡＴ１}とをそれぞれ比較し、それぞれの比較結果ＣＯＭＰ０、ＣＯＭＰ１を選択部１４０Ｂへ出力する。

選択部１４０Ｂは、比較結果ＣＯＭＰ０、ＣＯＭＰ１の論理組合せに基づき温度補償された基準電圧Ｖ_ＧＲＥＦとして、基準電圧Ｖ_ＲＥＦ、温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}のいずれかを出力する。図７（Ａ）～（Ｄ）に幾つかの態様を例示する。図７（Ａ）の例では、温度依存電圧Ｖ_{ＰＴＡＴ０}が負の勾配を有し、ターゲット温度Ｔｇ０で基準電圧Ｖ_ＲＥＦと交差し、温度依存電圧Ｖ_{ＰＴＡＴ１}が正の勾配を有し、ターゲット温度Ｔｇ１で基準電圧Ｖ_ＲＥＦと交差する。図７（Ａ－１）の例では、選択部１４０Ｂは、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の高い温度依存電圧Ｖ_{ＰＴＡＴ０}を選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で電圧の高い基準電圧Ｖ_ＲＥＦを選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の高い温度依存電圧Ｖ_{ＰＴＡＴ１}を選択する。また、図７（Ａ－２）の例では、選択部１４０Ｂは、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の低い基準電圧Ｖ_ＲＥＦを選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で電圧の高い温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}を選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の低い基準電圧Ｖ_ＲＥＦを選択する。

図７（Ｂ）の例では、温度依存電圧Ｖ_{ＰＴＡＴ０}が正の勾配を有し、ターゲット温度Ｔｇ０で基準電圧Ｖ_ＲＥＦと交差し、温度依存電圧Ｖ_{ＰＴＡＴ１}が負の勾配を有し、ターゲット温度Ｔｇ１で基準電圧Ｖ_ＲＥＦと交差する。図７（Ｂ－１）の例では、選択部１４０Ｂは、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の低い温度依存電圧Ｖ_{ＰＴＡＴ０}を選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で電圧の低い基準電圧Ｖ_ＲＥＦを選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の低い温度依存電圧Ｖ_{ＰＴＡＴ１}を選択する。また、図７（Ｂ－２）の例では、選択部１４０Ｂは、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の高い基準電圧Ｖ_ＲＥＦを選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で電圧の低い温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}を選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の高い基準電圧Ｖ_ＲＥＦを選択する。

図７（Ｃ）の例では、温度依存電圧Ｖ_{ＰＴＡＴ０}が正の勾配を有し、ターゲット温度Ｔｇ０で基準電圧Ｖ_ＲＥＦと交差し、温度依存電圧Ｖ_{ＰＴＡＴ１}が正の勾配を有し、ターゲット温度Ｔｇ１で基準電圧Ｖ_ＲＥＦと交差する。温度依存電圧Ｖ_{ＰＴＡＴ０}の勾配と温度依存電圧Ｖ_{ＰＴＡＴ１}の勾配は等しくてよいし、異なっていてもよい。選択部１４０Ｂは、図７（Ｃ－１）に示すように、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の低い温度依存電圧Ｖ_{ＰＴＡＴ０}を選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で基準電圧Ｖ_ＲＥＦを選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の高い温度依存電圧Ｖ_{ＰＴＡＴ１}を選択する。

図７（Ｄ）の例では、温度依存電圧Ｖ_{ＰＴＡＴ０}が負の勾配を有し、ターゲット温度Ｔｇ０で基準電圧Ｖ_ＲＥＦと交差し、温度依存電圧Ｖ_{ＰＴＡＴ１}が負の勾配を有し、ターゲット温度Ｔｇ１で基準電圧Ｖ_ＲＥＦと交差する。温度依存電圧Ｖ_{ＰＴＡＴ０}の勾配と温度依存電圧Ｖ_{ＰＴＡＴ１}の勾配は等しくてよいし、異なっていてもよい。選択部１４０Ｂは、図７（Ｄ－１）に示すように、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の高い温度依存電圧Ｖ_{ＰＴＡＴ０}を選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で基準電圧Ｖ_ＲＥＦを選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の低い温度依存電圧Ｖ_{ＰＴＡＴ１}を選択する。

このように本実施例によれば、２つの境界（ターゲット温度Ｔｇ０、Ｔｇ１）で温度特性が異なる温度補償された基準電圧Ｖ_ＧＲＥＦを生成することができ、温度補償電圧のバリエーションを増やすことができる。なお、第３の実施例においても、第２の実施例で説明したＤＣ電圧調整１２２を適用することができることは言うまでもない。

次に、本発明の第４の実施例について説明する。図６は、本発明の第４の実施例に係る電圧生成回路１００Ｃの構成を示すブロック図であり、図５と同様の構成については同一の参照番号を付す。第４の実施例では、基準電圧生成部１１０Ｃは、電圧値の異なる２つの基準電圧Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１を生成する。この場合、２つの温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}のそれぞれは、２つの基準電圧Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１との間で２つのターゲット温度で交差する。比較部１３０Ｂは、２つの基準電圧Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１と温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}との４つの組合せを比較し、その比較結果ＣＯＭＰ０、ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３を選択部１４０Ｃへ出力する。選択部１４０Ｃは、比較結果ＣＯＭＰ０、ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３の論理組合せに基づき温度補償された基準電圧Ｖ_ＧＲＥＦとして、Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１、Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}のいずれかを出力する。

図７（Ｅ）の例では、温度依存電圧Ｖ_{ＰＴＡＴ０}が正の勾配を有し、ターゲット温度Ｔｇ０で基準電圧Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１とそれぞれ交差し、温度依存電圧Ｖ_{ＰＴＡＴ１}が負の勾配（温度依存電圧Ｖ_{ＰＴＡＴ０}が正の勾配と絶対値が等しいものとする）を有し、ターゲット温度Ｔｇ１で基準電圧Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１とそれぞれ交差する。図７（Ｅ－１）の例では、選択部１４０Ｃは、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の低い方の基準電圧Ｖ_ＲＥＦ０を選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で温度依存電圧Ｖ_{ＰＴＡＴ０}を選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の高い方の基準電圧Ｖ_ＲＥＦ１を選択する。図７（Ｅ－２）の例では、選択部１４０Ｃは、ターゲット温度Ｔｇ０よりも低い温度範囲で電圧の高い方の基準電圧Ｖ_ＲＥＦ１を選択し、ターゲット温度Ｔｇ０～Ｔｇ１の温度範囲で温度依存電圧Ｖ_{ＰＴＡＴ１}を選択し、ターゲット温度Ｔｇ１以上の温度範囲で電圧の低い方の基準電圧Ｖ_ＲＥＦ０を選択する。

このように本実施例によれば、温度依存性のほとんどない２つの基準電圧Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１と、温度依存性のある２つの温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}との組合せにより、より複雑な温度補償された基準電圧Ｖ_ＧＲＥＦを生成することができる。また、このような基準電圧ＶＧＲＥＦを用いて、レギュレータやオペアンプ等の変換回路を介して所望の電圧レベルに変換すれば、変換された電圧の温度補償をも行うことができる。

図８は、本発明の第２の実施例に係る電圧生成回路１００Ａの概略回路図である。基準電圧生成部１１０は、電源電圧Ｖｃｃの変動や温度変化にほとんど依存しないＢＧＲ回路を含む。ＢＧＲ回路は、例えば、同図に示すように、電源電圧ＶｃｃとＧＮＤ間に第１および第２の電流経路を含み、第１の電流経路には、ＰＭＯＳトランジスタＰ１、抵抗Ｒ１、バイポーラトランジスタＱ１が直列に接続され、第２の電流経路には、ＰＭＯＳトランジスタＰ２、抵抗Ｒ２、Ｒ３、バイポーラトランジスタＱ２（エミッタ面積はトランジスタＱ１のエミッタ面積のｎ倍）が直接に接続される。また、差動増幅回路ＡＭＰの反転入力端子（－）には抵抗Ｒ１とトランジスタＱ１との接続ノードが接続され、非反転入力端子（＋）には抵抗Ｒ２と抵抗Ｒ３との接続ノードが接続され、出力端子はトランジスタＰ１、Ｐ２のゲートに共通接続される。抵抗Ｒ１、Ｒ２、Ｒ３、トランジスタＱ１、Ｑ２を適宜選択することで、トランジスタＰ２と抵抗Ｒ２との間の接続ノードから温度依存性のほとんどない基準電圧Ｖ_ＲＥＦが出力される。

ＰＴＡＴ電圧生成部１２０Ａは、電源電圧ＶｃｃとＧＮＤ間に、ＰＭＯＳトランジスタＰ３、抵抗Ｒ４、Ｒ５、Ｒ６、可変抵抗ＶＲ、ＤＣ電源調整１２２が直列に接続される。トランジスタＰ３のゲートは、ＢＧＲ回路のトランジスタＰ１、Ｐ２のゲートと共通であり、トランジスタＰ３を介してＢＧＲ回路と共通の電流が電流経路に供給される。可変抵抗ＶＲは、回路のバラツキ等を調整するものであり、例えば、予め用意されたトリミングコード等に応じて抵抗分割のタップを切替える。抵抗Ｒ４、Ｒ５、Ｒ６を適宜選択することで、抵抗Ｒ５とＲ６との接続ノードから、温度依存電圧Ｖ_ＰＴＡＴが出力される。

図８（Ｂ）に、ＤＣ電圧調整１２２の構成例を示す。ＤＣ電圧調整１２２は、差動増幅回路を含み、反転入力端子（－）には基準電圧Ｖ_ＲＥＦを抵抗Ｒで除した電圧が入力され、非反転入力端子（＋）には抵抗Ｒ７、Ｒ８の分圧ノードの電圧が入力される。また、抵抗Ｒ７は、オペアンプの出力が接続される。ＤＣ電圧調整１２２は、抵抗Ｒを調整することで、電圧依存電圧Ｖ_ＰＴＡＴの電圧をオフセットするためのオフセット電圧Ｖ_{ＯＦＦＳＥＴ}を出力する。

図８（Ｃ）に、比較部１３０と選択部１４０の構成例を示す。比較部１３０は、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_ＰＴＡＴとを入力し、これらの入力電圧の比較結果を表すＨまたはＬレベルの信号を出力するコンパレータＣＰを含む。選択部１４０は、比較部１３０の出力を入力するインバータＩＮＶと、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_ＰＴＡＴとを入力し、コンパレータＣＰの比較結果に基づきいずれかの入力を選択し、これを温度補償された基準電圧Ｖ_ＧＲＥＦとして出力するＣＭＯＳスイッチＳＷとを有する。選択部１４０は、コンパレータＣＰの比較結果に基づき電圧の高い方の温度依存電圧Ｖ_ＰＴＡＴまたは基準電圧Ｖ_ＲＥＦを出力する。例えば、温度依存電圧Ｖ_ＰＴＡＴ＞基準電圧Ｖ_ＲＥＦであるとき、コンパレータＣＰがＨレベルであり、ＣＭＯＳスイッチＳＷは、温度依存電圧Ｖ_ＰＴＡＴを入力するＣＭＯＳトランジスタがオンし、基準電圧Ｖ_ＲＥＦを入力するＣＭＯＳトランジスタがオフし、温度補償された基準電圧Ｖ_ＧＲＥＦとして温度依存電圧Ｖ_ＰＴＡＴが出力される。

図９は、本発明の第３の実施例に係る電圧生成回路１００Ｂの構成例である。第３の実施例では、基準電圧生成部１１０により基準電圧Ｖ_ＲＥＦが生成され、ＰＴＡＴ電圧生成部１２０Ｂにより２つの温度依存電圧Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}が生成され、これらの電圧が比較部１３０Ｂに入力される。比較部１３０Ｂは、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_{ＰＴＡＴ０}とを比較し、比較結果を表すＣＯＭＰ０を出力するコンパレータＣＰ０と、基準電圧Ｖ_ＲＥＦと温度依存電圧Ｖ_{ＰＴＡＴ１}とを比較し、比較結果を表すＣＯＭＰ１を出力するコンパレータＣＰ１とを含む。

選択部１４０Ｂは、コンパレータＣＰ０、ＣＰ１の比較結果ＣＯＭＰ０、ＣＯＭＰ１の論理の組合せをする３つのＮＡＮＤゲートと、３つのＮＡＮＤゲートの出力にインバータを介して接続されたＣＭＯＳスイッチＳＷ１、ＳＷ２、ＳＷ３を含む。スイッチＳＷ１には温度依存電圧Ｖ_{ＰＴＡＴ０}が入力され、スイッチＳＷ２には基準電圧Ｖ_ＲＥＦが入力され、スイッチＳＷ３には温度依存電圧Ｖ_{ＰＴＡＴ１}が入力され、スイッチＳＷ１、ＳＷ２、ＳＷ３のいずれか１つがＣＯＭＰ０、ＣＯＭＰ１の論理によってオンし、これによりＶ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}、Ｖ_ＲＥＦのいずれかが温度補償された基準電圧Ｖ_ＧＲＥＦとして出力される。

次に、本発明の実施例に係る電圧生成回路を適用する半導体装置の一例として、抵抗変化型ランダムアクセスメモリの構成を図１０に例示する。抵抗変化型メモリ２００は、可変抵抗素子およびアクセス用トランジスタを含むメモリセルが行列状に複数配列されたメモリアレイ２１０と、行アドレスＸ－Ａｄｄに基づきワード線ＷＬの選択および駆動を行う行デコーダおよび駆動回路（Ｘ－ＤＥＣ）２２０と、列アドレスＹ－Ａｄｄに基づきグローバルビット線ＧＢＬおよびグローバルソース線ＧＳＬを選択するための選択信号ＳＳＬ／ＳＢＬを生成する列デコーダおよび駆動回路（Ｙ－ＤＥＣ）２３０と、選択信号ＳＳＬ／ＳＢＬに基づきグローバルビット線ＧＢＬとビット線ＢＬ間の接続、およびグローバルソース線ＧＳＬとソース線ＳＬ間の接続をそれぞれ選択する列選択回路（ＹＭＵＸ）２４０と、外部から受け取ったコマンド、アドレス、データ等に基づき各部を制御する制御回路２５０と、ＧＢＬ／ＳＢＬを介してメモリセルの読み出されたデータをセンスするセンスアンプ２６０と、ＧＢＬ／ＳＢＬを介して読出し動作時のバイアス電圧を印加したり、書込み動作時のセット、リセットに応じた電圧を印加する書込みドライバ・読出しバイアス回路２７０と、上記実施例で説明した電圧生成回路１００とを含んで構成される。

メモリアレイ２１０は、ｍ個のサブアレイ２１０－１、２１０－２、・・・、２１０－ｍを含み、ｍ個のサブアレイに対応してｍ個の列選択回路（ＹＭＵＸ）２４０が接続される。ｍ個の列選択回路（ＹＭＵＸ）２４０には、センスアンプ２６０および書込みドライバ・読出しバイアス回路２７０がそれぞれ接続される。読出し動作時、センスアンプ２６０でセンスされた読出しデータが内部データバスＤОを介して制御回路２５０へ出力され、書込み動作時、外部から入力された書込みデータが制御回路２５０から内部データバスＤIを介して書込みドライバ・読出しバイアス回路２７０に受け取られる。

メモリセルをアクセスする場合、行デコーダおよび駆動回路（Ｘ－ＤＥＣ）２２０によりワード線ＷＬを選択し、アクセス用トランジスタをオンさせ、選択メモリセルが列選択回路（ＹＭＵＸ）２４０により選択されたビット線ＢＬおよびソース線ＳＬに電気的に接続される。書込み動作の場合には、書込みドライバ・読出しバイアス回路２７０により生成されたセットまたはリセットに応じた書込み電圧が選択ビット線ＢＬおよび選択ソース線ＳＬを介して選択メモリセルに印加される。読出し動作の場合には、書込みドライバ・読出しバイアス回路２７０により生成された読出し電圧が選択ビット線ＢＬおよび選択ソース線ＳＬを介して選択メモリセルに印加され、可変抵抗素子のセットまたはリセットに応じた電圧または電流が選択ビット線ＢＬおよび選択ソース線ＳＬを介してセンス回路によりセンスされる。通常、可変抵抗素子を低抵抗状態に書込みすることをセット（ＳＥＴ）、高抵抗状態に書込みすることをリセット（ＲＥＳＥＴ）という。

電圧生成回路１００により生成された温度補償された基準電圧Ｖ_ＧＲＥＦは、書込みドライバ・読出しバイアス回路２７０や行デコーダおよび駆動回路（Ｘ－ＤＥＣ）２２０において、アクセス用トランジスタを駆動するためのワード線電圧、選択メモリセルを書込むときのセットまたはリセット電圧、選択メモリセルを読み出すときのバイアス電圧の生成に利用することができる。

ここで、例えば、動作温度が室温（２５℃）よりも高くなると、アクセス用トランジスタを駆動するワード線電圧が十分でなくなり、アクセス用トランジスタを流れるドレイン電流が低下する事象が生じ得る。このため、行デコーダおよび駆動回路２２０により生成されるワード線電圧は、低温から室温までの温度範囲において一定であり、室温を超える温度範囲において正の勾配で上昇するプロファイルが望まれることがある。それ故、電圧生成回路１００は、図４（Ａ－１）に示すように、ターゲット温度Ｔｇが室温となるような温度補償された基準電圧Ｖ_ＧＲＥＦを生成し、この基準電圧Ｖ_ＧＲＥＦによって生成された電圧が行デコーダおよび駆動回路２２０に供給される。行デコーダおよび駆動回路２２０は、基準電圧Ｖ_ＧＲＥＦをワード線電圧としてアクセス用トランジスタを駆動してもよいし、オペアンプやレギュレータ等の変換回路を介して所望の電圧レベルに変換し、これをワード線電圧としてアクセス用トランジスタを駆動しても良い。

このように本実施例によれば、基準電圧Ｖ_ＲＥＦとアナログ的に生成される温度依存電圧Ｖ_ＰＴＡＴとを比較し、その比較結果に基づき基準電圧Ｖ_ＲＥＦまたは温度依存電圧Ｖ_ＰＴＡＴのいずれかを選択するようにしたので、従来のように回路規模が大きなオンチップの温度センサやロジックが不要となり、レイアウトの省スペース化を図ることができる。さらに、本実施例では、従来のようにＤＡ変換器を用いないため、量子化ノイズによる基準電圧の精度の劣化が抑制される。なお、本実施例の電圧生成回路は、上記した抵抗変化型メモリの他にも、種々のメモリやロジック等の半導体装置の温度補償回路に適用することが可能である。

本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１００、１００Ａ、１００Ｂ、１００Ｃ：電圧生成回路
１１０：基準電圧生成部
１２０、１２０Ａ、１２０Ｂ：ＰＴＡＴ電圧生成部
１２２：ＤＣ電圧調整
１３０、１３０Ｂ：比較部
１４０、１４０Ｂ：選択部
Ｖ_ＲＥＦ、Ｖ_ＲＥＦ０、Ｖ_ＲＥＦ１：基準電圧
Ｖ_ＰＴＡＴ、Ｖ_{ＰＴＡＴ０}、Ｖ_{ＰＴＡＴ１}：温度依存電圧
Ｔｇ、Ｔｇ０、Ｔｇ１：ターゲット温度
ＳＷ、ＳＷ１、ＳＷ２、ＳＷ３：スイッチ

Claims (9)

1. 温度依存性のほとんどない第１および第２の基準電圧を生成する基準電圧生成手段と、
   正または負の温度依存性する第１および第２の温度依存電圧を生成する温度依存電圧生成手段と、
   前記第１の基準電圧と前記第１の温度依存電圧とを比較し、当該比較結果を表す第１の論理信号を出力する第１の比較器、前記第１の基準電圧と前記第２の温度依存電圧とを比較し、当該比較結果を表す第２の論理信号を出力する第２の比較器、前記第２の基準電圧と前記第１の温度依存電圧とを比較し、当該比較結果を表す第３の論理信号を出力する第３の比較器、前記第２の基準電圧と前記第２の温度依存電圧とを比較し、当該比較結果を表す第４の論理信号を出力する第４の比較器を含む比較手段と、
   前記第１の基準電圧、前記第２の基準電圧、前記第１の温度依存電圧および前記第２の温度依存電圧を受け取り、前記第１ないし第４の論理信号の論理組合せに基づき前記第１の基準電圧、第２の基準電圧、前記第１の温度依存電圧および前記第２の温度依存電圧のいずれかを選択し、選択した電圧を出力する選択手段とを含み、
   前記基準電圧生成手段は、バンドギャップリファレンス回路を含み、前記温度依存電圧生成手段は、電源電圧とＧＮＤとの間に電流経路を含み、当該電流経路は、前記バンドギャップリファレンス回路の電流経路に生成される電流と共通の電流を生成するトランジスタと、当該トランジスタに直列に接続された抵抗とを含み、前記温度依存電圧は、前記抵抗に接続されたノードから出力される、電圧生成回路。
2. 前記第１の温度依存電圧が第１の設定温度で前記第１の基準電圧と交差し、かつ第２の設定温度で前記第２の基準電圧と交差し、前記選択手段は、前記第１の設定温度未満の電圧、第１の設定温度と第２の設定温度との間の電圧、第２の設定温度以上の電圧を選択する、請求項１に記載の電圧生成回路。
3. 前記温度依存電圧生成手段は、前記抵抗と前記ＧＮＤとの間に、温度依存電圧を正または負の方向にオフセットするためのＤＣ電圧調整を含む、請求項１に記載の電圧生成回路。
4. 前記温度依存電圧生成手段は、前記抵抗と前記ＤＣ電圧調整との間に可変抵抗を含む、請求項３に記載の電圧生成回路。
5. 前記選択手段は、前記第１ないし第４の論理信号に応答して前記第１の基準電圧、第２の基準電圧、前記第１の温度依存電圧および前記第２の温度依存電圧のいずれかを選択するＣＭＯＳスイッチを含む、請求項１に記載の電圧生成回路。
6. 電圧生成回路はさらに、前記選択手段から出力された基準電圧または温度依存電圧を温度補償基準電圧として入力し、当該温度補償基準電圧の電圧レベルを変換する変換回路を含む、請求項１ないし５いずれか１つに記載の電圧生成回路。
7. 請求項１ないし６いずれか１つに記載の電圧生成回路と、
   前記電圧生成回路により生成された基準電圧または温度依存電圧に基づき回路を駆動する駆動手段と、
   を含む半導体装置。
8. 前記駆動手段は、メモリセルに接続されたトランジスタを含み、
   前記駆動手段は、設定温度よりも低い温度範囲において前記基準電圧に基づく駆動電圧によりトランジスタのゲートに印加し、前記設定温度以上の温度範囲において正の温度勾配をもつ温度依存電圧に基づく駆動電圧をトランジスタのゲートに印加する、請求項７に記載の半導体装置。
9. メモリセルは、可変抵抗素子と当該可変抵抗素子に接続されたアクセス用トランジスタとを含み、
   前記駆動手段は、アクセス用トランジスタのゲートにワード線を介して基準電圧または温度依存電圧を印加する、請求項８に記載の半導体装置。
   

Images