JP2008146238A - バンドギャップレファレンス電圧源回路 - Google Patents

Abstract

【課題】バイポーラトランジスタの電流利得にバラツキがあっても出力電圧の変動が少なく、また、温度依存性の湾曲が少ないバンドギャップレファレンス電圧源回路を提供する
【解決手段】熱電圧比例基準電流生成部１が、バイポーラトランジスタＱ１の熱電圧ＶＴを抵抗Ｒ１に印加して熱電圧ＶＴに比例する定電流の基準電流Ｉ１を生成し、電流利得変動抑制電流生成部２が、基準電流Ｉ１に対してバイポーラトランジスタＱ３の電流利得ｈｆｅの変動を抑制した電流利得変動抑制電流Ｉ２を出力し、ベース・エミッタ間電圧生成部３が、電流利得変動抑制電流Ｉ２でバイポーラトランジスタＱ４をバイアスしてベース・エミッタ間電圧ＶＢＥを生成し、熱電圧比例電圧生成部４が、基準電流Ｉ１を抵抗Ｒ２に流して熱電圧ＶＴに比例する熱電圧比例電圧ＶＲを生成し、電圧加算部５が、ベース・エミッタ間電圧ＶＢＥに熱電圧比例電圧ＶＲを加算する。
【選択図】図１

Description

本発明は、バンドギャップレファレンス電圧源回路に関する。

半導体集積回路に搭載される基準電圧発生回路の一つに、バンドギャップレファレンス電圧源回路がある。

バンドギャップレファレンス電圧源回路は、バイポーラトランジスタのベース・エミッタ間電圧ＶＢＥと、熱電圧ＶＴにある係数ａをかけた電圧とを加算することにより、一定電位の出力電圧を出力する回路である。すなわち、バンドギャップレファレンス電圧源回路の出力電圧をＶＢＧと表すと、ＶＢＧ＝ＶＢＥ＋ａ・ＶＴと表される。

熱電圧ＶＴは、ＶＴ＝ｋＴ／ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷）であり、正の温度係数８６μＶ／°Ｃを持つ。これに対して、ベース・エミッタ間電圧ＶＢＥの温度係数は、負の値を持ち、−２ｍＶ／°Ｃである。したがって、係数ａの設定を適切に行うことにより、出力電圧ＶＢＧを、温度依存性のない定電圧として発生させることができる（例えば、特許文献１参照。）。

ここで、上述のベース・エミッタ間電圧ＶＢＥは、ＶＢＥバイアス電流Ｉ１とｐｎジャンクション飽和電流ＩＳとの比の自然対数をとることにより、次のように表される。
ＶＢＥ＝ＶＴ・ｌｎ（Ｉ１／ＩＳ）
ｐｎジャンクション飽和電流ＩＳは、バイポーラトランジスタの電流利得ｈｆｅに依存して変動する。そのため、電流利得ｈｆｅに変動があった場合、ベース・エミッタ間電圧ＶＢＥが変動し、その結果、バンドギャップレファレンス電圧源回路の出力電圧ＶＢＧも変動する。

一般に、電流利得ｈｆｅは、製造上のバラツキが大きく、例えば、設計上のｈｆｅ＝１００に対して、製造上のｈｆｅは、７５〜１５０の範囲のバラツキを有することがある。

そのため、従来のバンドギャップレファレンス電圧源回路では、バイポーラトランジスタの電流利得ｈｆｅのバラツキに依存して、出力電圧ＶＢＧの変動が大きい、という問題があった。

また、上述のベース・エミッタ間電圧ＶＢＥを表す式において対数項に入るｐｎジャンクション飽和電流ＩＳは温度に線形に正比例し、ベース・エミッタ間電圧ＶＢＥのｐｎジャンクション飽和電流ＩＳの温度依存による変動は対数圧縮される。しかし、その対数圧縮されたｐｎジャンクション飽和電流ＩＳの温度依存が、温度に線形比例した熱電圧ＶＴによるベース・エミッタ間電圧ＶＢＥの温度特性を相殺しても、非線形部分が残るため、出力電圧ＶＢＧの温度依存性が湾曲する、という問題もあった。
特開平５−２３３０８４号公報 （第４ページ、図１）

そこで、本発明の目的は、バイポーラトランジスタの電流利得にバラツキがあっても、出力電圧の変動が少なく、また、温度依存性の湾曲が少ないバンドギャップレファレンス電圧源回路を提供することにある。

本発明の一態様によれば、第１のバイポーラトランジスタの熱電圧に比例する定電流の基準電流を生成する熱電圧比例基準電流生成手段と、前記基準電流の入力に対して第２のバイポーラトランジスタの電流利得の変動を抑制した電流利得変動抑制電流を出力する電流利得変動抑制電流生成手段と、前記電流利得変動抑制電流で第３のバイポーラトランジスタをバイアスしてベース・エミッタ間電圧を生成するベース・エミッタ間電圧生成手段と、前記基準電流を抵抗に流して熱電圧に比例する熱電圧比例電圧を生成する熱電圧比例電圧生成手段と、前記ベース・エミッタ間電圧に前記熱電圧比例電圧を加算する電圧加算手段とを備えることを特徴とするバンドギャップレファレンス電圧源回路が提供される。

本発明によれば、バイポーラトランジスタの電流利得にバラツキがあっても出力電圧の変動を少なくすることができ、また、出力電圧の温度依存性の湾曲を少なくすることができる。

図１は、本発明の実施の形態に係るバンドギャップレファレンス電圧源回路の構成の概念を示す図である。

本実施の形態のバンドギャップレファレンス電圧源回路は、バイポーラトランジスタＱ１の熱電圧ＶＴを抵抗Ｒ１に印加して熱電圧ＶＴに比例する定電流の基準電流Ｉ１を生成する熱電圧比例基準電流生成部１と、入力された基準電流Ｉ１に対してバイポーラトランジスタＱ３の電流利得ｈｆｅの変動を抑制した電流利得変動抑制電流Ｉ２を出力する電流利得変動抑制電流生成部２と、電流利得変動抑制電流Ｉ２でバイポーラトランジスタＱ４をバイアスしてベース・エミッタ間電圧ＶＢＥを生成するベース・エミッタ間電圧生成部３と、基準電流Ｉ１を抵抗Ｒ２に流して熱電圧ＶＴに比例する熱電圧比例電圧ＶＲを生成する熱電圧比例電圧生成部４と、ベース・エミッタ間電圧ＶＢＥに熱電圧比例電圧ＶＲを加算する電圧加算部５と、を備える。

熱電圧比例基準電流生成部１は、カレントミラー回路を構成するバイポーラトランジスタＱ１、Ｑ２と、バイポーラトランジスタＱ１のエミッタに接続される抵抗Ｒ１を有する。いま、バイポーラトランジスタＱ１とＱ２のエミッタ電流密度比をＮとすると、バイポーラトランジスタＱ２には、
Ｉ１＝ｌｎ（Ｎ）・ＶＴ／Ｒ１ （１）
なる熱電圧ＶＴに比例した定電流が発生する。熱電圧比例基準電流生成部１は、この定電流を基準電流Ｉ１として、他の回路へ供給する。

電流利得変動抑制電流生成部２は、電流利得ｈｆｅの標準値がｈｆｅ_０であるバイポーラトランジスタＱ３を有する。このバイポーラトランジスタＱ３のベースへ、例えば、電流比がｈｆｅ_０：１のカレントミラー回路を用いて基準電流Ｉ１を１／ｈｆｅ_０に減衰させた電流を与えると、バイポーラトランジスタＱ３のエミッタからは、この減衰させた電流を電流利得ｈｆｅ倍した電流が出力される。このバイポーラトランジスタＱ３のエミッタから出力される電流を電流利得変動抑制電流Ｉ２とすると、
Ｉ２＝（ｈｆｅ／ｈｆｅ_０）・Ｉ１ （２）
となる。

ベース・エミッタ間電圧生成部３は、この電流利得変動抑制電流Ｉ２でバイポーラトランジスタＱ４をバイアスしてベース・エミッタ間電圧ＶＢＥを生成する。このベース・エミッタ間電圧ＶＢＥとバイアス電流（電流利得変動抑制電流Ｉ２）および熱電圧ＶＴとの間には、次の関係がある。
ＶＢＥ＝ｌｎ（Ｉ２／ＩＳ）・ＶＴ （３）
ここで、ＩＳは、ｐｎジャンクション飽和電流を表す。
この式（３）に式（２）を代入すると、ベース・エミッタ間電圧ＶＢＥは、
ＶＢＥ＝ｌｎ（（ｈｆｅ／ｈｆｅ_０）・（Ｉ１／ＩＳ））・ＶＴ （４）
と、表される。

熱電圧比例電圧生成部４は、熱電圧比例基準電流生成部１から供給された基準電流Ｉ１を抵抗Ｒ２に流して熱電圧ＶＴに比例する熱電圧比例電圧ＶＲを生成する。したがって、この熱電圧比例電圧ＶＲは、
ＶＲ＝Ｉ１・Ｒ２
＝ｌｎ（Ｎ）・（Ｒ２／Ｒ１）・ＶＴ （５）
と、表される。

電圧加算部５は、ベース・エミッタ間電圧生成部３で生成されたベース・エミッタ間電圧ＶＢＥに、熱電圧比例電圧生成部４で生成された熱電圧比例電圧ＶＲを加算し、バンドギャップレファレンス電圧ＶＢＧとして出力する。すなわち、バンドギャップレファレンス電圧ＶＢＧは、
ＶＢＧ＝ＶＢＥ＋ＶＲ
＝ｌｎ（（ｈｆｅ／ｈｆｅ_０）・（Ｉ１／ＩＳ））
＋ｌｎ（Ｎ）・（Ｒ２／Ｒ１）・ＶＴ （６）
と、表される。

ここで、バンドギャップレファレンス電圧ＶＢＧの電流利得ｈｆｅのバラツキに対する変動について考察する。

電流利得ｈｆｅに半導体集積回路製造上のバラツキがなければ、ベース・エミッタ間電圧ＶＢＥに関する式（４）のｈｆｅ／ｈｆｅ_０＝１となるが、製造上のバラツキがあると、ｈｆｅ／ｈｆｅ_０は変動する。いま、製造上のバラツキなどにより、電流利得ｈｆｅがα倍変動したとすると、ｈｆｅ／ｈｆｅ_０＝αと表される。また、ｐｎジャンクション飽和電流ＩＳも、標準値ＩＳ_０に対して、電流利得ｈｆｅと同様、α倍変動したとすると、式（４）は次のようになる。
ＶＢＥ＝ｌｎ（（α・Ｉ１／α・ＩＳ_０））・ＶＴ
＝ｌｎ（Ｉ１／ＩＳ_０）・ＶＴ （７）
すなわち、式（７）は、ベース・エミッタ間電圧生成部３で生成するベース・エミッタ間電圧ＶＢＥが、電流利得ｈｆｅおよびｐｎジャンクション飽和電流ＩＳのバラツキの影響を受けないことを示す。

したがって、バンドギャップレファレンス電圧ＶＢＧも、電流利得ｈｆｅおよびｐｎジャンクション飽和電流ＩＳのバラツキの影響を受けない。ここで、式（６）に式（７）を代入して、バンドギャップレファレンス電圧ＶＢＧは、
ＶＢＧ＝ｌｎ（Ｉ１／ＩＳ_０）・ＶＴ＋ｌｎ（Ｎ）・（Ｒ２／Ｒ１）・ＶＴ （８）
と、表される。

次に、バンドギャップレファレンス電圧ＶＢＧの温度特性について考察する。

ベース・エミッタ間電圧ＶＢＥの式（４）の対数項に関し、温度傾斜を算出すると、
ｄ（（ｈｆｅ（Ｔ）／ｈｆｅ_０）・（Ｉ１／ＩＳ（Ｔ）））／ｄＴ
＝（Ｉ１／ＩＳ_０）・（ＴＣｈｆｅ−ＴＣＩＳ） （９）
ｈｆｅ（Ｔ）：温度Ｔでのｈｆｅ、ＩＳ（Ｔ）：温度ＴでのＩＳ、ＩＳ_０：常温でのＩＳ
ＴＣｈｆｅ：ｈｆｅの温度係数、ＴＣＩＳ：ＩＳの温度係数
となる。

ここで、ＴＣｈｆｅとＴＣＩＳの温度係数傾向は一致しているため、式（９）は、電流利得ｈｆｅの温度係数が、ｐｎジャンクション飽和電流ＩＳの温度傾斜を小さくする方向に、作用することを示している。すなわち、式（９）は、本実施の形態のバンドギャップレファレンス電圧源回路がベース・エミッタ間電圧ＶＢＥの温度特性湾曲を改善し、それに伴って、バンドギャップレファレンス電圧ＶＢＧの温度特性湾曲を改善することを示している。

図２（ａ）に、本実施の形態をとる回路の、電流利得ｈｆｅの変動および温度の変動に対するバンドギャップレファレンス電圧ＶＢＧの変動の様子のシミュレーション結果の例を示す。図２（ａ）では、電流利得ｈｆｅが標準値１００に対して７５あるいは１５０に変動したときの、バンドギャップレファレンス電圧ＶＢＧの温度に対する変動を示している。

これに対して、図２（ｂ）に、参考として、電流利得変動抑制電流の生成を行わない従来のバンドギャップレファレンス電圧源回路の出力電圧特性を示す。

図２（ｂ）と比較してわかるように、図２（ａ）に示す本実施の形態のバンドギャップレファレンス電圧源回路から出力されるバンドギャップレファレンス電圧ＶＢＧは、電流利得ｈｆｅが変動しても殆ど変動しない。また、温度が変動しても、バンドギャップレファレンス電圧ＶＢＧは、湾曲が殆どない、ほぼ平坦な出力特性を示す。

このような本実施の形態によれば、バイポーラトランジスタの電流利得にバラツキがあっても、出力電圧の変動を少なくすることができ、また、出力電圧の温度依存性の湾曲を少なくすることができる。

以下、本発明の実施例を図面を参照して説明する。

図３は、本発明の実施例１に係るバンドギャップレファレンス電圧源回路の構成の例を示す回路図である。本実施例は、総ての回路をバイポーラトランジスタで形成したバンドギャップレファレンス電圧源回路の例である。

本実施例のバンドギャップレファレンス電圧源回路は、熱電圧比例基準電流生成部１１と、電流利得変動抑制電流生成部１２と、ベース・エミッタ間電圧生成部１３と、熱電圧比例電圧生成部１４と、電圧加算部１５と、を備え、熱電圧比例基準電流生成部１１で生成された基準電流を他の回路へ供給する電流制御電流源１６を備える。

熱電圧比例基準電流生成部１１は、カレントミラー回路を構成する、エミッタ電流密度比がＮのバイポーラトランジスタＱ１１、Ｑ１２と、バイポーラトランジスタＱ１１のエミッタに接続される抵抗Ｒ１１を有し、Ｉ１１＝ｌｎ（Ｎ）・ＶＴ／Ｒ１１なる熱電圧ＶＴに比例した定電流を生成する。熱電圧比例基準電流生成部１１は、この定電流を基準電流Ｉ１１として、電流制御電流源１６を介して他の回路へ供給する。

電流利得変動抑制電流生成部１２は、電流利得ｈｆｅの標準値がｈｆｅ_０であるバイポーラトランジスタＱ１７を有する。このバイポーラトランジスタＱ１７のベースへ、バイポーラトランジスタＱ１３、Ｑ１４およびバイポーラトランジスタＱ１５、Ｑ１６で形成される２段構成のカレントミラー回路により基準電流Ｉ１１を１／ｈｆｅ_０に減衰させた電流を与える。

ここで、バイポーラトランジスタＱ１３、Ｑ１４で形成されるカレントミラーの電流比をＮ１：１、バイポーラトランジスタＱ１５、Ｑ１６で形成されるカレントミラーの電流比をＮ２：１とすると、この２段構成のカレントミラー回路の電流比はＮ１・Ｎ２：１と表される。そこで、Ｎ１・Ｎ２＝ｈｆｅ_０と設計することにより、この２段構成のカレントミラー回路の電流比を、ｈｆｅ_０：１と設定できる。

バイポーラトランジスタＱ１７のエミッタからは、この１／ｈｆｅ_０に減衰させた電流を電流利得ｈｆｅ倍した電流が、電流利得変動抑制電流Ｉ１２＝（ｈｆｅ／ｈｆｅ_０）・Ｉ１１として出力される。

ベース・エミッタ間電圧生成部１３は、この電流利得変動抑制電流Ｉ１２で、コレクタとベースを接続してダイオードとしたバイポーラトランジスタＱ１８をバイアスしてベース・エミッタ間電圧ＶＢＥを生成する。

熱電圧比例電圧生成部１４は、電流制御電流源１６から供給された基準電流Ｉ１１を抵抗Ｒ１２に流して、熱電圧ＶＴに比例する熱電圧比例電圧ＶＲ＝Ｉ１１・Ｒ２を生成する。

電圧加算部１５は、ボルテージフォロワとして動作するオペアンプＯＰ１１を有する。このオペアンプＯＰ１１へベース・エミッタ間電圧生成部１３で生成されたベース・エミッタ間電圧ＶＢＥが入力され、その出力端に熱電圧比例電圧生成部１４の抵抗Ｒ１２の一端が接続される。これにより、抵抗Ｒ１２の他端から、ベース・エミッタ間電圧ＶＢＥに熱電圧比例電圧ＶＲを加算したバンドギャップレファレンス電圧ＶＢＧ＝ＶＢＥ＋ＶＲが出力される。

このような本実施例によれば、バンドギャップレファレンス電圧源回路全体をバイポーラトランジスタで構成するため、精度の高いバンドギャップレファレンス電圧を出力することができる。

実施例１では電圧加算部１５にオペアンプＯＰ１1を使用しているが、オペアンプは、その内部に差動増幅回路を有するなど多くの素子を用いる。そこで、本実施例では、オペアンプを使用することなく電圧加算を行うことのできる回路の例を示す。

本実施例のバンドギャップレファレンス電圧源回路は、実施例１のベース・エミッタ間電圧生成部１３、熱電圧比例電圧生成部１４、電圧加算部１５を、それぞれ、ベース・エミッタ間電圧生成部１３Ａ、熱電圧比例電圧生成部１４Ａ、電圧加算部１５Ａに置き換えたものである。そこで、ここでは、この置き換えを行った部分についてのみ説明を行う。

図４は、本実施例のベース・エミッタ間電圧生成部１３Ａ、熱電圧比例電圧生成部１４Ａ、電圧加算部１５Ａの接続関係を示した図である。

ベース・エミッタ間電圧生成部１３Ａは、ベース・エミッタ間電圧ＶＢＥを生成するバイポーラトランジスタＱ１８のベースに、カレントミラー回路を形成するバイポーラトランジスタＱ１９、Ｑ２０を接続する。また、バイポーラトランジスタＱ１８のベースとコレクタ間に、熱電圧比例電圧生成部１４Ａの抵抗Ｒ１２を接続する。バイポーラトランジスタＱ１８のコレクタ側へは、基準電流Ｉ１および電流利得変動抑制電流生成部１２から出力される電流利得変動抑制電流Ｉ１２が入力される。

ここで、カレントミラー回路を形成するバイポーラトランジスタＱ１９、Ｑ２０の電流比を１：１として、バイポーラトランジスタＱ１９に基準電流Ｉ１を入力すると、バイポーラトランジスタＱ２０にも基準電流Ｉ１に相当する電流が流れる。従って、バイポーラトランジスタＱ２０に接続される抵抗Ｒ１２にも基準電流Ｉ１に相当する電流が流れ、抵抗Ｒ１２の端子間に熱電圧ＶＴに比例する熱電圧比例電圧ＶＲ＝Ｉ１１・Ｒ２の電位差が生じる。

また、バイポーラトランジスタＱ１８のコレクタ側へ入力された基準電流Ｉ１および電流利得変動抑制電流Ｉ１２の中から抵抗Ｒ１２へ基準電流Ｉ１が流れるので、バイポーラトランジスタＱ１８のコレクタへは、電流利得変動抑制電流Ｉ１２が流れる。すなわち、トランジスタＱ１８は、実施例１と同様、電流利得変動抑制電流Ｉ１２でバイアスされ、実施例１と同じ値のベース・エミッタ間電圧ＶＢＥを生成する。

このベース・エミッタ間電圧ＶＢＥに、抵抗Ｒ１２の端子間の電位差ＶＲが加算され、抵抗Ｒ１２とバイポーラトランジスタＱ１８のコレクタとの接続点から、バンドギャップレファレンス電圧ＶＢＧ＝ＶＢＥ＋ＶＲとして出力される。

このような本実施例によれば、オペアアンプを使用することなく、少ない素子数で、バンドギャップレファレンス電圧を生成することができる。

本実施例では、ＣＭＯＳトランジスタ製造プロセスを用いてバンドギャップレファレンス電圧源回路を構成する例を示す。ＣＭＯＳトランジスタ製造プロセスを用いるため、ベース・エミッタ間電圧ＶＢＥ生成用などのバイポーラトランジスタは、ＣＭＯＳ構造における寄生バイポーラトランジスタとして形成する。

図５は、本発明の実施例３に係るバンドギャップレファレンス電圧源回路の構成の例を示す回路図である。

本実施例のバンドギャップレファレンス電圧源回路は、熱電圧比例基準電流生成部２１と、電流利得変動抑制電流生成部２２と、ベース・エミッタ間電圧生成部２３と、熱電圧比例電圧生成部２４と、電圧加算部２５と、を備え、熱電圧比例基準電流生成部２１で生成された基準電流を他の回路へ供給する電流制御電流源２６を備える。

熱電圧比例基準電流生成部２１は、エミッタ電流密度比がＮのバイポーラトランジスタＱ２１、Ｑ２２と、バイポーラトランジスタＱ２１のエミッタに接続される抵抗Ｒ１１を有し、抵抗ＲＩに接続されるＭＯＳトランジスタＭ１１とバイポーラトランジスタＱ２２に接続されるＭＯＳトランジスタＭ１２がカレントミラー回路を構成し、このカレントミラー回路により、Ｉ１１＝ｌｎ（Ｎ）・ＶＴ／Ｒ１１なる熱電圧ＶＴに比例した定電流を生成する。熱電圧比例基準電流生成部２１は、この定電流を基準電流Ｉ１１として、電流制御電流源２６を介して他の回路へ供給する。

電流利得変動抑制電流生成部２２は、電流利得ｈｆｅの標準値がｈｆｅ_０であるバイポーラトランジスタＱ２３を有する。このバイポーラトランジスタＱ２３のベースへ、ＭＯＳトランジスタＭ１３、Ｍ１４およびＭＯＳトランジスタＭ１５、Ｍ１６で形成される２段構成のカレントミラー回路により基準電流Ｉ１１を１／ｈｆｅ_０に減衰させた電流を与える。

ここで、ＭＯＳトランジスタＭ１３、Ｍ１４で形成されるカレントミラーの電流比をＮ１：１、ＭＯＳトランジスタＭ１５、Ｍ１６で形成されるカレントミラーの電流比をＮ２：１とすると、この２段構成のカレントミラー回路の電流比は（Ｎ１＋１）・Ｎ２：１と表される。そこで、（Ｎ１＋１）・Ｎ２＝ｈｆｅ_０と設計することにより、この２段構成のカレントミラー回路の電流比を、ｈｆｅ_０：１と設定できる。

バイポーラトランジスタＱ１７のエミッタへは、この減衰させた電流を電流利得ｈｆｅ倍した電流が流れるので、バイポーラトランジスタＱ１７のエミッタに、ＭＯＳトランジスタＭ１７、Ｍ１８で形成される電流比１：１のカレントミラー回路を接続し、ＭＯＳトランジスタＭ１８から、バイポーラトランジスタＱ１７のエミッタに流れる電流に等しい電流を電流利得変動抑制電流Ｉ１２＝（ｈｆｅ／ｈｆｅ_０）・Ｉ１１として出力する。

ベース・エミッタ間電圧生成部２３は、この電流利得変動抑制電流Ｉ１２を、ベースが接地されたバイポーラトランジスタＱ２４のエミッタに供給し、ベース・エミッタ間電圧ＶＢＥを生成する。

熱電圧比例電圧生成部２４は、電流制御電流源２６から供給された基準電流Ｉ１１を抵抗Ｒ１２に流して、熱電圧ＶＴに比例する熱電圧比例電圧ＶＲ＝Ｉ１１・Ｒ２を生成する。

電圧加算部２５は、ボルテージフォロワとして動作するオペアンプＯＰ１１を有する。このオペアンプＯＰ１１へベース・エミッタ間電圧生成部２３で生成されたベース・エミッタ間電圧ＶＢＥが入力され、その出力端に熱電圧比例電圧生成部２４の抵抗Ｒ１２の一端が接続される。これにより、抵抗Ｒ１２の他端から、ベース・エミッタ間電圧ＶＢＥに熱電圧比例電圧ＶＲを加算したバンドギャップレファレンス電圧ＶＢＧ＝ＶＢＥ＋ＶＲが出力される。

このような本実施例によれば、構造が横型で平面的であるＣＭＯＳトランジスタの製造プロセスを用いてバンドギャップレファレンス電圧源回路を形成するので、縦型の複雑な構造を有するバイポーラトランジスタに比べて製造が容易であり、製造コストの低減を図ることができる。

本実施例では、実施例３のバンドギャップレファレンス電圧源回路に対して、実施例２と同様、オペアンプを使用することなく電圧加算を行うことのできる回路の例を示す。

本実施例のバンドギャップレファレンス電圧源回路は、実施例３のベース・エミッタ間電圧生成部２３、熱電圧比例電圧生成部２４、電圧加算部２５を、それぞれ、ベース・エミッタ間電圧生成部２３Ａ、熱電圧比例電圧生成部２４Ａ、電圧加算部２５Ａに置き換えたものである。そこで、ここでは、この置き換えを行った部分についてのみ説明を行う。

図６は、本実施例のベース・エミッタ間電圧生成部２３Ａ、熱電圧比例電圧生成部２４Ａ、電圧加算部２５Ａの接続関係を示した図である。

本実施例では、ベース・エミッタ間電圧生成部２３ＡのバイポーラトランジスタＱ２４のベースと接地端子との間に、熱電圧比例電圧生成部２４Ａの抵抗Ｒ１２を接続する。そして、この抵抗Ｒ１２に基準電流Ｉ１１を流す。これにより、抵抗Ｒ１２の端子間に熱電圧ＶＴに比例する熱電圧比例電圧ＶＲ＝Ｉ１１・Ｒ２の電位差が生じる。

一方、バイポーラトランジスタＱ２４のエミッタには、実施例３と同様、電流利得変動抑制電流生成部２２からの電流利得変動抑制電流Ｉ１２が供給される。従って、バイポーラトランジスタＱ２４には、実施例３と同じ値のベース・エミッタ間電圧ＶＢＥが発生する。すなわち、バイポーラトランジスタＱ２４のエミッタの電位は、ベース電位の熱電圧比例電圧ＶＲにベース・エミッタ間電圧ＶＢＥを加算したものとなる。そこで、このバイポーラトランジスタＱ２４のエミッタの電位を電圧加算部２５Ａの出力とすると、その出力電圧は、バンドギャップレファレンス電圧ＶＢＧ＝ＶＢＥ＋ＶＲとなる。

このような本実施例によれば、ＣＭＯＳトランジスタの製造プロセスを用いてバンドギャップレファレンス電圧源回路を形成する場合でも、オペアアンプを使用することなく、少ない素子数で、バンドギャップレファレンス電圧を生成することができる。

本発明の実施の形態に係るバンドギャップレファレンス電圧源回路の構成の概念を示す図。 本発明の実施の形態に係るバンドギャップレファレンス電圧源回路の出力電圧の温度に対する特性を示す図。 本発明の実施の実施例１に係るバンドギャップレファレンス電圧源回路の構成の例を示す回路図。 本発明の実施の実施例２に係るバンドギャップレファレンス電圧源回路の構成の例を示す回路図。 本発明の実施の実施例３に係るバンドギャップレファレンス電圧源回路の構成の例を示す回路図。 本発明の実施の実施例４に係るバンドギャップレファレンス電圧源回路の構成の例を示す回路図。

符号の説明

１、１１、２１ 熱電圧比例基準電流生成部
２、１２、２２ 電流利得変動抑制電流生成部
３、１３、１３Ａ、２３、２３Ａ ベース・エミッタ間電圧生成部
４、１４、１４Ａ、２４、２４Ａ 熱電圧比例電圧生成部
５、１５、１５Ａ、２５、２５Ａ 電圧加算部
１６ 電流制御電流源
Ｑ１〜Ｑ４、Ｑ１１〜Ｑ２４ バイポーラトランジスタ
Ｍ１１〜Ｍ１８ ＭＯＳトランジスタ
ＯＰ１１ オペアンプ
Ｒ１、Ｒ２、Ｒ１１、Ｒ１２ 抵抗

Claims (5)

1. 第１のバイポーラトランジスタの熱電圧に比例する定電流の基準電流を生成する熱電圧比例基準電流生成手段と、
   前記基準電流の入力に対して第２のバイポーラトランジスタの電流利得の変動を抑制した電流利得変動抑制電流を出力する電流利得変動抑制電流生成手段と、
   前記電流利得変動抑制電流で第３のバイポーラトランジスタをバイアスしてベース・エミッタ間電圧を生成するベース・エミッタ間電圧生成手段と、
   前記基準電流を抵抗に流して熱電圧に比例する熱電圧比例電圧を生成する熱電圧比例電圧生成手段と、
   前記ベース・エミッタ間電圧に前記熱電圧比例電圧を加算する電圧加算手段と
   を備えることを特徴とするバンドギャップレファレンス電圧源回路。
2. 前記電流利得変動抑制電流生成手段が、
   バイポーラトランジスタで形成されて、入力された前記基準電流に対してミラー比が前記第２のバイポーラトランジスタの電流利得の標準値の逆数であるミラー電流を出力するカレントミラー回路と、
   前記ミラー電流でベースがバイアスされ、エミッタから前記電流利得変動抑制電流を出力する第４のバイポーラトランジスタと
   を備え、
   前記ベース・エミッタ間電圧生成手段が、
   前記第３のバイポーラトランジスタのコレクタとベースとを接続し、前記電流利得変動抑制電流により前記ベースをバイアスする
   ことを特徴とする請求項１に記載のバンドギャップレファレンス電圧源回路。
3. 前記電流利得変動抑制電流生成手段が、
   ＭＯＳトランジスタで形成されて、入力された前記基準電流に対してミラー比が前記第２のバイポーラトランジスタの標準電流利得の標準値の逆数である前記電流利得変動抑制電流を出力するカレントミラー回路
   を備え、
   前記ベース・エミッタ間電圧生成手段が、
   ベースが接地された前記第３のバイポーラトランジスタのエミッタへ前記電流利得変動抑制電流を供給する
   ことを特徴とする請求項１に記載のバンドギャップレファレンス電圧源回路。
4. 前記電圧加算手段が、
   前記ベース・エミッタ間電圧生成手段により生成された前記ベース・エミッタ間電圧が入力されて、出力に前記熱電圧比例電圧生成手段の前記抵抗が接続されるボルテージフォロワ
   を備えることを特徴とする請求項１乃至３のいずれか１項に記載のバンドギャップレファレンス電圧源回路。
5. 前記電圧加算手段が、
   前記ベース・エミッタ間電圧生成手段の前記第３のバイポーラトランジスタのベースに、前記熱電圧比例電圧生成手段の前記抵抗を接続する
   ことを特徴とする請求項１乃至３のいずれか１項に記載のバンドギャップレファレンス電圧源回路。

Images