JP5447805B2 - 温度検出方法および温度センサ - Google Patents

Description

本発明は、温度検出方法および温度センサに関する。

温度検出方法および温度センサに関する従来技術としては、ＰＴＡＴ（Ｐｒｏｐｏｒｔｉｏｎａｌ Ｔｏ Ａｂｓｏｌｕｔｅ Ｔｅｍｐｅｒａｔｕｒｅ、以下、「ＰＴＡＴ」と称する）回路の出力の非直線形性を補正する技術がある（特許文献１）。この技術によれば、測定温度範囲を拡大することで現出しうるＰＴＡＴ回路の出力の非直線性を、非線形性を有する回路の出力を足し合わせることでキャンセルし、ＰＴＡＴ回路の直線性を改善することができる。

特開２００２−９８５９５号公報

従来技術では、非直線形性を補正することはできる。しかし、測定感度を維持しつつ測定温度範囲を拡大するとＰＴＡＴ回路の出力が飽和し、測定温度範囲が制限されてしまうという問題がある。

そこで、本発明の目的は測定感度および測定範囲を向上させることができる温度検出方法および温度センサを提供することである。

上記課題を解決するために、本発明に係る温度検出方法は、絶対温度に対し正の依存性を有する第１信号から絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を減算したセンス信号に基づくセンス電圧を出力することで、絶対温度に対するセンス信号の変化率を増大させて温度測定感度を向上し、かつ、センス信号の絶対値を減少させて温度測定範囲を拡大する。

また、本発明に係る温度センサは、絶対温度に対し正の依存性を有する第１信号を出力する第１信号生成回路と、絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を出力する第２信号生成回路と、第１信号から前記第２信号を減算したセンス信号に基づくセンス電圧を出力する減算回路と、を有する。

本発明によれば、絶対温度に対し正の依存性を有する第１信号から絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を減算し、電圧のセンス信号として出力する。これにより、センス信号の温度変化率を増大し、かつ、センス信号の絶対値を減少させることができるため、温度の測定感度の向上および測定範囲の拡大を実現することができる。

第１実施形態に係る温度センサの概略的な回路構成を示す図である。 第１実施形態に係る温度センサのＰＴＡＴブロックを示す図である。 第１実施形態のオペアンプ回路を示す図である。 第１実施形態に係る温度センサのシフトブロックを示す図である。 第１実施形態に係る温度センサの減算ブロックを示す図である。 ＰＴＡＴブロックのみの場合の出力電圧の温度依存性（Ａ）と、ＰＴＡＴブロックとシフトブロックと減算ブロックとを接続させた第１実施形態に係る温度センサ１の出力電圧の温度依存性（Ｂ）と、を示す説明図である。 第１実施形態に係る温度センサのセンス電圧のＶＤＤ電源電圧依存性のシミュレーション結果（Ａ）と、センス電圧の温度変化率のＶＤＤ電源電圧依存性のシミュレーション結果（Ｂ）を示す図である。 第１実施形態に係る温度センサの−４０℃〜１００℃の温度における利得が７２ｄＢ（３１６２倍）のときのセンス電圧の温度変化率の電源電圧依存性を示す図である。 第２実施形態に係る温度センサの概略的な回路構成を示す図である。 第２実施形態に係る温度センサのセンス電圧のＶＤＤ電源電圧依存性のシミュレーション結果を示す図である。 第３実施形態に係る温度センサの概略的な回路構成を示す図である。 第３実施形態に係る温度センサのセンス電圧のＶＤＤ電源電圧依存性のシミュレーション結果（Ａ）と、センス電圧の温度変化率のＶＤＤ電源電圧依存性のシミュレーション結果（Ｂ）を示す図である。 第４実施形態に係る温度センサの減算ブロックを構成する減算ブロックを示す図である。

以下、本発明に係る温度センサの実施形態を、添付した図面を参照して詳細に説明する。

[第１実施形態]
図１は、本発明の第１実施形態に係る温度センサの概略的な回路構成を示す図である。

本実施形態に係る温度センサ１は、ＰＴＡＴブロック（第１信号生成回路）１００、シフトブロック（第２信号生成回路）１１０、減算ブロック（減算回路）１２０、を有する。本実施形態に係る温度センサ１は、シリコン半導体上に半導体プロセス（例えば、ＣＭＯＳプロセスやＢｉＣＭＯＳプロセス）を使用して形成した回路素子により構成することができる。したがって、本実施形態に係る温度センサ１は、例えば、半導体メモリや、プロセッサといったＬＳＩやＩＣに組み込んで１つのチップとすることができる。これにより、ＬＳＩの基板温度をモニタし、ＬＳＩ内部の回路を該温度に基づいて制御することができるため、温度変化による回路特性の劣化の防止、温度上昇に伴うＬＳＩの発熱を防止することによる安全性の確保、を実現できる。

ＰＴＡＴブロック１００は、半導体のｐｎ接合の温度特性を利用して、絶対温度に対し正の依存性を有するＰＴＡＴ電流（第１信号）を出力することで、温度を検出する機能を有する。シフトブロック１１０は、半導体のｐｎ接合の温度特性を利用して、絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流（第２信号）を出力する機能を有する。減算ブロック１２０は、ＰＴＡＴブロック１００の出力電流からレベルシフトブロック１１０の出力電流を減算し、電圧に変換し、センス電圧Ｖ_ｏｕｔとして出力することで、温度を検出する機能を有する。

ここで、絶対温度に対し正の依存性を有するとは、対象とする物理量が、絶対温度が上昇するに伴って大きくなることをいう。絶対温度に対し負の依存性を有するとは、対象とする物理量が、絶対温度が上昇するに伴って小さくなることをいう。

絶対温度に対し正の依存性を有するＰＴＡＴ電流から絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流を減算（すなわち、シフト）することで、センス電圧の温度変化率を増大し、かつ、センス電圧の絶対値を減少させることができる。このため、センス電圧は、より大きな温度依存性を有し、かつ、より絶対値が小さいという特性を有するものとすることができる。センス電圧が低電圧であることは、電源電圧によって回路動作上制限されるセンス電圧の範囲を拡大することに寄与する。よって、本実施形態によれば、温度の測定感度の向上および測定範囲の拡大を実現することができる。

以下、本実施形態に係る温度センサ１を構成する各ブロックについて詳細に説明する。

図２は、温度センサ１のＰＴＡＴブロック１００を示す図である。

ＰＴＡＴブロック１００は、ＰＴＡＴ回路からなる。ＰＴＡＴ回路の構成について説明する。ＰＴＡＴ回路は、ｐｎｐトランジスタＱｐ１（以下、単に「トランジスタＱｐ１」と称する）、ｐｎｐトランジスタＱｐ２（以下、単に「トランジスタＱｐ２」と称する）、第１オペアンプＡＰ１、第１抵抗器Ｒ１、第１ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ１」と称する）、第２ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ２」と称する）、第５ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ５」と称する）を有してなる。

トランジスタＱｐ１およびトランジスタＱｐ２は、それぞれ、ベースとコレクタがショートされ、グランド（Ｇｒｏｕｎｄ、以下、「ＧＮＤ」と称する）電源（第２電源）に接続される。これにより、トランジスタＱｐ１およびトランジスタＱｐ２は一つのｐｎ接合からなるダイオードを構成する。トランジスタＱｐ２からなるダイオード（第２ダイオード）のアノードは第１抵抗器Ｒ１の前記一端に接続され、トランジスタＱｐ１からなるダイオード（第１ダイオード）のアノードは第１オペアンプの負入力端子およびトランジスタＭｐ１のドレインに接続される。

トランジスタＱｐ２は、トランジスタＱｐ１に用いられるｐｎｐトランジスタと同じｐｎｐトランジスタが複数（図１では、α個）並列に接続されることで構成される。並列接続数αの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。

第１抵抗器Ｒ１は、一端がトランジスタＱｐ２のエミッタに接続され、他端が第１オペアンプＡＰ１の正入力端子および第２ｐＭＯＳトランジスタＭｐ２（以下、単に「トランジスタＭｐ２」と称する）のドレインに接続される。

第１オペアンプＡＰ１は、正入力端子が第１抵抗器Ｒ１の前記他端に接続されるとともにＭｐ２のドレインに接続される。第１オペアンプＡＰ１の負入力端子はトランジスタＱｐ１のエミッタおよびトランジスタＭｐ１のドレインに接続される。第１オペアンプＡＰ１の出力端子は、トランジスタＭｐ１およびトランジスタＭｐ２のゲートに接続される。

図３は、オペアンプ回路を示す図である。第１オペアンプＡＰ１は図３に示すような一般的なオペアンプ回路を用いることができる。

本実施形態において、トランジスタＭｐ１とトランジスタＭｐ２は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ１、トランジスタＭｐ２、および、トランジスタＭｐ５は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。

トランジスタＭｐ５は、トランジスタＭｐ１およびトランジスタＭｐ２に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタ（すなわち、同じゲート幅、ゲート長のトランジスタ）が複数（図１及び図２では、β個）並列に接続されることで構成される。並列接続数βの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。

ＰＴＡＴ回路の回路動作について説明する。第１オペアンプＡＰ１は、正入力端子と負入力端子の電位が等しくなるように動作する（仮想短絡）。すなわち、第１オペアンプＡＰ１は、トランジスタＭｐ１とトランジスタＭｐ２のドレイン電圧が等しくなるように、互いにショートされたトランジスタＭｐ１およびトランジスタＭｐ２のゲートの電圧を制御する。トランジスタＭｐ１およびトランジスタＭｐ２のゲートの電圧が制御されることで、トランジスタＭｐ１およびトランジスタＭｐ２のドレイン電流が制御される。トランジスタＭｐ１とトランジスタＭｐ２とのゲート−ソース間電圧（以下、「Ｖｇｓ」と称する）は等しいため、トランジスタＭｐ１とトランジスタＭｐ２とには同じ値のドレイン電流が流れる。したがって、トランジスタＱｐ１とトランジスタＱｐ２には同じ値の電流が印加される。

トランジスタＱｐ１は１個のｐｎｐトランジスタからなるのに対し、トランジスタＱｐ２はα個のｐｎｐトランジスタからなるため、トランジスタＱｐ２を構成する各ｐｎｐトランジスタに流れる電流は、トランジスタＱｐ１を構成する１個のｐｎｐトランジスタに流れる電流より小さくなる。したがって、トランジスタＱｐ１のベース−エミッタ間電圧（以下、「Ｖｂｅ」と称する）は、Ｑｐ２のＶｂｅより大きくなる。その結果、Ｑｐ１とＱｐ２のＶｂｅの差に相当する電圧が第１抵抗器Ｒ１に印加される。Ｑｐ１とＱｐ２のＶｂｅの差は正の温度依存性を有するため、第１抵抗器Ｒ１に流れる電流も同じ温度依存性を有する。第１抵抗器Ｒ１に流れる電流はトランジスタＭｐ２のドレイン電流であるため、トランジスタＭｐ２のドレイン電流も同じ温度依存性を有する。

トランジスタＭｐ１、Ｍｐ２、Ｍｐ５は電流コピー回路をなし、トランジスタＭｐ１、Ｍｐ２のドレイン電流は所定の倍率（第１倍率）βでβ倍されトランジスタＭｐ５のドレイン電流をなす。トランジスタＭｐ５のドレイン電流が、ＰＴＡＴブロックの出力電流であるＰＴＡＴ電流となる。ＰＴＡＴ電流は、温度依存性を有するトランジスタＭｐ２のドレイン電流をβ倍した電流であるので、トランジスタＭｐ２のドレイン電流と同じ温度依存性を有する。

以下、計算によりＰＴＡＴ電流を求めることで、その温度依存性を示す。

トランジスタＱｐ１のエッミタの電位Ｖ_１およびトランジスタＱｐ２のエッミタの電位Ｖ_２は、それぞれ下記式（１）、（２）で与えられる。

ここで、ｋはボルツマン定数（１．３８×１０^−２３[Ｊ／Ｋ]）、ｑは電荷素量（１．６×１０^−１９[Ｃ]）、Ｔ_ｋは絶対温度[Ｋ]、Ｉ_ｓは逆方向飽和電流[Ａ]である。

トランジスタＭｐ１のドレイン電流Ｉ_１は、下記式（３）で与えられる。

式（３）から判るように、トランジスタＱｐ２を、トランジスタＱｐ１と同じｐｎｐトランジスタをα個並列接続して構成することにより、トランジスタＭｐ１のドレイン電流Ｉ_１においてｐｎｐトランジスタの逆方向飽和電流Ｉ_ｓの値をキャンセルし、製造バラツキに依存しない高精度なＰＴＡＴ回路を実現できる。

ＰＴＡＴ電流Ｉ_ＰＴＡＴは、下記式（４）で与えられる。

ここで、Ｔ_ｄはセルシウス温度[℃]である。

後述のように第１抵抗器Ｒ１の温度依存性は第３抵抗器Ｒ３の温度依存性と相殺されるので、第１抵抗器Ｒ１の温度依存性を無視すると、式（４）の第１項は、温度Ｔ_ｄに依存して変化する項であり、第２項は温度Ｔ_ｄに依存しない定数となる。ここで、第１項の温度Ｔ_ｄの係数は、αが２以上であるので正の数である。すなわち、ＰＴＡＴ電流Ｉ_ＰＴＡＴは、第１抵抗器Ｒ１の温度依存性を無視すると絶対温度に対し正の依存性を有することが分かる。トランジスタＱｐ２の並列接続数αの値、トランジスタＭｐ５の並列接続数βの値は、温度センサ１に要求される仕様を満たすように適宜決定することができる。

次に、温度センサ１のシフトブロック１１０について説明する。図４は、温度センサ１のシフトブロック１１０を示す図である。

シフトブロック１１０は、シフト回路からなる。以下、シフト回路の構成について説明する。第３ｐｎｐトランジスタＱｐ３（以下、単に「トランジスタＱｐ３」と称する）、第２オペアンプＡＰ２、第２抵抗器Ｒ２、第３ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ３」と称する）、第４ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ４」と称する）、第６ｐＭＯＳトランジスタ（以下、単に「トランジスタＭｐ６」と称する）を有してなる。

トランジスタＱｐ３は、ベースとコレクタがショートされ、ＧＮＤ電源に接続される。これにより、トランジスタＱｐ３は一つのｐｎ接合からなるダイオード（第３ダイオード）を構成する。トランジスタＱｐ３からなるダイオードのアノードは、第２オペアンプＡＰ２の負入力端子およびトランジスタＭｐ３のドレインに接続される。

トランジスタＱｐ３に用いるｐｎｐトランジスタの逆方向飽和電流Ｉ_ｓの値は、温度センサ１の特性を決定する値であり、ｐｎｐトランジスタの選択により、温度センサ１に要求される仕様を満たすように適宜決定される。

第２抵抗器Ｒ２は、一端がＧＮＤ電源に接続され、他端が第２オペアンプＡＰ２の正入力端子およびトランジスタＭｐ４のドレインに接続される。

第２オペアンプＡＰ２は、正入力端子が第２抵抗器Ｒ２の前記他端に接続されるとともにトランジスタＭｐ４のドレインに接続される。第２オペアンプＡＰ２の負入力端子はトランジスタＱｐ３のエミッタおよびトランジスタＭｐ３のドレインに接続される。第２オペアンプＡＰ２の出力端子は、トランジスタＭｐ３、トランジスタＭｐ４、およびトランジスタＭｐ６のゲートに接続される。

第２オペアンプＡＰ２は、ＰＴＡＴブロック１００の第１オペアンプＡＰ１と同様に、図２に示すような一般的なオペアンプ回路を用いることができる。

トランジスタＭｐ３とトランジスタＭｐ４は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ３とトランジスタＭｐ４は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。

トランジスタＭｐ６は、トランジスタＭｐ３およびトランジスタＭｐ４に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタ（すなわち、同じゲート幅、ゲート長のトランジスタ）が複数（図４では、γ個）並列に接続されることで構成される。並列接続数γの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。

シフト回路の回路動作について説明する。第２オペアンプＡＰ２は、正入力端子と負入力端子の電位が等しくなるように動作する。すなわち、第２オペアンプＡＰ２は、トランジスタＭｐ３とトランジスタＭｐ４のドレイン電圧が等しくなるように、互いにショートされたトランジスタＭｐ３およびトランジスタＭｐ４のゲートの電圧を制御する。トランジスタＭｐ３およびトランジスタＭｐ４のゲートの電圧が制御されることで、トランジスタＭｐ３およびトランジスタＭｐ４のドレイン電流が制御される。トランジスタＭｐ３とトランジスタＭｐ４のＶｇｓは等しいため、トランジスタＭｐ３とトランジスタＭｐ４のドレイン電流は同じ値となる。したがって、トランジスタＱｐ３と第２抵抗器Ｒ２には同じ値の電流が印加される。トランジスタＭｐ４のドレイン電流が印加されることで、第２抵抗器Ｒ２で発生した電圧は第２オペアンプＡＰ２の正入力端子に入力され、トランジスタＭｐ３のドレイン電流が印加されたトランジスタＱｐ３のＶｂｅは第２オペアンプＡＰ２の負入力端子に入力される。第２オペアンプＡＰ２は、正入力端子と負入力端子の電位が等しくなるようにトランジスタＭｐ３およびトランジスタＭｐ４のゲートの電圧を制御する。

トランジスタＭｐ３、Ｍｐ４、Ｍｐ６は電流コピー回路をなし、トランジスタＭｐ４のドレイン電流は所定の倍率（第２倍率）γでγ倍されトランジスタＭｐ６のドレイン電流をなす。トランジスタＭｐ６のドレイン電流が、シフトブロック１１０の出力電流であるシフト電流Ｉ_{ＳＨＩＦＴ}となる。

ここで、計算によりシフト電流Ｉ_{ＳＨＩＦＴ}を求めることで、その温度依存性を示す。

トランジスタＱｐ３のエッミタの電位Ｖ_３は、下記式（５）で与えられる。

ここで、Ｓ[ｍＶ/Ｋ]は、トランジスタＱｐ３の逆方向飽和電流Ｉ_ｓ[Ａ]に依存する値であり、約−１．５〜−２．０[ｍＶ/Ｋ]の定数となる。Ｅｇ[Ｖ]はバンドギャップ電圧であり、約１．１[Ｖ]の値となる。

第２抵抗器には電圧Ｖ_３が印加されることから、トランジスタＭｐ４のドレイン電流Ｉ_４の値は、下記式（６）で与えられる。

シフト電流Ｉ_{ＳＨＩＦＴ}は、下記式（７）で与えられる。

第２抵抗器Ｒ２の温度依存性についても、第３抵抗器Ｒ３の温度依存性と相殺されるため、これを無視すると、式（７）の第１項は、温度Ｔ_ｄに依存して変化する項であり、第２項は温度Ｔ_ｄに依存しない定数である。ここで、第１項の温度Ｔ_ｄの係数は、Ｓが負であるので負の値である。すなわち、シフト電流Ｉ_{ＳＨＩＦＴ}は、第２抵抗器Ｒ２の温度依存性を無視すると、絶対温度に対し負の依存性を有する。また、式（７）の第２項は正の値であるから、シフト電流_{ＩＳＨＩＦＴ}は正のオフセット値を有することが分かる。Ｓの値、トランジスタＭｐ６の並列接続数γの値は、温度センサ１に要求される仕様を満たすように適宜決定することができる。

次に、温度センサ１の減算ブロック１２０について説明する。図５は、温度センサ１の減算ブロック１２０を示す図である。

減算ブロック１２０は、減算回路からなる。以下、減算回路の構成および回路動作について説明する。減算回路は、第１ｎＭＯＳトランジスタ（以下、単に「トランジスタＭｎ１」と称する）、第２ｎＭＯＳトランジスタ（以下、単に「トランジスタＭｎ２」と称する）、第３抵抗器Ｒ３を有してなる。減算ブロック１２０は、出力端子Ｖ_ｏｕｔを有し、温度の検出信号であるセンス電圧Ｖ_ｏｕｔは、出力端子Ｖ_ｏｕｔから出力される。

トランジスタＭｎ１は、ゲート−ドレイン間がショートされ、ゲートがトランジスタＭｎ２のゲートと接続される。これにより、トランジスタＭｎ１とトランジスタＭｎ２は電流コピー回路をなす。第３抵抗器Ｒ３は、出力端子Ｖ_ｏｕｔとＧＮＤ電源間に接続され、ＰＴＡＴ電流からシフト電流を減算してなるセンス電流が印加されることでこれを電圧信号に変換し、センス電圧Ｖ_ｏｕｔを生成する。

減算ブロック１２０には、シフトブロック１１０からシフトブロック１１０の出力であるシフト電流Ｉ_{ＳＨＩＦＴ}が入力される。また、減算ブロック１２０には、ＰＴＡＴブロック１００からＰＴＡＴブロック１００の出力であるＰＴＡＴ電流Ｉ_ＰＴＡＴが入力される。トランジスタＭｎ１にはシフト電流Ｉ_{ＳＨＩＦＴ}が印加され、トランジスタＭｎ１とトランジスタＭｎ２とからなる電流コピー回路は、シフト電流Ｉ_{ＳＨＩＦＴ}をコピーし、トランジスタＭｎ２のドレイン電流としてシフト電流Ｉ_{ＳＨＩＦＴ}と同じ値の電流を出力端子Ｖ_ｏｕｔから引き込む。このとき、出力端子Ｖ_ｏｕｔにはＰＴＡＴブロックからのＰＴＡＴ電流Ｉ_ＰＴＡＴが押し込まれるため、ＰＴＡＴ電流_{ＩＰＴＡＴ}からシフト電流Ｉ_{ＳＨＩＦＴ}が減算される。そして、ＰＴＡＴ電流Ｉ_ＰＴＡＴからシフト電流Ｉ_{ＳＨＩＦＴ}が減算された差分は、センス電流として第３抵抗器Ｒ３に印加される。これにより、温度の検出信号であるセンス電流は、出力端子Ｖ_ｏｕｔから電圧信号として出力される。すなわち、減算ブロック１２０は、ＰＴＡＴ電流からシフト電流を減算したセンス電流に基づいてセンス電圧を発生させ、センス電圧を出力端子から出力する機能を有する。

ここで、計算によりセンス電圧を求めることで、その温度依存性を示す。

センス電圧Ｖ_ｏｕｔは、上述した式（４）、（７）から下記式（８）で与えられる。

式（８）に注目すると、Ｒ１とＲ３並びにＲ２とＲ３が、それぞれ比（Ｒ３／Ｒ１、Ｒ３／Ｒ２）の形となっているので、同じ温度依存性を有する抵抗を用いることで、それぞれの抵抗の温度依存性を相殺していることが分かる。特に、集積化した回路においては、同じ材料で近傍に配置すれば同じ温度依存性を持つことが知られており、本発明の実施形態として有利である。一方、ディスクリートとする場合には、同一材料でかつ熱結合をすることで、同じ温度依存性を実現することができる。

式（８）の第１項の温度Ｔ_ｄの係数に注目すると、該係数の第１項は、ＰＴＡＴ電流Ｉ_ＰＴＡＴの温度に対する正の傾きを示している。該係数の第２項は、シフト電流Ｉ_{ＳＨＩＦＴ}の温度に対する負の傾きを示している。そうすると、本実施形態によるセンス電圧Ｖ_ｏｕｔは、ＰＴＡＴ電流Ｉ_ＰＴＡＴのみを用いる場合より、温度Ｔ_ｄに対する傾きが大きくなることが判る。すなわち、本実施形態に係る温度センサ１によれば、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する傾きを大きくすることができるので、温度の測定感度を向上させることができる。

式（８）の第２項に注目すると、該第２項は温度Ｔ_ｄに依存しない定数であり、温度Ｔ_ｄが零のときのセンス電圧Ｖ_ｏｕｔの値、すなわち、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対するグラフの切片を示している。そして、該第２項のトランジスタＭｐ６の並列接続数γ、第２抵抗器Ｒ２、Ｓの値、トランジスタＭｐ５の並列接続数β、第１抵抗器Ｒ１、トランジスタＱｐ２の並列接続数α、を適切に選択することで、該切片の値を小さくすることができる。これにより、本実施形態によれば、センス電圧Ｖ_ｏｕｔは、ＰＴＡＴ電流Ｉ_ＰＴＡＴのみを用いる場合より、温度Ｔ_ｄに対する切片を小さくすることができることが判る。すなわち、本実施形態によれば、センス電圧Ｖ_ｏｕｔの絶対値を小さくすることができるので、温度の測定範囲の拡大を実現することができる。

ここで、本実施形態が、温度の測定感度を向上させ、温度の測定範囲を拡大させる理由についてさらに詳細に説明する。

図６は、ＰＴＡＴブロック１００のみの場合の出力電圧の温度依存性（Ａ）と、ＰＴＡＴブロック１００とシフトブロック１１０と減算ブロック１２０とを接続させた本実施形態に係る温度センサ１の出力電圧の温度依存性（Ｂ）と、を示す説明図である。ここで、図６のＡは、ＰＴＡＴブロックは電流出力（すなわち、ＰＴＡＴ電流Ｉ_ＰＴＡＴを出力する）であるため、ＰＴＡＴブロックの出力（すなわち、トランジスタＭｐ５のドレイン）に抵抗器Ｒ３と同じ値の抵抗器を接続してＰＴＡＴ電流Ｉ_ＰＴＡＴを、擬似的にセンス電圧に変換した場合の特性を示している。すなわち、図６のＡは、従来の温度センサの出力電圧の温度依存性を示すものである。

式（４）において、Ｉ_ＰＴＡＴに抵抗器Ｒ３の抵抗値であるＲ３を乗じると、ＰＴＡＴブロック１００のみの場合のセンス電圧Ｖ_ｏｕｔが求められ、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する傾きをａとすると、下記式（９）となる。

式（８）において、本実施形態のセンス電圧Ｖ_ｏｕｔを、上記ａ、およびその他の定数ｂ、ｃを用いて示すと、下記式（１０）のように表現することができる。

式（９）および式（１０）をそれぞれグラフ化したものが図６のＡおよびＢである。ｂは負の値であるので、（ａ−ｂ）の値はａの値より大きくなる。したがって、本実施形態によれば、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する傾きを大きくすることができるので、温度の測定感度を向上させることができる。また、ｃは正の値である。したがって、本実施形態によれば、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する切片を小さくすることができるので、温度の測定範囲の拡大を実現することができる。

図６のＡに示すように、従来の温度センサにおいては、センス電圧Ｖ_ｏｕｔがＶＤＤ電源の電圧を超えることはないため、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する切片が大きいと、温度検出範囲の仕様（例えば、最大検出温度が９５℃）を満たすことができない場合がある。実際には、センス電圧Ｖ_ｏｕｔの出力端子とＶＤＤ電源の間には、通常、能動素子（例えば、トランジスタＭｐ５）を有し、該能動素子を通常動作させる（例えば、ｐＭＯＳトランジスタＭｐ５を飽和領域で動作させる）ための電圧幅が必要となるため、センス電圧Ｖ_ｏｕｔによる温度の測定範囲はさらに狭くなる。したがって、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する切片を小さくすることは温度の測定範囲を拡大するために有効である。

一方、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する切片を小さくするだけであれば、センス電流をセンス電圧Ｖ_ｏｕｔに変換する抵抗器（例えば、第３抵抗器Ｒ３）の抵抗値を小さくすればよい。しかし、単に該抵抗器の抵抗値を小さくすると、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する傾きも小さくなるため、温度の測定感度が低下してしまう。

そこで、本実施形態によれば、絶対温度に対し正の依存性を有するＰＴＡＴ電流から絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流を減算し、第３抵抗器Ｒ３で電圧変換してセンス電圧Ｖ_ｏｕｔとして出力する。これにより、図６のＢに示すように、センス電圧Ｖ_ｏｕｔの温度変化率を増大し、かつ、センス電圧Ｖ_ｏｕｔの絶対値（すなわち、センス電圧Ｖ_ｏｕｔの温度Ｔ_ｄに対する切片）を減少させることができるため、温度の測定感度の向上および測定範囲の拡大を実現することができる。

本実施形態に係る温度センサのシミュレーション結果について説明する。

図７は、本実施形態に係る温度センサのセンス電圧Ｖ_ｏｕｔのＶＤＤ電源電圧依存性のシミュレーション結果（Ａ）と、センス電圧Ｖ_ｏｕｔの温度変化率のＶＤＤ電源電圧依存性のシミュレーション結果（Ｂ）を示す図である。

図７のＡから明らかなように、本実施形態に係る温度センサによれば、−４０℃から１００℃の温度範囲において、センス電圧Ｖ_ｏｕｔが飽和することなく、良好な直線性を有する。したがって、本実施形態によれば、温度の測定範囲の拡大を実現できる。

また、図７のＡおよびＢから明らかなように、本実施形態に係る温度センサによれば、センス電圧Ｖ_ｏｕｔおよびその温度係数とも、ＶＤＤ電源電圧依存性を十分小さくすることができる。したがって、本実施形態によれば、電源変動特性、すなわち、ＰＳＲＲ（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）特性の良好な温度センサを実現できる。

また、図７のＢから明らかなように、本実施形態に係る温度センサによれば、９ｍＶ／℃以上の良好なセンス電圧の温度変化率を実現できる。したがって、本実施形態によれば、温度の測定感度の向上を実現できる。

図８は、本実施形態に係る温度センサの−４０℃〜１００℃の温度における利得が７２ｄＢ（３１６２倍）のときのセンス電圧Ｖ_ｏｕｔの温度変化率の電源電圧依存性を示す図である。

図８から明らかなように、本実施形態によれば、利得７２ｄＢにおいて、ＶＤＤ電源電圧３〜５Ｖ、温度測定範囲−４０℃〜１００℃、センス電圧温度変化率９ｍＶ／℃以上という温度センサとして十分な性能を実現できる。

[第２実施形態]
次に、本発明の第２実施形態に係る温度センサについて説明する。

本実施形態と第１実施形態とで異なる点は、本実施形態のＰＴＡＴブロック１００を構成するＰＴＡＴ回路、および、シフトブロック１１０を構成するシフト回路においてオペアンプを使用しない点である。すなわち、本実施形態においては、オペアンプによる仮想短絡動作を２つのトランジスタにより簡易的に実現する。なお、その他の点については第１実施形態と同様であるので、重複となる説明は原則として省略する。

図９は、本実施形態に係る温度センサの概略的な回路構成を示す図である。本実施形態に係る温度センサ１は、第１実施形態と同様に、ＰＴＡＴブロック（第１信号生成回路）１００、シフトブロック（第２信号生成回路）１１０、減算ブロック（減算回路）１２０、を有する。

ＰＴＡＴブロック１００はＰＴＡＴ回路により構成される。以下、ＰＴＡＴ回路の構成について説明する。ＰＴＡＴ回路は、トランジスタＱｐ１、トランジスタＱｐ２、第３ｎＭＯＳトランジスタＭｎ３（以下、単に「トランジスタＭｎ３」と称する）、第４ｎＭＯＳトランジスタＭｎ４（以下、単に「トランジスタＭｎ４」と称する）、第１抵抗器Ｒ１、トランジスタＭｐ１、トランジスタＭｐ２、トランジスタＭｐ５を有してなる。

第１抵抗器Ｒ１は、一端がトランジスタＱｐ２のエミッタに接続され、他端がトランジスタＭｎ４のソースに接続される。

トランジスタＭｎ３とトランジスタＭｎ４は同一のｎＭＯＳトランジスタが用いられる。トランジスタＭｎ３は、ゲートとドレインがショートされ、該ショートされたゲートとドレインがトランジスタＭｎ４のゲートおよびトランジスタＭｐ１のドレインと接続される。トランジスタＭｎ３のソースは、トランジスタＱｐ１のエミッタと接続される。

トランジスタＭｐ１とトランジスタＭｐ２は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ１とトランジスタＭｐ２は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。トランジスタＭｐ２は、ゲートとドレインがショートされ、トランジスタＭｎ４のドレインに接続される。

トランジスタＭｐ５は、トランジスタＭｐ１およびトランジスタＭｐ２に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタが複数（図９では、β個）並列に接続されることで構成される。並列接続数βの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。

ＰＴＡＴ回路の回路動作について説明する。トランジスタＭｐ１とトランジスタＭｐ２とは電流コピー回路をなし、トランジスタＭｐ２のドレイン電流がトランジスタＭｐ１のドレイン電流としてコピーされる。すなわち、トランジスタＭｐ２とトランジスタＭｐ１のドレイン電流は等しくなる。トランジスタＭｐ２のドレイン電流はトランジスタＭｎ４に流れ、トランジスタＭｐ１のドレイン電流はトランジスタＭｎ３に流れる。トランジスタＭｎ３とトランジスタＭｎ４のゲートはショートされ、かつ、トランジスタＭｎ３とトランジスタＭｎ４のソース電流は等しいため、トランジスタＭｎ３とトランジスタＭｎ４のソース電位は等しくなる。一方、トランジスタＱｐ１およびトランジスタＱｐ２にはそれぞれ同じ値の電流（すなわち、それぞれトランジスタＭｎ３のソース電流およびトランジスタＭｎ４のソース電流）が印加されるが、トランジスタＱｐ１は１個のｐｎｐトランジスタからなるのに対し、トランジスタＱｐ２はα個のｐｎｐトランジスタからなるため、トランジスタＱｐ１のＶｂｅは、Ｑｐ２のＶｂｅより大きくなる。トランジスタＭｎ３とトランジスタＭｎ４のソース電位は等しいため、Ｑｐ１のＶｂｅの値と、Ｑｐ２のＶｂｅと第１抵抗器Ｒ１における電圧降下との和と、が等しくなるようにトランジスタＱｐ１、トランジスタＱｐ２、および第１抵抗器Ｒ１に電流が印加される。その結果、Ｑｐ１とＱｐ２のＶｂｅの差に相当する電圧が第１抵抗器Ｒ１に印加される。

トランジスタＭｐ１、Ｍｐ２、Ｍｐ５は電流コピー回路をなし、トランジスタＭｐ１、Ｍｐ２のドレイン電流は所定の倍率（第１倍率）βでβ倍されトランジスタＭｐ５のドレイン電流をなす。トランジスタＭｐ５のドレイン電流が、ＰＴＡＴブロックの出力電流であるＰＴＡＴ電流（第１信号）となる。

シフトブロック１１０はシフト回路により構成される。以下、シフト回路の構成について説明する。シフト回路は、トランジスタＱｐ３、第５ｎＭＯＳトランジスタＭｎ５（以下、単に「トランジスタＭｎ５」と称する）、第６ｎＭＯＳトランジスタＭｎ６（以下、単に「トランジスタＭｎ６」と称する）、第２抵抗器Ｒ２、トランジスタＭｐ３、トランジスタＭｐ４、トランジスタＭｐ６を有してなる。

トランジスタＱｐ３は、ベースとコレクタがショートされ、ＧＮＤ電源に接続される。これにより、トランジスタＱｐ３は一つのｐｎ接合からなるダイオードを構成する。すなわち、トランジスタＱｐ３からなるダイオード（第３ダイオード）のカソードはＧＮＤ電源に接続される。また、トランジスタＱｐ３からなるダイオードのアノードは、トランジスタＭｎ６のソースに接続される。

トランジスタＱｐ３に用いるｐｎｐトランジスタの逆方向飽和電流Ｉ_ｓの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。

第２抵抗器Ｒ２は、一端がＧＮＤ電源に接続され、他端がトランジスタＭｎ５のソースに接続される。

トランジスタＭｎ５とトランジスタＭｎ６は同一のｎＭＯＳトランジスタが用いられる。トランジスタＭｎ５は、ゲートとドレインがショートされ、該ショートされたゲートとドレインがトランジスタＭｎ６のゲートおよびトランジスタＭｐ４のドレインと接続される。トランジスタＭｎ６のソースは、トランジスタＱｐ３のエミッタと接続される。

トランジスタＭｐ３とトランジスタＭｐ４は、同一のｐＭＯＳトランジスタが用いられる。トランジスタＭｐ３とトランジスタＭｐ４は、互いのゲートがショートされるとともに、ソースがＶＤＤ電源（第１電源）に接続される。トランジスタＭｐ３は、ゲートとドレインがショートされ、トランジスタＭｎ６のドレインと接続される。

トランジスタＭｐ６は、トランジスタＭｐ３およびトランジスタＭｐ４に用いられるｐＭＯＳトランジスタと同じｐＭＯＳトランジスタが複数（図９では、γ個）並列に接続されることで構成される。並列接続数γの値は、温度センサ１の特性を決定する値であり、温度センサ１に要求される仕様を満たすように適宜決定される。

シフト回路の回路動作について説明する。トランジスタＭｐ３とトランジスタＭｐ４とは電流コピー回路をなし、トランジスタＭｐ３のドレイン電流がトランジスタＭｐ４のドレイン電流としてコピーされる。すなわち、トランジスタＭｐ３とトランジスタＭｐ４のドレイン電流は等しくなる。トランジスタＭｐ３のドレイン電流はトランジスタＭｎ６に流れ、トランジスタＭｐ４のドレイン電流はトランジスタＭｎ５に流れる。トランジスタＭｎ５とトランジスタＭｎ６のゲートは接続され、かつ、トランジスタＭｎ５とトランジスタＭｎ６のソース電流は等しいため、トランジスタＭｎ５とトランジスタＭｎ６のソース電位は等しくなる。一方、トランジスタＱｐ３および第２抵抗器Ｒ２にはそれぞれ同じ値の電流（すなわち、それぞれトランジスタＭｎ６のソース電流およびトランジスタＭｎ５のソース電流）が印加される。トランジスタＭｎ６とトランジスタＭｎ５のソース電位は等しいため、Ｑｐ３のＶｂｅの値と、第２抵抗器Ｒ２における電圧降下の値と、が等しくなるようにトランジスタＱｐ３および第１抵抗器Ｒ１にそれぞれ同じ大きさの電流が印加される。その結果、Ｑｐ３のＶｂｅに相当する電圧が第２抵抗器Ｒ２に印加される。

トランジスタＭｐ３、Ｍｐ４、Ｍｐ６は電流コピー回路をなし、トランジスタＭｐ３のドレイン電流は所定の倍率（第２倍率）γでγ倍されトランジスタＭｐ６のドレイン電流をなす。トランジスタＭｐ６のドレイン電流が、シフトブロック１１０の出力電流であるシフト電流（第２信号）となる。

減算ブロック１２０を構成する減算回路は、第１実施形態と同様であるので、説明を省略する。

図１０は、本実施形態に係る温度センサのセンス電圧Ｖ_ｏｕｔのＶＤＤ電源電圧依存性のシミュレーション結果を示す図である。

図１０によれば、本実施形態に係る温度センサは、第１実施形態に係る温度センサよりもＶＤＤ電源電圧依存性が大きい。すなわち、本実施形態は、ＰＳＲＲ特性においては、第１実施形態より劣ることが判る。これは、電流コピー回路をなすｐＭＯＳトランジスタ（例えば、トランジスタＭｐ１とトランジスタＭｐ２）のドレイン電圧の差に起因するチャネル長変調効果が原因である。すなわち、ＶＤＤ電源電圧が大きくなるにしたがって、電流コピー回路をなす２つのｐＭＯＳトランジスタのソース−ドレイン間電圧の差が拡大し、これにより、電流コピー回路のコピー率が変動したことが原因である。

図１０から明らかなように、本実施形態に係る温度センサによれば、−４０℃から１００℃の温度範囲において、センス電圧Ｖ_ｏｕｔが飽和することなく、良好な直線性を有する。したがって、本実施形態によれば、温度の測定範囲の拡大を実現できる。

このように、本実施形態によれば、温度の測定感度の向上および測定範囲の拡大を実現することができる。

また、本実施形態によれば、第１実施形態と異なり、オペアンプを使用しないことにより、より小規模の回路で温度の測定感度の向上および測定範囲の拡大を実現することができるため、チップサイズの削減、消費電力の削減が可能という効果を奏する。

[第３実施形態]
本発明の第３実施形態に係る温度センサについて説明する。

本実施形態は、第２実施形態に係る温度センサを改良したものである。本実施形態と第２実施形態とで異なる点は、本実施形態は、第２実施形態に係る温度センサを構成する回路に含まれる電流コピー回路にカスコード接続を付加している点である。カスコード接続を付加することにより、コピー回路を構成するＭＯＳトランジスタのチャネル長変調効果による影響を減少させることができるため、温度センサのセンス電圧Ｖ_ｏｕｔのＰＳＲＲを向上させることができる。以下、本実施形態について説明するが、第１実施形態および第２実施形態の説明と重複となる説明は省略する。

図１１は、本実施形態に係る温度センサの概略的な回路構成を示す図である。本実施形態に係る温度センサ１は、第２実施形態と同様に、ＰＴＡＴブロック（第１信号生成回路）１００、シフトブロック（第２信号生成回路）１１０、減算ブロック（減算回路）１２０、を有する。

本実施形態に係るＰＴＡＴブロック１００を構成するＰＴＡＴ回路は、第２実施形態におけるＰＴＡＴ回路を構成する素子に加え、第７ｐＭＯＳトランジスタＭｐ７（以下、単に「トランジスタＭｐ７」と称する）、第８ｐＭＯＳトランジスタＭｐ８（以下、単に「トランジスタＭｐ８」と称する）、第７ｎＭＯＳトランジスタＭｎ７（以下、単に「トランジスタＭｎ７」と称する）、第８ｎＭＯＳトランジスタＭｎ８（以下、単に「トランジスタＭｎ８」と称する）、第１１ｐＭＯＳトランジスタＭｐ１１（以下、単に「トランジスタＭｐ１１」と称する）を有する。

本実施形態におけるＰＴＡＴ回路は、第２実施形態におけるＰＴＡＴ回路に含まれる電流コピー回路にカスコード接続が付加される。すなわち、トランジスタＭｐ１おトランジスタＭｐ２、トランジスタＭｐ５からなる電流コピー回路には、トランジスタＭｐ７、トランジスタＭｐ８、トランジスタＭｐ１１からなるカスコード接続が付加される。また、トランジスタＭｎ３およびトランジスタＭｎ４からなる回路には、トランジスタＭｎ７およびトランジスタＭｎ８からなるカスコード接続が付加される。このように、電流ミラー回路にカスコード接続を付加することで、電流ミラー回路の出力抵抗をより大きくすることができるため、電流ミラー回路をなすＭＯＳトランジスタのチャネル長変調効果の影響を低減することができる。その結果、センス電圧Ｖ_ｏｕｔの電源変動特性、すなわち、ＰＳＲＲを向上させることができる。

本実施形態に係るシフトブロック１１０を構成するシフト回路は、第２実施形態におけるシフト回路を構成する素子に加え、第９ｐＭＯＳトランジスタＭｐ９（以下、単に「トランジスタＭｐ９」と称する）、第１０ｐＭＯＳトランジスタＭｐ１０（以下、単に「トランジスタＭｐ１０」と称する）、第９ｎＭＯＳトランジスタＭｎ９（以下、単に「トランジスタＭｎ９」と称する）、第１０ｎＭＯＳトランジスタＭｎ１０（以下、単に「トランジスタＭｎ１０」と称する）、第１２ｐＭＯＳトランジスタＭｐ１２（以下、単に「トランジスタＭｐ１２」と称する）を有する。

本実施形態におけるシフト回路は、第２実施形態におけるシフト回路に含まれる電流コピー回路にカスコード接続が付加される。すなわち、トランジスタＭｐ４、トランジスタＭｐ３、トランジスタＭｐ６、からなる電流コピー回路には、トランジスタＭｐ１０、トランジスタＭｐ９、トランジスタＭｐ１２、からなるカスコード接続が付加される。また、トランジスタＭｎ６およびトランジスタＭｎ５からなる回路には、トランジスタＭｎ９およびトランジスタＭｎ１０からなるカスコード接続が付加される。このように、電流ミラー回路にカスコード接続を付加することで、電流ミラー回路をなすＭＯＳトランジスタのチャネル長変調効果の影響を低減し、センス電圧Ｖ_ｏｕｔの電源変動特性を向上させることができる。

本実施形態に係る減算ブロック１２０を構成する減算回路は、第２実施形態における減算回路を構成する素子に加え、第１１ｎＭＯＳトランジスタＭｎ１１（以下、単に「トランジスタＭｎ１１」と称する）、第１２ｎＭＯＳトランジスタＭｎ１２（以下、単に「トランジスタＭｎ１２」と称する）、を有する。

本実施形態における減算回路は、第２実施形態における減算回路に含まれる電流コピー回路にカスコード接続が付加される。すなわち、トランジスタＭｎ１およびトランジスタＭｎ２からなる電流コピー回路には、トランジスタＭｎ１１およびトランジスタＭｎ１２からなるカスコード接続が付加される。このように、電流ミラー回路にカスコード接続を付加することで、電流ミラー回路をなすＭＯＳトランジスタのチャネル長変調効果の影響を低減し、センス電圧Ｖ_ｏｕｔの電源変動特性を向上させることができる。

図１２は、本実施形態に係る温度センサのセンス電圧Ｖ_ｏｕｔのＶＤＤ電源電圧依存性のシミュレーション結果（Ａ）と、センス電圧Ｖ_ｏｕｔの温度変化率のＶＤＤ電源電圧依存性のシミュレーション結果（Ｂ）を示す図である。

図１２のＡから明らかなように、本実施形態に係る温度センサによれば、−４０℃から１００℃の温度範囲において、センス電圧Ｖ_ｏｕｔが飽和することなく、良好な直線性を有する。したがって、本実施形態によれば、温度の測定範囲の拡大を実現できる。

また、図１２のＡおよびＢから明らかなように、本実施形態に係る温度センサによれば、センス電圧Ｖ_ｏｕｔおよびその温度係数とも、ＶＤＤ電源電圧依存性を十分小さくすることができる。したがって、本実施形態によれば、ＰＳＲＲ特性の良好な温度センサを実現できる。

また、図１２のＢから明らかなように、本実施形態に係る温度センサによれば、９ｍＶ／℃以上の良好なセンス電圧温度変化率を実現できる。したがって、本実施形態によれば、温度の測定感度の向上を実現できる。

以上、本実施形態に係る温度センサについて説明したが、本実施形態は第２実施形態の奏する効果に加え、温度センサのＰＳＲＲ特性がより向上するという効果を奏する。

また、第１実施形態と異なり、オペアンプを使用しないことにより、小規模の回路で温度の測定感度の向上、測定範囲の拡大、さらにＰＳＲＲ特性の向上、を実現することができるため、チップサイズの削減、消費電力の削減が可能という効果を奏する。

[第４実施形態]
本発明の第４実施形態に係る温度センサについて説明する。

本実施形態は、第１実施形態に係る温度センサを改良したものである。本実施形態と第１実施形態とで異なる点は、本実施形態は、第１実施形態の減算回路の出力に、電流コピー回路を２段付加している点である。その他の点については第１実施形態と同様であるので、重複となる説明は省略する。

図１３は、温度センサ１の減算ブロック１２０を示す図である。減算ブロック１２０は、減算回路によりなる。本実施形態の減算回路は、第１実施形態の減算回路を構成する素子に加え、第１３ｎＭＯＳトランジスタＭｎ１３（以下、単に「トランジスタＭｎ１３」と称する）、第１４ｎＭＯＳトランジスタＭｎ１４（以下、単に「トランジスタＭｎ１４」と称する）、第１３ｐＭＯＳトランジスタＭｐ１３（以下、単に「トランジスタＭｐ１３」と称する）、第１４ｐＭＯＳトランジスタＭｐ１４（以下、単に「トランジスタＭｐ１４」と称する）、を有する。

減算回路の構成について説明する。本実施形態の減算回路は、第１実施形態における減算回路の出力に、電流コピー回路が２段付加される。すなわち、トランジスタＭｎ１３およびトランジスタＭｎ１４からなる１段目の電流コピー回路とトランジスタＭｐ１３およびトランジスタＭｐ１４からなる２段目の電流コピー回路が第１実施形態における減算回路の出力に付加される。すなわち、トランジスタＭｎ１３はゲートとドレインがショートされてトランジスタＭｎ１４のゲートと接続されるとともに、トランジスタＭｎ１３のゲートおよびドレインはトランジスタＭｎ２のドレインに接続される。トランジスタＭｎ１３およびトランジスタＭｎ１４のソースは、ＧＮＤ電源に接続される。トランジスタＭｐ１３はゲートとドレインがショートされてトランジスタＭｐ１４のゲートと接続されるとともに、トランジスタＭｐ１３のゲートおよびドレインはトランジスタＭｎ１４のドレインに接続される。トランジスタＭｐ１３およびトランジスタＭｐ１４のソースは、ＶＤＤ電源に接続される。第３抵抗器Ｒ３は、トランジスタＭｐ１４のドレインとＧＮＤ電源との間に接続される。

減算回路の回路動作を説明する。ＰＴＡＴ回路から入力されるＰＴＡＴ電流Ｉ_ＰＴＡＴは、トランジスタＭｐ５のドレイン電流として減算回路に供給される。一方、トランジスタＭｎ１およびトランジスタＭｎ２からなる電流コピー回路は、シフト回路のトランジスタＭｐ６から供給されたシフト電流Ｉ_{ＳＨＩＦＴ}をコピーしてトランジスタＭｎ２のドレイン電流として流す。トランジスタＭｐ５から供給されるＰＴＡＴ電流Ｉ_ＰＴＡＴの方向と、トランジスタＭｎ２がドレイン電流として流すシフト電流Ｉ_{ＳＨＩＦＴ}の方向が逆であるため、ＰＴＡＴ電流Ｉ_ＰＴＡＴからシフト電流Ｉ_{ＳＨＩＦＴ}が減算され、その結果生じるセンス電流（すなわち、Ｉ_ＰＴＡＴ−Ｉ_{ＳＨＩＦＴ}）が前記１段目の電流コピー回路に入力される。センス電流は、前記１番目の電流コピー回路と前記２番目の電流コピー回路で順次コピーされ、トランジスタＭｐ１４のドレイン電流として第３抵抗器Ｒ３に印加される。第３抵抗器Ｒ３は、トランジスタＭｐ１４からセンス電流の印加を受け、センス電圧Ｖ_ｏｕｔに変換し、センス電圧Ｖ_ｏｕｔを出力端子から出力する。

本実施形態によれば、第１実施形態の減算回路の出力に２段の電流コピー回路を付加することで、温度センサの出力端子に接続される第３抵抗器Ｒ３における電圧降下によって減算回路が受ける特性面への影響を軽減することができる。また、第３抵抗器Ｒ３にセンス電流を供給するトランジスタＭｐ１４はセンス電流のみを流せばよいため、トランジスタＭｐ１４の出力抵抗を低減することができ、測定範囲のさらなる拡大を実現することができる。

以上、本実施形態に係る温度センサについて説明したが、本実施形態は第１実施形態の奏する効果に加え、温度検出精度のさらなる向上と、測定範囲のさらなる拡大を実現することができる。

本発明の複数の実施形態について説明したが、本発明の範囲は、上述した実施形態に限定されるものではない。たとえば、第４実施形態の減算回路で第２実施形態または第３実施形態の減算回路に置き換えた温度センサも本発明の範囲に属する。

また、実施形態においては、絶対温度に対し正の依存性を有するＰＴＡＴ電流から絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流を減算（電流による減算）したセンス電流を、抵抗器に印加してセンス電圧に変換し出力している。しかし、絶対温度に対し正の依存性を有する電圧から絶対温度に対し負の依存性を有するシフト電圧を、例えば、演算増幅器で減算（電圧による減算）し、これをセンス電圧として出力してもよい。

１ 温度センサ、
１００ ＰＴＡＴブロック、
１１０ シフトブロック、
１２０ 減算ブロック。

Claims (4)

1. 絶対温度に対し正の依存性を有する第１信号から前記絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を減算したセンス信号に基づくセンス電圧を出力することで、前記絶対温度に対する前記センス信号の変化率を増大させて温度測定感度を向上し、かつ、前記センス信号の絶対値を減少させて温度測定範囲を拡大することを特徴とする温度検出方法。
2. 絶対温度に対し正の依存性を有する第１信号を出力する第１信号生成回路と、
   前記絶対温度に対し負の依存性を有し且つ正のオフセットを有する第２信号を出力する第２信号生成回路と、
   前記第１信号から前記第２信号を減算したセンス信号に基づくセンス電圧を出力する減算回路と、
   を有することを特徴とする温度センサ。
3. 前記減算回路は、
   前記第１信号から前記第２信号を減算することで、前記絶対温度に対する前記センス信号の変化率を増大させて温度測定感度を向上し、かつ、前記センス信号の絶対値を減少させて温度測定範囲を拡大することを特徴とする請求項２に記載の温度センサ。
4. 前記第１信号は、絶対温度に対し正の依存性を有するＰＴＡＴ電流であり、
   前記第２信号は、前記絶対温度に対し負の依存性を有し且つ正のオフセットを有するシフト電流であり、
   前記センス信号は、前記ＰＴＡＴ電流から前記シフト電流を減算したセンス電流であり、
   前記センス電圧は、前記センス電流を抵抗器に印加して電圧に変換してなることを特徴とする請求項２または３に記載の温度センサ。