JP5458234B2 - バンドギャップ基準電源回路 - Google Patents
バンドギャップ基準電源回路 Download PDFInfo
- Publication number
- JP5458234B2 JP5458234B2 JP2008014961A JP2008014961A JP5458234B2 JP 5458234 B2 JP5458234 B2 JP 5458234B2 JP 2008014961 A JP2008014961 A JP 2008014961A JP 2008014961 A JP2008014961 A JP 2008014961A JP 5458234 B2 JP5458234 B2 JP 5458234B2
- Authority
- JP
- Japan
- Prior art keywords
- bias
- gate
- power supply
- conductivity type
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Description
本発明の第1の実施形態を図1と図2を参照しながら説明する。図1は、図2に示す回路をブロック化して示したものである。図1及び図2において、図5に示すものと同一の構成には同一の参照符号を用いている。図1及び図2に示すバンドギャップ基準電源のダイオード対回路BGR_Diode_Pairと差動アンプAMP1の各ブロックは、従来技術の図5と同様にバンドギャップ基準電源回路を構成している。本実施の形態では、これにブロックAMP2の差動アンプからなる、バンドギャップ基準電源回路の出力よりも低い所定の電圧を出力する補助電源回路を並列に設けることでバンドギャップ基準電源回路が安定して立ち上がることができるようにしている。
次に図3を参照して本発明の第2の実施の形態について説明する。図3に示すバンドギャップ基準電源回路は、図2に示す回路と、図1の差動アンプAMP2とバイアス発生回路Bias Generatorとに対応する構成が異なっている(図3では、それぞれ差動アンプAMP2Aとバイアス発生回路Bias Generator Aとしている)。なお、各図と同一の構成には同一の参照符号を用いている。
次に図4を参照して本発明の第3の実施の形態について説明する。図4に示すバンドギャップ基準電源回路は、図2に示す回路と、図1のバイアス発生回路Bias Generatorに対応する構成が異なっている(図4では、バイアス発生回路Bias Generator Bとしている)。なお、各図と同一の構成には同一の参照符号を用いている。
A1,A2…差動増幅回路
AMP1,AMP2,AMP2A…差動アンプ
R1〜R8…抵抗
MP1〜MP11…PチャネルMOSトランジスタ
NM1〜NM13…NチャネルMOSトランジスタ
Claims (15)
- カソードが接地電位VSSに、アノードが第1の電圧検出端子IN1に接続された第1のダイオードD1と、
カソードが接地電位VSSに接続され、第1のダイオードD1とは接合面積の異なる第2のダイオードD2と、
一端が第1の電圧検出端子IN1に接続され、他端が基準電圧出力端子BG_REFに接続された第1の抵抗R1と、
一端が第2の電圧検出端子IN2に接続され、他端が基準電圧出力端子BG_REFに接続された第2の抵抗R2と、
一端が第2の電圧検出端子IN2に接続され、他端が第2のダイオードD2のアノードに接続された第3の抵抗R3と
からなるバンドギャップ基準電源のダイオード対回路と、
ソースが電源VDDに接続され、ドレインが基準電圧出力端子BG_REFに接続された第1の第1導電型トランジスタMP1と、
正入力端子IN(+)が前記第1の電圧検出端子IN1に接続され、負入力端子IN(−)が前記第2の電圧検出端子IN2に接続され、出力端子OUTBが前記第1の第1導電型トランジスタMP1のゲートに接続された第1の差動増幅回路A1と
からなる第1のオープンドレイン出力差動増幅回路AMP1と、
ソースが電源VDDに接続され、ドレインが基準電圧出力端子BG_REFに接続された第2の第1導電型トランジスタMP2と、
正入力端子IN(+)が前記基準電圧出力端子BG_REFの所定の出力電圧よりも低い第1のバイアス電圧VR1に接続され、負入力端子IN(−)が前記基準電圧出力端子BG_REFに接続され、出力端子OUTBが前記第2の第1導電型トランジスタMP2のゲートに接続された第2の差動増幅回路A2と
からなる第2のオープンドレイン出力差動増幅回路AMP2と
を備えたことを特徴とするバンドギャップ基準電源回路。 - 前記第1の差動増幅回路A1が、
ソースが電源VDDに接続され、ドレインが前記第1の第1導電型トランジスタMP1のゲートに接続された第3の第1導電型トランジスタMP3と、
ソースが電源VDDに接続され、ゲートとドレインが前記第3の第1導電型トランジスタMP3のゲートに接続された第4の第1導電型トランジスタMP4と、
ゲートが前記第1の電圧検出端子IN1に接続され、ドレインが前記第3の第1導電型トランジスタMP3のドレインに接続された第1の第2導電型トランジスタMN1と、
ソースが前記第1の第2導電型トランジスタMN1のソースに接続され、ゲートが前記第2の電圧検出端子IN2に接続され、ドレインが前記第4の第1導電型トランジスタMP4のドレインに接続された第2の第2導電型トランジスタMN2と、
ソースが接地VSSに接続され、ゲートが第1の定電流源ゲートバイアスV_BIAS_Nに接続され、ドレインが前記第1の第2導電型トランジスタMN1のソースに接続された第3の第2導電型トランジスタMN3と
から構成され、
前記第2の差動増幅回路A2が、
ソースが電源VDDに接続され、ドレインが前記第2の第1導電型トランジスタMP2のゲートに接続された第5の第1導電型トランジスタMP5と、
ソースが電源VDDに接続され、ゲートとドレインが前記第5の第1導電型トランジスタMP5のゲートに接続された第6の第1導電型トランジスタMP6と、
ゲートが前記第1のバイアス電圧VR1に接続され、ドレインが前記第5の第1導電型トランジスタMP5のドレインに接続された第4の第2導電型トランジスタMN4と、
ソースが前記第4の第2導電型トランジスタMN4のソースに接続され、ゲートが前記基準電圧出力端子BG_REFに接続され、ドレインが前記第6の第1導電型トランジスタMP6のドレインに接続された第5の第2導電型トランジスタMN5と、
ソースが接地VSSに接続され、ゲートが第1の定電流源ゲートバイアスV_BIAS_Nに接続され、ドレインが前記第4の第2導電型トランジスタMN4のソースに接続された第6の第2導電型トランジスタMN6と
から構成され、
前記第1のバイアス電圧VR1と、前記第1の定電流源ゲートバイアスV_BIAS_Nとが、
ソースが接地VSSに接続され、ゲートが前記第1の定電流源ゲートバイアスV_BIAS_Nに接続されたダイオード接続の第7の第2導電型トランジスタMN7と、
一端が電源VDDに接続され、他端が前記第1のバイアス電圧VR1に接続された第4の抵抗R4と、
一端が前記第1のバイアス電圧VR1に接続され、他端が前記第1の定電流源ゲートバイアスV_BIAS_Nに接続された第5の抵抗R5と
から構成される回路によって発生される
ことを特徴とする請求項1に記載のバンドギャップ基準電源回路。 - 前記第1のバイアス電圧VR1と、前記第1の定電流源ゲートバイアスV_BIAS_Nとを発生する回路がさらに、
一端が前記第1の定電流源ゲートバイアスV_BIAS_Nに接続され、他端が前記第7の第2導電型トランジスタMN7のドレインに接続された第7の抵抗R7と、
一端が前記第1の定電流源ゲートバイアスV_BIAS_Nに接続され、他端が接地VSSに接続された第8の抵抗R8と
を備えていることを特徴とする請求項2に記載のバンドギャップ基準電源回路。 - 前記第2のオープンドレイン出力差動増幅回路AMP2が、
ソースが電源VDDに接続され、ドレインが前記第2の第1導電型トランジスタMP2のゲートに接続された第5の第1導電型トランジスタMP5と、
ソースが電源VDDに接続され、ゲートとドレインが前記第5の第1導電型トランジスタMP5のゲートに接続された第6の第1導電型トランジスタMP6と、
ゲートが第1のバイアス切り替え信号EXVRに接続され、ドレインが前記第2の第1導電型トランジスタMP2のゲートに接続された第10の第2導電型トランジスタMN10と、
ゲートが前記第1のバイアス電圧VR1に接続され、ドレインが前記第10の第2導電型トランジスタMN10のソースに接続された第4の第2導電型トランジスタMN4と、
ソースが前記第4の第2導電型トランジスタMN4のソースに接続され、ゲートが前記基準電圧出力端子BG_REFに接続され、ドレインが前記第6の第1導電型トランジスタMP6のドレインに接続された第5の第2導電型トランジスタMN5と、
ドレインが前記第2の第1導電型トランジスタMP2のゲートに接続され、ゲートが第2のバイアス電圧VR2に接続され、ソースが前記第4の第2導電型トランジスタMN4のソースに接続された第11の第2導電型トランジスタMN11と、
ソースが接地VSSに接続され、ゲートが第1の定電流源ゲートバイアスV_BIAS_Nに接続され、ドレインが前記第4の第2導電型トランジスタMN4のソースに接続された第6の第2導電型トランジスタMN6と、
ソースが電源VDDに接続され、ドレインが前記第1のバイアス切り替え信号EXVRに接続され、ゲートが前記第2の第1導電型トランジスタMP2のゲートに接続された第11の第1導電型トランジスタMP11と、
ソースが電源VDDに接続され、ゲートが第2の定電流源ゲートバイアスV_BIAS_Pに接続された第10の第1導電型トランジスタMP10と、
ソースが接地VSSに接続され、ゲートとドレインが前記第10の第1導電型トランジスタMP10のドレインに接続された第12の第2導電型トランジスタMN12と、
ソースが接地VSSに接続され、ゲートが前記第12の第2導電型トランジスタMN12のドレインに接続され、ドレインが前記第1のバイアス切り替え信号EXVRに接続された第13の第2導電型トランジスタMN13と
から構成され、
前記第1のバイアス電圧VR1と、記第2のバイアス電圧VR2と、前記第1の定電流源ゲートバイアスV_BIAS_Nと、前記第2の定電流源ゲートバイアスV_BIAS_Pとが、
ソースが接地VSSに接続され、ゲートとドレインが前記第1の定電流源ゲートバイアスV_BIAS_Nに接続された第7の第2導電型トランジスタMN7と、
一端が電源VDDに接続され、他端が前記第1のバイアス電圧VR1に接続された第4の抵抗R4と、
一端が前記第1のバイアス電圧VR1に接続され、他端が前記第2のバイアス電圧VR2に接続された第5の抵抗R5と、
一端が前記第2のバイアス電圧VR2に接続され、他端が前記第1の定電流源ゲートバイアスV_BIAS_Nに接続された第6の抵抗R6と、
ソースが接地VSSに接続され、ゲートが前記第1の定電流源ゲートバイアスV_BIAS_Nに接続され、ドレインが前記第2の定電流源ゲートバイアスV_BIAS_Pに接続された第8の第2導電型トランジスタMN8と、
ソースが電源VDDに接続され、ゲートとドレインが前記第2の定電流源ゲートバイアスV_BIAS_Pに接続された第9の第1導電型トランジスタMP9と
から構成される回路によって発生される
ことを特徴とする請求項1に記載のバンドギャップ基準電源回路。 - 前記バイアス電圧VR1が複数の直列接続された抵抗で電源電圧VDDを分圧することで発生されるものである
ことを特徴とする請求項1に記載のバンドギャップ基準電源回路。 - 前記第2の差動増幅回路A2の正入力端子IN(+)に接続される前記第1のバイアス電圧VR1を、前記基準電圧出力端子BG_REFのレベルに応じて複数の値に切り替える切り替え手段を備えている
ことを特徴とする請求項1に記載のバンドギャップ基準電源回路。 - 電源電圧線VDDの電源電圧によらず一定な所定電圧を発生し、基準電圧出力端子BG_REFへ出力するバンドギャップ基準電源回路は、
前記電源電圧線VDDに接続され、前記所定電圧より低い第1のバイアス電圧を生成するバイアス発生回路BGと、
対となるそれぞれの抵抗値が異なり、抵抗とダイオードが直列に接続され、前記基準電圧出力端子BG_REFに並列に接続されるダイオード対回路と、
ソースが前記電源電圧線VDDに接続され、ドレインが前記基準電圧出力端子BG_REFに接続された第1導電型の第1トランジスタMP1と第1導電型の第2トランジスタMP2と、
第1および第2の入力端子が、前記ダイオード対回路のそれぞれの前記抵抗と前記ダイオードとの間のノードに接続される第1の差動増幅器と、
第3の入力端子が前記バイアス発生器BGに接続され、第4の入力端子が前記基準電圧出力端子BG_REFに接続される第2の差動増幅器と、
を有し、
前記第1トランジスタMP1のゲートが、前記第1の差動増幅器の出力に接続され、
前記第2トランジスタMP2のゲートが、前記第2の差動増幅器の出力に接続され、
前記第1のバイアス電圧により前記第2の差動増幅器が動作し、
前記第2トランジスタMP2が前記ダイオード対回路に電流を流すことによって、前記第1の差動増幅器が動作し、
前記第1トランジスタMP1が前記ダイオード対回路に電流を流すことによって、前記所定電圧が前記基準電圧出力端子BG_REFに発生する、ことを特徴とするバンドギャップ基準電源回路。 - 請求項7に記載のバンドギャップ基準電源回路であって、
前記バイアス発生回路BGは、2つの抵抗間に接続された前記第1のバイアス電圧を出力するノードと、前記2つの抵抗に直列に接続されたダイオードで構成される、ことを特徴とするバンドギャップ基準電源回路。 - 請求項7に記載のバンドギャップ基準電源回路であって、
前記バイアス発生回路BGは、更に前記第1のバイアス電圧よりも低い第2のバイアス電圧を備え、
前記バンドギャップ基準電源回路は、更に、前記第1の差動増幅器が動作した後、前記第2の差動増幅器の前記第3の入力端子に対する入力を、前記第1のバイアス電圧から前記第2のバイアス電圧へ切り換える切り換え部を備える、ことを特徴とするバンドギャップ基準電源回路。 - 請求項9に記載のバンドギャップ基準電源回路であって、
前記第2のバイアス電圧の値は、前記所定電圧の値よりも小さい値である、ことを特徴とするバンドギャップ基準電源回路。 - 請求項10に記載のバンドギャップ基準電源回路であって、
前記第2のバイアス電圧への切り換えにより、前記第2トランジスタMP2が、停止する、ことを特徴とするバンドギャップ基準電源回路。 - 請求項9に記載のバンドギャップ基準電源回路であって、
前記切り替え部は、前記電源電圧の値に比例する第1の所定電圧と、前記基準電圧出力端子BG_REFの電圧に比例する第2の所定電圧を比較する、ことを特徴とするバンドギャップ基準電源回路。 - 請求項7に記載のバンドギャップ基準電源回路であって、
前記第1のバイアス電圧は、前記電源電圧が第1の領域において第1の傾き係数を備え、前記第1の領域よりも高い第2の領域において前記第1の傾き係数よりも小さな傾き係数を備える、ことを特徴とするバンドギャップ基準電源回路。 - 請求項13に記載のバンドギャップ基準電源回路であって、
前記第2の領域における前記第1のバイアス電圧の値は、前記所定電圧の値よりも小さい値である、ことを特徴とするバンドギャップ基準電源回路。 - 請求項14に記載のバンドギャップ基準電源回路であって、
前記第1の領域において、前記第1の差動増幅器が動作し、前記第2トランジスタMP2が停止する、ことを特徴とするバンドギャップ基準電源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014961A JP5458234B2 (ja) | 2008-01-25 | 2008-01-25 | バンドギャップ基準電源回路 |
US12/357,992 US8138743B2 (en) | 2008-01-25 | 2009-01-22 | Band-gap reference voltage source circuit with switchable bias voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008014961A JP5458234B2 (ja) | 2008-01-25 | 2008-01-25 | バンドギャップ基準電源回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009176111A JP2009176111A (ja) | 2009-08-06 |
JP2009176111A5 JP2009176111A5 (ja) | 2010-02-25 |
JP5458234B2 true JP5458234B2 (ja) | 2014-04-02 |
Family
ID=40898554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008014961A Expired - Fee Related JP5458234B2 (ja) | 2008-01-25 | 2008-01-25 | バンドギャップ基準電源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8138743B2 (ja) |
JP (1) | JP5458234B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101630173B (zh) * | 2009-08-20 | 2012-06-20 | 四川和芯微电子股份有限公司 | 一种具有低闪烁噪声的cmos带隙基准源电路 |
US8264214B1 (en) * | 2011-03-18 | 2012-09-11 | Altera Corporation | Very low voltage reference circuit |
JP2013051858A (ja) * | 2011-08-31 | 2013-03-14 | Toshiba Corp | 定電圧電源回路及び半導体集積回路 |
US9348346B2 (en) * | 2014-08-12 | 2016-05-24 | Freescale Semiconductor, Inc. | Voltage regulation subsystem |
CN104778931A (zh) * | 2015-03-27 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种像素晶体管的栅极驱动方法和栅极驱动电路 |
JP7193364B2 (ja) * | 2019-01-31 | 2022-12-20 | 日清紡マイクロデバイス株式会社 | 基準電圧源回路 |
CN112578838B (zh) * | 2020-12-25 | 2023-05-26 | 深圳市艾尔曼医疗电子仪器有限公司 | 一种可调高压电压基准源 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
US5260646A (en) * | 1991-12-23 | 1993-11-09 | Micron Technology, Inc. | Low power regulator for a voltage generator circuit |
JP2965141B2 (ja) * | 1996-11-14 | 1999-10-18 | 日本電気株式会社 | 始動回路を有するバンドギャップリファレンス回路 |
JP3185698B2 (ja) * | 1997-02-20 | 2001-07-11 | 日本電気株式会社 | 基準電圧発生回路 |
JPH11121694A (ja) * | 1997-10-14 | 1999-04-30 | Toshiba Corp | 基準電圧発生回路およびその調整方法 |
JP2003258105A (ja) * | 2002-02-27 | 2003-09-12 | Ricoh Co Ltd | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 |
JP4667883B2 (ja) * | 2005-01-26 | 2011-04-13 | 株式会社リコー | 定電圧回路及びその定電圧回路を有する半導体装置 |
JP4931619B2 (ja) * | 2006-02-18 | 2012-05-16 | セイコーインスツル株式会社 | バンドギャップ定電圧回路 |
TWI394367B (zh) * | 2006-02-18 | 2013-04-21 | Seiko Instr Inc | 帶隙定電壓電路 |
JP4954850B2 (ja) * | 2007-11-08 | 2012-06-20 | パナソニック株式会社 | 定電圧回路 |
-
2008
- 2008-01-25 JP JP2008014961A patent/JP5458234B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-22 US US12/357,992 patent/US8138743B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009176111A (ja) | 2009-08-06 |
US8138743B2 (en) | 2012-03-20 |
US20090189590A1 (en) | 2009-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5458234B2 (ja) | バンドギャップ基準電源回路 | |
US7301321B1 (en) | Voltage reference circuit | |
CN101685317B (zh) | 带隙基准电压电路 | |
KR920005257B1 (ko) | 정전류원 회로 | |
US7113025B2 (en) | Low-voltage bandgap voltage reference circuit | |
US6437614B1 (en) | Low voltage reset circuit device that is not influenced by temperature and manufacturing process | |
JP5543090B2 (ja) | バンドギャップ電源回路およびその起動方法 | |
US20040239413A1 (en) | Brown-out detector | |
CN111610812B (zh) | 一种带隙基准电源产生电路及集成电路 | |
JP2005128939A (ja) | 半導体集積回路 | |
US9235229B2 (en) | Low power fast settling voltage reference circuit | |
JP2008219486A (ja) | パワーオン検知回路 | |
JP2009098802A (ja) | 基準電圧発生回路 | |
US9710010B2 (en) | Start-up circuit for bandgap reference | |
JP2007060544A (ja) | 温度係数が小さいパワー・オン・リセットを生成する方法及び装置 | |
JP5690469B2 (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
KR20120003799A (ko) | 차동 증폭 회로 및 시리즈 레귤레이터 | |
JP2004146576A (ja) | 半導体温度測定回路 | |
Sun et al. | A low-power low-voltage bandgap reference in CMOS | |
US6400212B1 (en) | Apparatus and method for reference voltage generator with self-monitoring | |
JP5447805B2 (ja) | 温度検出方法および温度センサ | |
KR100939291B1 (ko) | 기준 전압 발생 회로 | |
CN111665897A (zh) | 负温度系数的稳压源电路 | |
CN109491429B (zh) | 带隙参考电压产生电路和带隙参考电压产生系统 | |
JP2004304632A (ja) | パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131029 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |