JP7193364B2 - 基準電圧源回路 - Google Patents
基準電圧源回路 Download PDFInfo
- Publication number
- JP7193364B2 JP7193364B2 JP2019015018A JP2019015018A JP7193364B2 JP 7193364 B2 JP7193364 B2 JP 7193364B2 JP 2019015018 A JP2019015018 A JP 2019015018A JP 2019015018 A JP2019015018 A JP 2019015018A JP 7193364 B2 JP7193364 B2 JP 7193364B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- pnp bipolar
- output terminal
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
式(8)と式(9)と式(10)を用いて式(7)を変形すると、次の関係式(11)が得られる。
20:第2の電圧電流変換回路
30:ベース電流生成回路
40:カレントミラー回路
Claims (5)
- 基準電圧生成回路と、第2の電圧電流変換回路と、ベース電流生成回路と、カレントミラー回路とを備え、
前記基準電圧生成回路は、ベース及びコレクタが接地された第1及び第2のPNPバイポーラトランジスタと、前記第1のPNPバイポーラトランジスタのエミッタに一端が接続された第1の抵抗と、前記第2のPNPバイポーラトランジスタのエミッタに一端が接続された第3の抵抗と、該第3の抵抗の他端に一端が接続された第2の抵抗と、非反転入力端子が前記第3の抵抗の他端に接続され反転入力端子が前記第1のPNPバイポーラトランジスタのエミッタに接続された差動増幅回路と、入力端子が前記差動増幅回路の出力端子に接続され出力端子が前記第1及び第2の抵抗の他端に接続された第1の電圧電流変換回路と、該第1の電圧電流変換回路の入力端子と出力端子の間に接続された容量とを有し、
前記第2の電圧電流変換回路は、入力端子が前記差動増幅回路の出力端子に接続され出力端子が前記ベース電流生成回路の入力端子に接続され、
前記ベース電流生成回路は、前記入力端子が前記カレントミラー回路の第1の出力端子に接続され出力端子が前記カレントミラー回路の入力端子に接続され、第1のPNPバイポーラトランジスタ及び第2のPNPバイポーラトランジスタのベース電流と同じ値の電流を生成して出力し、
前記カレントミラー回路は、第2の出力端子が前記第1のPNPバイポーラトランジスタのエミッタに接続され第3の出力端子が前記第2のPNPバイポーラトランジスタのエミッタに接続されている、
ことを特徴とする基準電圧源回路。 - 請求項1に記載の基準電圧源回路において、
前記基準電圧生成回路は、前記第1のPNPバイポーラトランジスタと前記第2のPNPバイポーラトランジスタの正規化エミッタ面積比が、第1のPNPバイポーラトランジスタ:第2のPNPバイポーラトランジスタ=1:mに設定され(mは正の数)、前記第1の抵抗と第2の抵抗の値が同値に設定されていることを特徴とする基準電圧源回路。 - 請求項1又は2に記載の基準電圧源回路において、
前記ベース電流生成回路は、エミッタが前記ベース電流生成回路の入力端子に接続されコレクタが接地された第3のPNPバイポーラトランジスタと、ゲートとドレインが前記第3のPNPバイポーラトランジスタのベースに接続されソースが接地された第1のNMOSトランジスタと、ゲートが前記第3のPNPバイポーラトランジスタのベースに接続されソースが接地された第2のNMOSトランジスタと、ゲートが前記ベース電流生成回路の入力端子に接続されドレインが前記ベース電流生成回路の出力端子に接続されソースが前記第2のNMOSトランジスタのドレインに接続された第3のNMOSトランジスタとを有し、
前記第1のNMOSトランジスタと前記第2のNMOSトランジスタのサイズ比が、第1のNMOSトランジスタ:第2のNMOSトランジスタ=1:1に設定されていることを特徴とする基準電圧源回路。 - 請求項1、2又は3に記載の基準電圧源回路において、
前記第1の電圧電流変換回路と前記第2の電圧電流変換回路の電圧電流変換率が、第1の電圧電流変換回路:第2の電圧電流変換回路=2:1に設定されていることを特徴とする基準電圧源回路。 - 請求項1、2、3又は4に記載の基準電圧源回路において、
前記カレントミラー回路は、前記カレントミラー回路の入力端子、第1の出力端子、第2の出力端子、第3の出力端子の電流比が、入力端子:第1の出力端子:第2の出力端子:第3の出力端子=1:1:1:1に設定されていることを特徴とする基準電圧源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019015018A JP7193364B2 (ja) | 2019-01-31 | 2019-01-31 | 基準電圧源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019015018A JP7193364B2 (ja) | 2019-01-31 | 2019-01-31 | 基準電圧源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020123184A JP2020123184A (ja) | 2020-08-13 |
JP7193364B2 true JP7193364B2 (ja) | 2022-12-20 |
Family
ID=71993593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019015018A Active JP7193364B2 (ja) | 2019-01-31 | 2019-01-31 | 基準電圧源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7193364B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172153A (ja) | 2005-12-20 | 2007-07-05 | Toshiba Microelectronics Corp | 基準電圧発生回路 |
JP2009176111A (ja) | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | バンドギャップ基準電源回路 |
JP2012243054A (ja) | 2011-05-19 | 2012-12-10 | Asahi Kasei Electronics Co Ltd | バンドギャップリファレンス回路 |
-
2019
- 2019-01-31 JP JP2019015018A patent/JP7193364B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007172153A (ja) | 2005-12-20 | 2007-07-05 | Toshiba Microelectronics Corp | 基準電圧発生回路 |
JP2009176111A (ja) | 2008-01-25 | 2009-08-06 | Elpida Memory Inc | バンドギャップ基準電源回路 |
JP2012243054A (ja) | 2011-05-19 | 2012-12-10 | Asahi Kasei Electronics Co Ltd | バンドギャップリファレンス回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2020123184A (ja) | 2020-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616281B2 (ja) | 低オフセット・バンドギャップ電圧基準 | |
JP4809340B2 (ja) | 絶対温度に比例する電圧回路 | |
US6885178B2 (en) | CMOS voltage bandgap reference with improved headroom | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
US7193454B1 (en) | Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference | |
JP3039454B2 (ja) | 基準電圧発生回路 | |
JP4780968B2 (ja) | 基準電圧回路 | |
US7323857B2 (en) | Current source with adjustable temperature coefficient | |
US7304466B1 (en) | Voltage reference circuit compensated for non-linearity in temperature characteristic of diode | |
US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
US20060038608A1 (en) | Band-gap circuit | |
JP2002270768A (ja) | Cmos基準電圧回路 | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
JP2014533397A (ja) | 低電圧低電力バンドギャップ回路 | |
JP6370126B2 (ja) | 電圧レギュレータ | |
CN112596576B (zh) | 带隙基准电路 | |
JP2008271503A (ja) | 参照電流回路 | |
JP7193364B2 (ja) | 基準電圧源回路 | |
JP2007200234A (ja) | 非線形カレントミラー回路で駆動する基準電圧回路 | |
CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
JP7161950B2 (ja) | 基準電流源回路 | |
JP3414320B2 (ja) | 基準電圧回路 | |
JP2023182426A (ja) | 基準電圧源回路 | |
CN114035640B (zh) | 基准电压电路及其设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221004 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7193364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |