JP2012243054A - バンドギャップリファレンス回路 - Google Patents
バンドギャップリファレンス回路 Download PDFInfo
- Publication number
- JP2012243054A JP2012243054A JP2011112022A JP2011112022A JP2012243054A JP 2012243054 A JP2012243054 A JP 2012243054A JP 2011112022 A JP2011112022 A JP 2011112022A JP 2011112022 A JP2011112022 A JP 2011112022A JP 2012243054 A JP2012243054 A JP 2012243054A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- signal
- voltage
- current
- temperature compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】ダイオード接続されたトランジスタのベース−エミッタ間電圧を用いた、温度に対して負の特性を持つ電圧に、絶対温度に比例する正の特性を持つ電圧を加えて1次の温度補償を行うとともに、さらに前記トランジスタのベース−エミッタ間電圧に含まれる例えば2次の温度特性成分を打ち消す温度補償信号を発生するN次温度補償信号発生回路105を設け、ベース−エミッタ間電圧に、N次温度補償信号発生回路105からの温度補償信号Vcompを加えることにより、ベース−エミッタ間電圧に含まれる2次の温度特性成分による変動を抑制する。
【選択図】 図1
Description
この図11に示すバンドギャップリファレンス回路は、PNP型トランジスタからなるトランジスタQ1およびQ2と、オペアンプOP1と、電流源として機能するP型MOSトランジスタからなるトランジスタM1およびM2と、抵抗R1、R2、R3とで構成されている。
そして、トランジスタM1と抵抗R3とトランジスタQ1とが直列に接続されて、電源VDDおよび接地間に接続され、同様に、トランジスタM2と抵抗R2と抵抗R1とトランジスタQ2とが直列に接続されて、電源VDDおよび接地間に接続されている。
ここで、トランジスタM1に流れる電流をI2、トランジスタM2に流れる電流をI1とすると、トランジスタM1とM2とはトランジスタサイズが等しいため、I1=I2となる。
VN1=VBE(Q1) ……(1)
VN2=VBE(Q2)+R1×I1 ……(2)
ここで、VBE(Q1)はトランジスタQ1のベース−エミッタ間電圧、VBE(Q2)はトランジスタQ2のベース−エミッタ間電圧である。
式(1)および式(2)から、電流I1について解くと、I1は次式(3)で表すことができる。
I1=(VBE(Q1)−VBE(Q2))/R1 ……(3)
Vout=VBE(Q2)+(R1+R2)×I1 ……(4)
ここでΔVBE=(VBE(Q1)−VBE(Q2))とおくと、式(3)および式(4)から、出力電圧Voutは次式(5)と表すことができる。
Vout=VBE(Q2)+ΔVBE×(1+R2/R1) ……(5)
VBE(Q1)=k×T/q×ln(I1/Is1) ……(6)
VBE(Q2)=k×T/q×ln(I2/Is2) ……(7)
ここで、式(6)および(7)中の、kはボルツマン定数、Tは絶対温度、qは電気素量、Is1、Is2はトランジスタQ1、Q2の飽和電流を表す。
Is2=N×Is1 ……(8)
これら式(6)、式(7)、式(8)から、ΔVBEは次式(9)で表すことができる。
ΔVBE=VBE(Q1)−VBE(Q2)
=k×T/q×ln〔(I1/Is1)×(Is2/I2)〕
=k×T/q×ln(N) ……(9)
式(9)からわかるように、式(5)中のΔVBEは、正の傾きをもつ絶対温度に比例した電圧となる。
VBE(Q2)=Vg0−(Vg0−VBE(TR))/TR×T
−(γ−1)×(k×T/q)×ln(T/TR) ……(10)
ここで式(10)中の、Vg0は温度0〔K〕の時のシリコンのバンドギャップ、VBE(TR)は、室温におけるエミッタ−ベース間電圧、TRは室温、γはドーピングレベルによって決まる定数である。
式(10)において、第2項と第3項とが温度に依存し、温度に対して負の傾きを持つ特性となっている。
したがって、抵抗R2とR1との比を適切に選択することにより、ΔVBEの正の温度特性を用いて、トランジスタQ2のベース−エミッタ間電圧VBE(Q2)の負の温度特性を打ち消すことで1次の温度補償を行うようになっている。
そのため、高次成分の温度補償を行うことの可能なバンドギャップリファレンス回路が望まれていた。
そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、温度に対してより高精度なリファレンス電圧を実現することの可能なバンドギャップリファレンス回路を提供することを目的としている。
請求項3にかかるバンドギャップリファレンス回路は、前記被補償信号は温度特性を持つ被補償電流信号であって、前記n次の温度補償信号は、前記被補償電流信号に含まれる、前記n次の温度特性を持つ電流信号成分を打ち消す温度特性を持つn次の温度補償電流信号であることを特徴としている。
請求項5にかかるバンドギャップリファレンス回路は、前記電流−電圧変換部は抵抗であることを特徴としている。
請求項6にかかるバンドギャップリファレンス回路は、前記抵抗の抵抗値は可変に構成されていることを特徴としている。
請求項7にかかるバンドギャップリファレンス回路は、前記抵抗の抵抗値を記憶する記憶手段を備えることを特徴としている。
請求項8にかかるバンドギャップリファレンス回路は、前記n次温度補償部は、前記被補償信号に含まれる1次の温度特性を持つ信号成分を打ち消す温度特性を持つ1次補償信号を生成する1次補償部を備えることを特徴としている。
請求項10にかかるバンドギャップリファレンス回路は、前記被補償信号発生部は、前記一対のバイポーラトランジスタのうちの一方のバイポーラトランジスタのベース−エミッタ間電圧を、前記被補償信号として用いることを特徴としている。
図1は、本発明のバンドギャップリファレンス回路の一例を示す構成図である。
図1におけるバンドギャップリファレンス回路1は、定電流I1を発生する定電流源101と、当該定電流源101に接続されたPNP型トランジスタからなるトランジスタQ101と、加算回路102と、絶対温度に比例するVT電圧を発生するVT発生回路103と、VT発生回路103で発生されたVT電圧をM倍する乗算器104と、N次の温度補償を行うためのN次温度補償信号を発生するN次温度補償信号発生回路105と、を備える。
そして、トランジスタQ101のベース−エミッタ間電圧VBEと、乗算器104からのM×VT電圧と、N次温度補償信号発生回路105からの高次温度補償電圧Vcompとが加算回路102に入力され、これら電圧の和が出力電圧すなわち基準電圧Vout(=VBE+M×VT+Vcomp)として出力される。
図2に示すように、このバンドギャップリファレンス回路1は、図11に示す従来のバンドギャップリファレンス回路と同様に、PNP型トランジスタからなるトランジスタQ1およびQ2と、オペアンプOP1と、電流源として機能するP型MOSトランジスタからなるトランジスタM1およびM2と、を備えるとともに、さらに、抵抗R1、R2A、R2B、R3と、温度補償電流発生回路10とを備えている。抵抗R2AおよびR2Bは抵抗値可変に構成されている。
そして、トランジスタM1のソースが電源電圧VDDに接続され、ドレインは抵抗R3を介してトランジスタQ1のエミッタに接続され、コレクタは接地される。同様に、トランジスタM2のソースが電源電圧VDDに接続されトランジスタM2のドレインは抵抗R2B、R2A、R1を介してトランジスタQ2のエミッタに接続されトランジスタQ2のコレクタは接地される。
温度補償電流発生回路10は、抵抗R2AおよびR2Bの接合点であるノードN3に接続される。また、トランジスタM2と抵抗R2Bの接続点の電圧が出力電圧Voutとして、出力端子OUTから出力されるようになっている。
I1′=I2′=I1+Icomp=I2+Icomp ……(11)
なお、式(11)中のI1、I2は、前記図11に示す温度補償電流発生回路10が接続されていないときに、トランジスタM1、M2を流れる電流である。
Vout
=VBE(Q2)+I1×R1+I1×R2A+(I1+Icomp)×R2B
=VBE(Q2)+I1×(R1+R2A+R2B)+Icomp×R2B
……(12)
ここで、R2A+R2B=R2とすると、式(12)における第1項と第2項との和は、前記式(4)と同一であり、すなわち、前記従来の図11に示すバンドギャップリファレンス回路の出力電圧Voutと同一である。
温度補償電流発生回路10により引かれる温度補償電流Icompと、高次温度補償電圧Vcompとの関係は、2次の温度補償の場合、例えば図3のようになる。すなわち、式(12)の第3項に示したように、Vcomp=Icomp×R2Bとなる。
図4は、式(12)における第3項に示した温度補償電圧“Icomp×R2B”が、温度に関して3次関数の特性を持つ場合の温度補償後の出力電圧Voutの温度ドリフト量の計算値を表したものである。
前記式(10)に示したVBE(Q2)の温度特性において、高次の温度特性を持つ第3項を変形すると下記のようになる。
−(γ−1)×(k×T/q)×ln(T/TR)
=−(γ−1)×(k×TR/q)×(T/TR)×ln(T/TR)
……(13)
実使用範囲である温度(−40〜100℃程度)では、前記式(13)は次のように展開できる。
図6は、温度に対して2次関数の特性を持つ温度補償電流発生回路の一例を示したものであり、10aは温度補償電流Icompを引き抜く場合、10a′は温度補償電流Icompを加える場合の回路である。なお、温度補償電流発生回路10aは、温度補償対象となる二次の温度特性に応じて、温度補償対象の二次の温度補償を行うことができる方の温度補償電流発生回路10a、または10a′を選択する。温度補償対象の二次の温度特性は設計時に認識することができる。
そして、電流源12とトランジスタBIP2との接続点であるコレクタノードNINのノード電圧VninがオペアンプOP11の反転入力端子に入力され、定電流源13とトランジスタBIP4との接続点であるコレクタノードPINのノード電圧Vpinがオペアンプ11の非反転入力端子に入力される。オペアンプ11の出力側は、トランジスタMP1およびMP2のゲートに接続される。
一方、温度補償電流を重畳するための温度補償電流発生回路10a′は、図6(b)に示すように、図6(a)において、ミラー回路を構成するトランジスタMN1およびMN2を除去した構成を有し、トランジスタMP2を流れる温度補償電流Icomp11相当の電流がIoutとしてノードN3に加えられるようになっている。
Vnin=2×k×T/q×ln(Iptat/Is)
=k×T/q×ln(Iptat/Is)2 ……(15)
また、コレクタノードPINのノード電圧Vpinは次式(16)で表される。
Vpin=k×T/q×ln(Ic/Is)
+k×T/q×ln((Ic+Icomp11)/Is)
=k×T/q×ln〔Ic×(Ic+Icomp11)/Is2〕
……(16)
なお、式(15)、式(16)中のIsは、NPN型トランジスタからなるトランジスタBIP1〜BIP4の飽和電流である。
(Iptat/Is)2=Ic×(Ic+Icomp11)/Is2
Icomp11=(Iptat2/Ic)−Ic ……(17)
式(17)からわかるように、Icomp11は、Iptatの2乗に比例する。すなわち、前述のようにIptatは温度に比例する電流であるから、Icomp11は、温度の2乗に比例する電流となる。
つまり、2次関数の特性を持つ温度補償電流Icomp11を発生することができることを意味する。
この温度補償電流発生回路1bは、所定電流を発生する定電流源21〜23と、NPN型トランジスタからなる3組の差動対H1〜H3と、差動対を構成する各NPN型トランジスタに接続される抵抗R11a〜13bと、電流源として動作するP型MOSトランジスタからなるトランジスタPAおよびPBと、これらトランジスタPAおよびPBのそれぞれとカレントミラー回路を構成するP型MOSトランジスタからなるトランジスタMPa、MPbと、カレントミラー回路を構成するN型MOSトランジスタからなるトランジスタ対MN21およびMN22とから構成される。
差動対H2は、NPN型トランジスタからなるトランジスタBIP22aおよびBIP22bで構成され、トランジスタBIP22aのエミッタは抵抗R12aおよび定電流源22を介して接地され、同様に、トランジスタBIP22bのエミッタは抵抗R12bおよび定電流源22を介して接地される。
各差動対H1〜H3を構成する他方のトランジスタBIP21b、BIP22b、BIP23bのコレクタは、共通してトランジスタPBのドレインに接続され、トランジスタPBのソースは電源電圧VDDに接続される。
同様に、トランジスタMPbとトランジスタMN21とは直列に接続され、トランジスタMPbのソースは電源電圧VDDに接続され、トランジスタMN21のソースは接地される。
カレントミラー回路を構成するトランジスタPAおよびMPaのゲートには、トランジスタPAのドレイン電圧が入力される。カレントミラー回路を構成するトランジスタPBおよびMPbのゲートには、トランジスタPBのドレイン電圧が入力される。カレントミラー回路を構成するトランジスタMN21およびMN22のゲートには、トランジスタMN21のドレイン電圧が入力される。
ここで、電圧VTと一定電圧VrefとがVT=Vrefであるとき、差動対H1〜H3を構成する各トランジスタに流れる電流は等しく、流れる電流は、定電流源21〜23を流れる電流量の半分となる。
逆に、一定電圧Vrefの方が電圧VTよりも十分に大きい場合、定電流源21〜23を流れる電流は全て一定電圧Vrefが入力されるトランジスタBIP21a、BIP22b、BIP23aを流れ、電圧VTが入力されるトランジスタBIP21b、BIP22a、BIP23bには電流は流れない。
IA=I1A+I2A+I3A ……(18)
IB=I1B+I2B+I3B ……(19)
したがって、図8の電流特性と、式(18)、式(19)とから、これらIA、IBは、図9に示す温度特性を有することがわかる。なお、図9(a)において、横軸は絶対温度Tを表し、縦軸はトランジスタPAを流れる電流IAを表す。図9(b)において、横軸は絶対温度Tを表し、縦軸はトランジスタPBを流れる電流IBを表す。
なお、次数の選択や各次数における温度補償電流のゲイン設定の個別調整は容易に実施することができる。
Vout1st=I1×(R1+R2A+R2B) ……(20)
Voutcomp=Icomp×R2B ……(21)
したがって、式(21)から抵抗R2Bの抵抗値を変化させることにより、Voutcompを調整できることがわかる。
一方、Vout1stは、前記式(20)から、抵抗R2Aの抵抗値を変化させることにより調整できることがわかり、また、Voutcompを変化させることなくVout1stのみをさせることができることがわかる。
ここで、上記実施の形態において、定電流源101およびトランジスタQ101が被補償信号発生部に対応し、温度補償電流発生回路10、10a、10a′、10bがn次温度補償部に対応し、VT発生回路103が1次補償部に対応している。
10 温度補償電流発生回路
10a 2次の温度補償電流発生回路
10b 3次の温度補償電流発生回路
101 定電流源
102 加算回路
103 VT発生
105 N次温度補償信号発生回路
Claims (10)
- 温度特性を持つ被補償信号を生成する被補償信号発生部と、
前記被補償信号が持つ前記温度特性のうちn次(nは3以上の整数)の温度特性を補償するn次温度補償部と、を備え、
前記n次温度補償部により温度特性が補償された後の前記被補償信号をバンドギャップリファレンス信号として出力するバンドギャップリファレンス回路であって、
前記n次温度補償部は、前記被補償信号に含まれる、前記n次までの各次数における温度特性を持つ信号成分を打ち消すための温度特性を持つ各温度補償信号を生成し、
前記n次までの各温度補償信号の総和を前記被補償信号に重畳することを特徴とするバンドギャップリファレンス回路。 - 前記被補償信号は温度特性を持つ被補償電圧信号であって、
前記n次の温度補償信号は、前記被補償電圧信号に含まれる、前記n次の温度特性を持つ電圧信号成分を打ち消す温度特性を持つn次の温度補償電圧信号であることを特徴とする請求項1記載のバンドギャップリファレンス回路。 - 前記被補償信号は温度特性を持つ被補償電流信号であって、
前記n次の温度補償信号は、前記被補償電流信号に含まれる、前記n次の温度特性を持つ電流信号成分を打ち消す温度特性を持つn次の温度補償電流信号であることを特徴とする請求項1記載のバンドギャップリファレンス回路。 - 前記n次温度補償部は、前記n次の温度補償電流信号を電圧信号に変換する電流−電圧変換部を備えることを特徴とする請求項3記載のバンドギャップリファレンス回路。
- 前記電流−電圧変換部は抵抗であることを特徴とする請求項4記載のバンドギャップリファレンス回路。
- 前記抵抗の抵抗値は可変に構成されていることを特徴とする請求項5記載のバンドギャップリファレンス回路。
- 前記抵抗の抵抗値を記憶する記憶手段を備えることを特徴とする請求項6記載のバンドギャップリファレンス回路。
- 前記n次温度補償部は、前記被補償信号に含まれる1次の温度特性を持つ信号成分を打ち消す温度特性を持つ1次補償信号を生成する1次補償部を備えることを特徴とする請求項1から請求項7の何れか1項に記載のバンドギャップリファレンス回路。
- 前記1次補償部は、電源電圧間に並列に接続された特性の異なる一対のバイポーラトランジスタを備え、
前記一対のバイポーラトランジスタのベース−エミッタ間電圧の差を利用して前記1次補償信号を生成することを特徴とする請求項8記載のバンドギャップリファレンス回路。 - 前記被補償信号発生部は、前記一対のバイポーラトランジスタのうちの一方のバイポーラトランジスタのベース−エミッタ間電圧を、前記被補償信号として用いることを特徴とする請求項9記載のバンドギャップリファレンス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112022A JP5547684B2 (ja) | 2011-05-19 | 2011-05-19 | バンドギャップリファレンス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011112022A JP5547684B2 (ja) | 2011-05-19 | 2011-05-19 | バンドギャップリファレンス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243054A true JP2012243054A (ja) | 2012-12-10 |
JP5547684B2 JP5547684B2 (ja) | 2014-07-16 |
Family
ID=47464707
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011112022A Active JP5547684B2 (ja) | 2011-05-19 | 2011-05-19 | バンドギャップリファレンス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5547684B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191557A (ja) * | 2016-04-15 | 2017-10-19 | 新日本無線株式会社 | 基準電圧回路 |
WO2018135215A1 (ja) * | 2017-01-18 | 2018-07-26 | 新日本無線株式会社 | 基準電圧生成回路 |
JP2018116673A (ja) * | 2017-01-18 | 2018-07-26 | 新日本無線株式会社 | 基準電圧生成回路 |
CN109375697A (zh) * | 2018-12-24 | 2019-02-22 | 中国电子科技集团公司第五十八研究所 | 一种用于二阶曲率补偿基准源的温漂修调电路 |
JP2019082951A (ja) * | 2017-10-31 | 2019-05-30 | シナプティクス インコーポレイテッド | バンドギャップリファレンス回路 |
JP2020123184A (ja) * | 2019-01-31 | 2020-08-13 | 新日本無線株式会社 | 基準電圧源回路 |
CN111769818A (zh) * | 2020-05-29 | 2020-10-13 | 中国电子科技集团公司第十四研究所 | 一种温度补偿衰减器 |
CN112034923A (zh) * | 2020-09-29 | 2020-12-04 | 厦门为力电子有限公司 | 一种二阶曲率温度补偿带隙基准电路 |
CN114489222A (zh) * | 2022-02-10 | 2022-05-13 | 重庆邮电大学 | 一种用于电源芯片的带隙基准电路 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS603012A (ja) * | 1983-06-20 | 1985-01-09 | Toshiba Corp | 基準電圧発生器 |
JPH06276097A (ja) * | 1992-08-31 | 1994-09-30 | Crystal Semiconductor Corp | モノリシック電圧基準の較正方法及び装置 |
JPH0772945A (ja) * | 1993-04-30 | 1995-03-17 | Texas Instr Inc <Ti> | バンドギャップ電圧基準装置および方法 |
JPH07325637A (ja) * | 1994-04-08 | 1995-12-12 | Fujitsu Ltd | 基準電圧発生回路 |
JPH08116214A (ja) * | 1994-10-17 | 1996-05-07 | Fujitsu Ltd | 関数発生装置及び温度補償付き発振回路 |
JPH09260597A (ja) * | 1996-03-27 | 1997-10-03 | Asahi Kasei Micro Syst Kk | 半導体回路および半導体回路の製造方法 |
JPH1145125A (ja) * | 1997-07-29 | 1999-02-16 | Toshiba Corp | 基準電圧発生回路および基準電流発生回路 |
JP2003069343A (ja) * | 2000-08-31 | 2003-03-07 | Citizen Watch Co Ltd | 温度補償型発振器 |
JP2004334807A (ja) * | 2003-05-12 | 2004-11-25 | Renesas Technology Corp | 3次関数発生回路それを用いた水晶発振器 |
JP2006059001A (ja) * | 2004-08-18 | 2006-03-02 | Toyota Motor Corp | 基準電圧発生回路 |
JP2007172153A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Microelectronics Corp | 基準電圧発生回路 |
JP2007200233A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | ダイオードの非直線性を補償した基準電圧回路 |
JP2009501363A (ja) * | 2005-03-21 | 2009-01-15 | テキサス インスツルメンツ インコーポレイテッド | プロセス不変のバンドギャップ基準回路とその方法 |
JP2009059149A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 基準電圧回路 |
JP2009087010A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
JP2009217809A (ja) * | 2008-02-12 | 2009-09-24 | Seiko Epson Corp | 基準電圧生成回路、集積回路装置および信号処理装置 |
WO2011016153A1 (ja) * | 2009-08-06 | 2011-02-10 | パナソニック株式会社 | 基準電圧生成回路 |
-
2011
- 2011-05-19 JP JP2011112022A patent/JP5547684B2/ja active Active
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS603012A (ja) * | 1983-06-20 | 1985-01-09 | Toshiba Corp | 基準電圧発生器 |
JPH06276097A (ja) * | 1992-08-31 | 1994-09-30 | Crystal Semiconductor Corp | モノリシック電圧基準の較正方法及び装置 |
JPH0772945A (ja) * | 1993-04-30 | 1995-03-17 | Texas Instr Inc <Ti> | バンドギャップ電圧基準装置および方法 |
JPH07325637A (ja) * | 1994-04-08 | 1995-12-12 | Fujitsu Ltd | 基準電圧発生回路 |
JPH08116214A (ja) * | 1994-10-17 | 1996-05-07 | Fujitsu Ltd | 関数発生装置及び温度補償付き発振回路 |
JPH09260597A (ja) * | 1996-03-27 | 1997-10-03 | Asahi Kasei Micro Syst Kk | 半導体回路および半導体回路の製造方法 |
JPH1145125A (ja) * | 1997-07-29 | 1999-02-16 | Toshiba Corp | 基準電圧発生回路および基準電流発生回路 |
JP2003069343A (ja) * | 2000-08-31 | 2003-03-07 | Citizen Watch Co Ltd | 温度補償型発振器 |
JP2004334807A (ja) * | 2003-05-12 | 2004-11-25 | Renesas Technology Corp | 3次関数発生回路それを用いた水晶発振器 |
JP2006059001A (ja) * | 2004-08-18 | 2006-03-02 | Toyota Motor Corp | 基準電圧発生回路 |
JP2009501363A (ja) * | 2005-03-21 | 2009-01-15 | テキサス インスツルメンツ インコーポレイテッド | プロセス不変のバンドギャップ基準回路とその方法 |
JP2007172153A (ja) * | 2005-12-20 | 2007-07-05 | Toshiba Microelectronics Corp | 基準電圧発生回路 |
JP2007200233A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | ダイオードの非直線性を補償した基準電圧回路 |
JP2009059149A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 基準電圧回路 |
JP2009087010A (ja) * | 2007-09-28 | 2009-04-23 | Sanyo Electric Co Ltd | 基準電圧発生回路 |
JP2009217809A (ja) * | 2008-02-12 | 2009-09-24 | Seiko Epson Corp | 基準電圧生成回路、集積回路装置および信号処理装置 |
WO2011016153A1 (ja) * | 2009-08-06 | 2011-02-10 | パナソニック株式会社 | 基準電圧生成回路 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017191557A (ja) * | 2016-04-15 | 2017-10-19 | 新日本無線株式会社 | 基準電圧回路 |
WO2018135215A1 (ja) * | 2017-01-18 | 2018-07-26 | 新日本無線株式会社 | 基準電圧生成回路 |
JP2018116673A (ja) * | 2017-01-18 | 2018-07-26 | 新日本無線株式会社 | 基準電圧生成回路 |
CN110192164A (zh) * | 2017-01-18 | 2019-08-30 | 新日本无线株式会社 | 基准电压生成电路 |
US10684637B2 (en) | 2017-01-18 | 2020-06-16 | New Japan Radio Co., Ltd. | Bandgap reference voltage generating circuit with temperature correction at range of high/low temperature |
JP7086562B2 (ja) | 2017-10-31 | 2022-06-20 | シナプティクス インコーポレイテッド | バンドギャップリファレンス回路 |
JP2019082951A (ja) * | 2017-10-31 | 2019-05-30 | シナプティクス インコーポレイテッド | バンドギャップリファレンス回路 |
CN109375697A (zh) * | 2018-12-24 | 2019-02-22 | 中国电子科技集团公司第五十八研究所 | 一种用于二阶曲率补偿基准源的温漂修调电路 |
CN109375697B (zh) * | 2018-12-24 | 2023-10-20 | 中国电子科技集团公司第五十八研究所 | 一种温漂修调电路 |
JP2020123184A (ja) * | 2019-01-31 | 2020-08-13 | 新日本無線株式会社 | 基準電圧源回路 |
JP7193364B2 (ja) | 2019-01-31 | 2022-12-20 | 日清紡マイクロデバイス株式会社 | 基準電圧源回路 |
CN111769818A (zh) * | 2020-05-29 | 2020-10-13 | 中国电子科技集团公司第十四研究所 | 一种温度补偿衰减器 |
CN111769818B (zh) * | 2020-05-29 | 2023-09-08 | 中国电子科技集团公司第十四研究所 | 一种温度补偿衰减器 |
CN112034923A (zh) * | 2020-09-29 | 2020-12-04 | 厦门为力电子有限公司 | 一种二阶曲率温度补偿带隙基准电路 |
CN114489222A (zh) * | 2022-02-10 | 2022-05-13 | 重庆邮电大学 | 一种用于电源芯片的带隙基准电路 |
Also Published As
Publication number | Publication date |
---|---|
JP5547684B2 (ja) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5547684B2 (ja) | バンドギャップリファレンス回路 | |
JP4817825B2 (ja) | 基準電圧発生回路 | |
US7323857B2 (en) | Current source with adjustable temperature coefficient | |
JP5842164B2 (ja) | 基準電圧生成回路および基準電圧源 | |
JP6242274B2 (ja) | バンドギャップリファレンス回路及びそれを備えた半導体装置 | |
US11650615B2 (en) | System and method for voltage generation | |
JPH1115546A (ja) | 基準電圧発生回路 | |
CN103488234A (zh) | 具有电压生成电路的半导体器件 | |
JP5326648B2 (ja) | 基準信号発生回路 | |
JP2014086000A (ja) | 基準電圧発生回路 | |
CN113703511B (zh) | 一种超低温漂的带隙基准电压源 | |
KR102544302B1 (ko) | 밴드갭 레퍼런스 회로 | |
JP6413005B2 (ja) | 半導体装置及び電子システム | |
JP2009251877A (ja) | 基準電圧回路 | |
JP2013089038A (ja) | 基準電圧回路 | |
JP2007095031A (ja) | 低電圧用バンドギャップ基準電圧発生回路 | |
CN108345336B (zh) | 能隙参考电路 | |
JP6864516B2 (ja) | レギュレータ回路 | |
JP2014013546A (ja) | 基準電圧出力回路およびその調整方法 | |
EP3244281B1 (en) | An on chip temperature independent current generator | |
JP2018128926A (ja) | 基準電圧発生回路及び方法 | |
TW201809947A (zh) | 能隙參考電路 | |
KR20120116708A (ko) | 기준전류 발생기 | |
JP2011039620A (ja) | 基準電圧生成回路 | |
CN107728690B (zh) | 能隙参考电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5547684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |