JPH08123568A - 基準電流回路 - Google Patents
基準電流回路Info
- Publication number
- JPH08123568A JPH08123568A JP6257940A JP25794094A JPH08123568A JP H08123568 A JPH08123568 A JP H08123568A JP 6257940 A JP6257940 A JP 6257940A JP 25794094 A JP25794094 A JP 25794094A JP H08123568 A JPH08123568 A JP H08123568A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 温度特性を持たない低電圧から動作可能な基
準電流回路を提供する。 【構成】 抵抗器１４とトランジスタ１３、１５によっ
て正の温度特性を持つカレント・ミラー回路を構成して
いる。とら１６、１７、３２を介して正の温度特性を持
った電流がトランジスタ１８から出力される。これとト
ランジスタ２６から得られる負の温度特性を持った電流
を加算した温度特性を持たない電流でトランジスタ２１
を駆動する。トランジスタ２１のベース−エミッタ間に
現われる負の温度特性を持った電圧により抵抗器２２に
流れる電流も負の温度特性を持つ。これと等しい電流で
トランジスタ２５を駆動することで、トランジスタ１６
に負の温度特性を持った電流が流れる。これらを加算す
ることで温度特性を持たない電流を得ることができる。
これによりトランジスタの縦積みは２段になり低電圧動
作が可能になる。
準電流回路を提供する。 【構成】 抵抗器１４とトランジスタ１３、１５によっ
て正の温度特性を持つカレント・ミラー回路を構成して
いる。とら１６、１７、３２を介して正の温度特性を持
った電流がトランジスタ１８から出力される。これとト
ランジスタ２６から得られる負の温度特性を持った電流
を加算した温度特性を持たない電流でトランジスタ２１
を駆動する。トランジスタ２１のベース−エミッタ間に
現われる負の温度特性を持った電圧により抵抗器２２に
流れる電流も負の温度特性を持つ。これと等しい電流で
トランジスタ２５を駆動することで、トランジスタ１６
に負の温度特性を持った電流が流れる。これらを加算す
ることで温度特性を持たない電流を得ることができる。
これによりトランジスタの縦積みは２段になり低電圧動
作が可能になる。
Description
【０００１】
【産業上の利用分野】本発明は、一定の電流を出力する
基準電流回路に係わり、特に温度特性を持たない基準電
流回路に関する。
基準電流回路に係わり、特に温度特性を持たない基準電
流回路に関する。
【０００２】
【従来の技術】温度特性を持たない基準電流回路は、温
度の上昇に従ってその出力電流値が増加する正の温度特
性を持つ電流回路の出力電流と、温度の上昇に従ってそ
の出力電流値が減少する負の温度特性を持つ電流回路の
出力電流を加算して実現されている。加算により正の温
度特性と負の温度特性を相殺することによって温度特性
を持たない基準電流回路になっている。正の温度特性を
持つ電流回路はＰＴＡＴ（proportional to absokute t
emperature) 回路と、また負の温度特性を持つ電流回路
は逆ＰＴＡＴ回路と呼ばれている。
度の上昇に従ってその出力電流値が増加する正の温度特
性を持つ電流回路の出力電流と、温度の上昇に従ってそ
の出力電流値が減少する負の温度特性を持つ電流回路の
出力電流を加算して実現されている。加算により正の温
度特性と負の温度特性を相殺することによって温度特性
を持たない基準電流回路になっている。正の温度特性を
持つ電流回路はＰＴＡＴ（proportional to absokute t
emperature) 回路と、また負の温度特性を持つ電流回路
は逆ＰＴＡＴ回路と呼ばれている。
【０００３】図４は、従来から使用されている温度特性
を持たない基準電流回路の構成を表わしたものである。
この回路は、IEE Electronics Letters,8th,July 1993,
vol.29,No.14に開示されている。ダイオード接続された
トランジスタ１０１と、エミッタ抵抗１０２の接続され
たトランジスタ１０３によってワイドラー・カレント・
ミラー回路が構成されている。ワイドラー・カレント・
ミラー回路は、正の温度特性を備えたＰＴＡＴ回路とし
て知られている。トランジスタ１０１に流れる電流に対
して、トランジスタ１０３に流れる電流の温度特性は、
エミッタ抵抗１０２が温度特性を持たない場合には、熱
電圧ＶT の温度特性に等しい。すなわち、＋３．３３３
ｐｐｍ／°Ｃの温度特性になる。トランジスタ１０４は
そのベースがトランジスタ１０１と共通接続されている
ことから、これに流れる電流も＋３．３３３ｐｐｍ／°
Ｃの正の温度特性を持っている。
を持たない基準電流回路の構成を表わしたものである。
この回路は、IEE Electronics Letters,8th,July 1993,
vol.29,No.14に開示されている。ダイオード接続された
トランジスタ１０１と、エミッタ抵抗１０２の接続され
たトランジスタ１０３によってワイドラー・カレント・
ミラー回路が構成されている。ワイドラー・カレント・
ミラー回路は、正の温度特性を備えたＰＴＡＴ回路とし
て知られている。トランジスタ１０１に流れる電流に対
して、トランジスタ１０３に流れる電流の温度特性は、
エミッタ抵抗１０２が温度特性を持たない場合には、熱
電圧ＶT の温度特性に等しい。すなわち、＋３．３３３
ｐｐｍ／°Ｃの温度特性になる。トランジスタ１０４は
そのベースがトランジスタ１０１と共通接続されている
ことから、これに流れる電流も＋３．３３３ｐｐｍ／°
Ｃの正の温度特性を持っている。
【０００４】一方、トランジスタ１０５に流れる電流が
温度特性を持たない定電流であると仮定すると、トラン
ジスタ１０５のベース−エミッタ間電圧は、およそ、−
２ｍＶ／°Ｃの負の温度特性を持つことが知られてい
る。たとえば、温度が下がるとトランジスタ１０５のベ
ース−エミッタ間電圧は負の温度特性を持っているから
そのベース電位が上昇する。このため、抵抗器１０６の
両端電圧も上昇しこれに流れる電流が増加する。したが
って、トランジスタ１０７のベース電位は、トランジス
タ自体の負の温度特性とこのエミッタ電流の増加によっ
て、−２ｍＶよりもその絶対値が大きな負の温度特性を
持つことになる。すなわち、−２ｍＶ〜−４ｍＶ／°Ｃ
の間の値の負の温度特性になる。温度の低下により、ト
ランジスタ１０７のベース電位が上昇すると、そのベー
スが共通接続されているトランジスタ１０８のベース電
位も上昇する。しかしトランジスタ１０８には、定電流
が流れているので、ベース−エミッタ間電圧の温度特性
は−２ｍＶである。したがって、温度が低下したときは
トランジスタ１０７のベース電位の上昇よりもトランジ
スタ１０８ベース−エミッタ間電圧の上昇の方が小さく
なり、トランジスタ１０８のエミッタの電位はその差の
分だけ上昇することになる。抵抗器１０９に流れる電流
は定電流であるからその両端電圧は一定であり、トラン
ジスタ１０８のエミッタ電位が上昇すると、トランジス
タ１１１のベース電位が上昇する。すなわち、温度が下
がるとトランジスタ１１１に流れるコレクタ電流は増加
し、負の温度特性を備えることになる。
温度特性を持たない定電流であると仮定すると、トラン
ジスタ１０５のベース−エミッタ間電圧は、およそ、−
２ｍＶ／°Ｃの負の温度特性を持つことが知られてい
る。たとえば、温度が下がるとトランジスタ１０５のベ
ース−エミッタ間電圧は負の温度特性を持っているから
そのベース電位が上昇する。このため、抵抗器１０６の
両端電圧も上昇しこれに流れる電流が増加する。したが
って、トランジスタ１０７のベース電位は、トランジス
タ自体の負の温度特性とこのエミッタ電流の増加によっ
て、−２ｍＶよりもその絶対値が大きな負の温度特性を
持つことになる。すなわち、−２ｍＶ〜−４ｍＶ／°Ｃ
の間の値の負の温度特性になる。温度の低下により、ト
ランジスタ１０７のベース電位が上昇すると、そのベー
スが共通接続されているトランジスタ１０８のベース電
位も上昇する。しかしトランジスタ１０８には、定電流
が流れているので、ベース−エミッタ間電圧の温度特性
は−２ｍＶである。したがって、温度が低下したときは
トランジスタ１０７のベース電位の上昇よりもトランジ
スタ１０８ベース−エミッタ間電圧の上昇の方が小さく
なり、トランジスタ１０８のエミッタの電位はその差の
分だけ上昇することになる。抵抗器１０９に流れる電流
は定電流であるからその両端電圧は一定であり、トラン
ジスタ１０８のエミッタ電位が上昇すると、トランジス
タ１１１のベース電位が上昇する。すなわち、温度が下
がるとトランジスタ１１１に流れるコレクタ電流は増加
し、負の温度特性を備えることになる。
【０００５】抵抗器が温度特性を持たないものとすると
抵抗器１０６、１０９、１１２の値を適当に選ぶことに
よって、トランジスタ１１１に流れる電流の温度特性を
−３．３３３ｐｐｍ／°Ｃに設定することができる。ト
ランジスタ１０４とトランジスタ１１１のコレクタを共
通接続してその電流を加算することによって、互いの温
度特性を相殺し、温度特性を持たない電流を得ることが
できる。抵抗器に多少の温度特性が有る場合でも、抵抗
器１０６、１０９、１１２の値を適当に選ぶことで、ト
ランジスタ１０４に流れる電流とトランジスタ１１１に
流れる電流の和の電流の温度特性を零にすることができ
る。こうして得られた温度特性のない電流は、トランジ
スタ１１３、１１４で構成されるカレント・ミラー回路
を介してトランジスタ１０５に供給される。したがっ
て、先程、仮定したようにトランジスタ１０５に流れる
電流は温度特性を持たないものになっている。そして、
温度特性を持たない電流は、トランジスタ１１４によっ
て外部に取り出されるようになっている。このようにし
てＰＴＡＴ回路と逆ＰＴＡＴ回路を組み合わせて温度特
性を持たない基準電流回路が実現されている。
抵抗器１０６、１０９、１１２の値を適当に選ぶことに
よって、トランジスタ１１１に流れる電流の温度特性を
−３．３３３ｐｐｍ／°Ｃに設定することができる。ト
ランジスタ１０４とトランジスタ１１１のコレクタを共
通接続してその電流を加算することによって、互いの温
度特性を相殺し、温度特性を持たない電流を得ることが
できる。抵抗器に多少の温度特性が有る場合でも、抵抗
器１０６、１０９、１１２の値を適当に選ぶことで、ト
ランジスタ１０４に流れる電流とトランジスタ１１１に
流れる電流の和の電流の温度特性を零にすることができ
る。こうして得られた温度特性のない電流は、トランジ
スタ１１３、１１４で構成されるカレント・ミラー回路
を介してトランジスタ１０５に供給される。したがっ
て、先程、仮定したようにトランジスタ１０５に流れる
電流は温度特性を持たないものになっている。そして、
温度特性を持たない電流は、トランジスタ１１４によっ
て外部に取り出されるようになっている。このようにし
てＰＴＡＴ回路と逆ＰＴＡＴ回路を組み合わせて温度特
性を持たない基準電流回路が実現されている。
【０００６】
【発明が解決しようとする課題】図４に示した従来から
使用されている基準電流回路では、逆ＰＴＡＴ回路を構
成するために、トランジスタ１０７およびトランジスタ
１０８が必要であり、縦積みされるトランジスタの個数
が多くなる。このため、低電圧で動作させることができ
ないという問題がある。
使用されている基準電流回路では、逆ＰＴＡＴ回路を構
成するために、トランジスタ１０７およびトランジスタ
１０８が必要であり、縦積みされるトランジスタの個数
が多くなる。このため、低電圧で動作させることができ
ないという問題がある。
【０００７】そこで本発明の目的は、低電圧から動作可
能な温度特性を持たない基準電流回路を提供することに
ある。
能な温度特性を持たない基準電流回路を提供することに
ある。
【０００８】
【課題を解決するための手段】請求項１記載の発明で
は、正の温度特性を持つ電流を出力する電流供給回路
と、一端が接地された抵抗器と、この抵抗器の他端がそ
のベースに接続され、かつエミッタ接地された第１のト
ランジスタと、抵抗器に流れる電流と等しい電流で駆動
されるとともそのベースが第１のトランジスタのコレク
タに接続され、かつエミッタ接地された第２のトランジ
スタと、この第２のトランジスタのコレクタ電流と電流
供給回路から出力される正の温度特性を持った電流とを
加算する電流加算回路と、この電流加算回路によって加
算された後の電流を第１のトランジスタのコレクタに供
給するバイアス回路とを基準電流回路に具備させてい
る。
は、正の温度特性を持つ電流を出力する電流供給回路
と、一端が接地された抵抗器と、この抵抗器の他端がそ
のベースに接続され、かつエミッタ接地された第１のト
ランジスタと、抵抗器に流れる電流と等しい電流で駆動
されるとともそのベースが第１のトランジスタのコレク
タに接続され、かつエミッタ接地された第２のトランジ
スタと、この第２のトランジスタのコレクタ電流と電流
供給回路から出力される正の温度特性を持った電流とを
加算する電流加算回路と、この電流加算回路によって加
算された後の電流を第１のトランジスタのコレクタに供
給するバイアス回路とを基準電流回路に具備させてい
る。
【０００９】すなわち請求項１記載の発明では、電流供
給回路から供給される正の温度特性を備えた電流と、第
２のトランジスタから得られる負の温度特性を持った電
流を電流加算回路で加算することによって、温度特性を
持たない基準電流を得ている。第１のトランジスタはこ
の温度特性を持たない基準電流によって駆動されている
ので、そのベース−エミッタ間電圧は一定の負の温度特
性を持つ。第１のトランジスタのベース電位の変化に応
じて抵抗器に流れる電流値も変化するので、この抵抗器
に流れる電流は負の温度特性を持つことになる。これと
等しい電流で第２のトランジスタを駆動しているので、
第２のトランジスタには負の温度特性の電流が流れる。
そして、電流供給回路から供給される電流の持つ正の温
度特性を相殺するように第２のトランジスタの負の温度
特性を設定すれば、温度特性を持たない電流を得ること
ができる。このようにバイアス回路を合わせても縦積み
されるトランジスタの数は２つで済むので低電圧で動作
させることができる。
給回路から供給される正の温度特性を備えた電流と、第
２のトランジスタから得られる負の温度特性を持った電
流を電流加算回路で加算することによって、温度特性を
持たない基準電流を得ている。第１のトランジスタはこ
の温度特性を持たない基準電流によって駆動されている
ので、そのベース−エミッタ間電圧は一定の負の温度特
性を持つ。第１のトランジスタのベース電位の変化に応
じて抵抗器に流れる電流値も変化するので、この抵抗器
に流れる電流は負の温度特性を持つことになる。これと
等しい電流で第２のトランジスタを駆動しているので、
第２のトランジスタには負の温度特性の電流が流れる。
そして、電流供給回路から供給される電流の持つ正の温
度特性を相殺するように第２のトランジスタの負の温度
特性を設定すれば、温度特性を持たない電流を得ること
ができる。このようにバイアス回路を合わせても縦積み
されるトランジスタの数は２つで済むので低電圧で動作
させることができる。
【００１０】請求項２記載の発明では、単位エミッタ面
積のエミッタを備えこれが接地された第１のトランジス
タと、この第１のトランジスタのベースとコレクタの間
に接続された第１の抵抗器と、単位エミッタ面積のＫ
（Ｋは任意の正数）倍の面積のエミッタを備えこれが接
地されるとともにそのベースが第１のトランジスタのコ
レクタに接続された第２のトランジスタと、この第２の
トランジスタのコレクタにそのベースが接続され、かつ
単位エミッタ面積のエミッタを備えこれが接地された第
３のトランジスタと、この第３および第２のトランジス
タのコレクタと第１の抵抗器を介して第１のトランジス
タのコレクタにそれぞれ等しい大きさの電流を供給する
第１のバイアス回路と、一端が接地された第２の抵抗器
と、この第２の抵抗器の他端がそのベースに接続され、
かつエミッタ接地された第４のトランジスタと、第２の
抵抗器に流れる電流と等しい電流で駆動されるとともそ
のベースが第４のトランジスタのコレクタに接続され、
かつエミッタ接地された第５のトランジスタと、この第
５のトランジスタのコレクタ電流と第３のトランジスタ
のコレクタ電流とを加算する電流加算回路と、この電流
加算回路によって加算された後の電流を第４のトランジ
スタのコレクタに供給する第２のバイアス回路とを基準
電流回路に具備させている。
積のエミッタを備えこれが接地された第１のトランジス
タと、この第１のトランジスタのベースとコレクタの間
に接続された第１の抵抗器と、単位エミッタ面積のＫ
（Ｋは任意の正数）倍の面積のエミッタを備えこれが接
地されるとともにそのベースが第１のトランジスタのコ
レクタに接続された第２のトランジスタと、この第２の
トランジスタのコレクタにそのベースが接続され、かつ
単位エミッタ面積のエミッタを備えこれが接地された第
３のトランジスタと、この第３および第２のトランジス
タのコレクタと第１の抵抗器を介して第１のトランジス
タのコレクタにそれぞれ等しい大きさの電流を供給する
第１のバイアス回路と、一端が接地された第２の抵抗器
と、この第２の抵抗器の他端がそのベースに接続され、
かつエミッタ接地された第４のトランジスタと、第２の
抵抗器に流れる電流と等しい電流で駆動されるとともそ
のベースが第４のトランジスタのコレクタに接続され、
かつエミッタ接地された第５のトランジスタと、この第
５のトランジスタのコレクタ電流と第３のトランジスタ
のコレクタ電流とを加算する電流加算回路と、この電流
加算回路によって加算された後の電流を第４のトランジ
スタのコレクタに供給する第２のバイアス回路とを基準
電流回路に具備させている。
【００１１】すなわち請求項２記載の発明では、ベース
−コレクタ間に第１の抵抗器の挿入された第１のトラン
ジスタと、単位エミッタ面積のＫ倍の面積を持つエミッ
タが接地されそのベースが第１のトランジスタのコレク
タに接続された第２のトランジスタによってカレント・
ミラー回路を構成している。カレント・ミラー回路は正
の温度特性を備えているので、バイアス回路を介して正
の温度特性を持った電流が第３のトランジスタから取り
出される。この正の温度特性を持った電流と第５のトラ
ンジスタから得られる負の温度特性を持った電流を電流
加算回路で加算することによって、温度特性を持たない
基準電流を得ている。第４のトランジスタはこの温度特
性を持たない基準電流によって駆動されるので、そのベ
ース−エミッタ間電圧は一定の負の温度特性を持つ。第
４のトランジスタのベース電位の変化に応じて第２の抵
抗器に流れる電流値も変化し、この抵抗器に流れる電流
は負の温度特性を持つことになる。これと等しい電流で
第５のトランジスタを駆動しているので、第５のトラン
ジスタには負の温度特性の電流が流れる。第３のトラン
ジスタから得られる電流の持つ正の温度特性を相殺する
ように負の温度特性を設定すれば、電流加算回路から温
度特性を持たない電流を得ることができる。
−コレクタ間に第１の抵抗器の挿入された第１のトラン
ジスタと、単位エミッタ面積のＫ倍の面積を持つエミッ
タが接地されそのベースが第１のトランジスタのコレク
タに接続された第２のトランジスタによってカレント・
ミラー回路を構成している。カレント・ミラー回路は正
の温度特性を備えているので、バイアス回路を介して正
の温度特性を持った電流が第３のトランジスタから取り
出される。この正の温度特性を持った電流と第５のトラ
ンジスタから得られる負の温度特性を持った電流を電流
加算回路で加算することによって、温度特性を持たない
基準電流を得ている。第４のトランジスタはこの温度特
性を持たない基準電流によって駆動されるので、そのベ
ース−エミッタ間電圧は一定の負の温度特性を持つ。第
４のトランジスタのベース電位の変化に応じて第２の抵
抗器に流れる電流値も変化し、この抵抗器に流れる電流
は負の温度特性を持つことになる。これと等しい電流で
第５のトランジスタを駆動しているので、第５のトラン
ジスタには負の温度特性の電流が流れる。第３のトラン
ジスタから得られる電流の持つ正の温度特性を相殺する
ように負の温度特性を設定すれば、電流加算回路から温
度特性を持たない電流を得ることができる。
【００１２】請求項３記載の発明では、抵抗器で生じる
電圧降下の大きさを熱電圧の大きさとほぼ等しくしてい
る。第１、第２のトランジスタおよび第１の抵抗器から
構成されるカレント・ミラー回路の２つのトランジスタ
に流れるコレクタ電流の関係はピーク特性を持ってい
る。抵抗器での電圧降下の大きさを熱電圧と等しくする
こによって、このピークにおいて回路を動作させること
ができる。カレント・ミラー回路の一方の電流に対する
他方の電流の変化率が最も小さい点で動作させること
で、回路動作を安定化させることができる。
電圧降下の大きさを熱電圧の大きさとほぼ等しくしてい
る。第１、第２のトランジスタおよび第１の抵抗器から
構成されるカレント・ミラー回路の２つのトランジスタ
に流れるコレクタ電流の関係はピーク特性を持ってい
る。抵抗器での電圧降下の大きさを熱電圧と等しくする
こによって、このピークにおいて回路を動作させること
ができる。カレント・ミラー回路の一方の電流に対する
他方の電流の変化率が最も小さい点で動作させること
で、回路動作を安定化させることができる。
【００１３】請求項４記載の発明では、第２のトランジ
スタのエミッタ面積比を自然対数の底とほぼ等しい値に
設定している。第１、第２のトランジスタおよび第１の
抵抗器から構成されるカレント・ミラー回路の２つのト
ランジスタに流れるコレクタ電流の関係はピーク特性を
持っている。カレント・ミラー回路の各トランジスタを
等しい電流で駆動したときに、第２のトランジスタのエ
ミッタ面積比を自然対数の底とほぼ等しい値に設定する
ことによってこのピークにおいて回路を動作させること
ができる。
スタのエミッタ面積比を自然対数の底とほぼ等しい値に
設定している。第１、第２のトランジスタおよび第１の
抵抗器から構成されるカレント・ミラー回路の２つのト
ランジスタに流れるコレクタ電流の関係はピーク特性を
持っている。カレント・ミラー回路の各トランジスタを
等しい電流で駆動したときに、第２のトランジスタのエ
ミッタ面積比を自然対数の底とほぼ等しい値に設定する
ことによってこのピークにおいて回路を動作させること
ができる。
【００１４】請求項５記載の発明では、第１のバイアス
回路は、第３のトランジスタに電流を供給するダイオー
ド接続された第６のトランジスタと、この第６のトラン
ジスタのベースとそのベースが共通接続され第２のトラ
ンジスタに電流を供給する第７のトランジスタと、第６
のトランジスタのベースとそのベースが共通接続され第
１の抵抗器を介して第１のトランジスタに電流を供給す
る第８のトランジスタとを備え、この第８のトランジス
タのエミッタ面積と第２のトランジスタのエミッタ面積
の比が４対１１に設定されている。
回路は、第３のトランジスタに電流を供給するダイオー
ド接続された第６のトランジスタと、この第６のトラン
ジスタのベースとそのベースが共通接続され第２のトラ
ンジスタに電流を供給する第７のトランジスタと、第６
のトランジスタのベースとそのベースが共通接続され第
１の抵抗器を介して第１のトランジスタに電流を供給す
る第８のトランジスタとを備え、この第８のトランジス
タのエミッタ面積と第２のトランジスタのエミッタ面積
の比が４対１１に設定されている。
【００１５】すなわち請求項５記載の発明では、第１の
抵抗器を介して第１のトランジスタに電流を供給する第
８のトランジスタのエミッタ面積と第２のトランジスタ
のエミッタ面積の比を４対１１に設定している。これに
より第１、第２のトランジスタおよび第１の抵抗器から
構成されるカレント・ミラー回路をその特性のピークの
近傍で動作させることができる。
抵抗器を介して第１のトランジスタに電流を供給する第
８のトランジスタのエミッタ面積と第２のトランジスタ
のエミッタ面積の比を４対１１に設定している。これに
より第１、第２のトランジスタおよび第１の抵抗器から
構成されるカレント・ミラー回路をその特性のピークの
近傍で動作させることができる。
【００１６】請求項６記載の発明では、単位エミッタ面
積のエミッタを備えこれが接地されるとともにダイオー
ド接続された第１のトランジスタと、単位エミッタ面積
のＫ（Ｋは任意の正数）倍の面積のエミッタを備え、か
つそのベースが第１のトランジスタのコレクタに接続さ
れた第２のトランジスタと、この第２のトランジスタの
エミッタにその一端が接続され他端が接地された第１の
抵抗器と、単位エミッタ面積のエミッタを備えこれが接
地されるとともにそのベースが第２のトランジスタのコ
レクタに接続された第３のトランジスタと、この第３の
トランジスタおよび第１、第２のトランジスタのコレク
タにそれぞれ等しい大きさの電流を供給する第１のバイ
アス回路と、一端が接地された第２の抵抗器と、この第
２の抵抗器の他端がそのベースに接続され、かつエミッ
タ接地された第４のトランジスタと、第２の抵抗器に流
れる電流と等しい電流で駆動されるとともそのベースが
第４のトランジスタのコレクタに接続され、かつエミッ
タ接地された第５のトランジスタと、この第５のトラン
ジスタのコレクタ電流と第３のトランジスタのコレクタ
電流とを加算する電流加算回路と、この電流加算回路に
よって加算された後の電流を第４のトランジスタのコレ
クタに供給する第２のバイアス回路とを基準電流回路に
具備させている。
積のエミッタを備えこれが接地されるとともにダイオー
ド接続された第１のトランジスタと、単位エミッタ面積
のＫ（Ｋは任意の正数）倍の面積のエミッタを備え、か
つそのベースが第１のトランジスタのコレクタに接続さ
れた第２のトランジスタと、この第２のトランジスタの
エミッタにその一端が接続され他端が接地された第１の
抵抗器と、単位エミッタ面積のエミッタを備えこれが接
地されるとともにそのベースが第２のトランジスタのコ
レクタに接続された第３のトランジスタと、この第３の
トランジスタおよび第１、第２のトランジスタのコレク
タにそれぞれ等しい大きさの電流を供給する第１のバイ
アス回路と、一端が接地された第２の抵抗器と、この第
２の抵抗器の他端がそのベースに接続され、かつエミッ
タ接地された第４のトランジスタと、第２の抵抗器に流
れる電流と等しい電流で駆動されるとともそのベースが
第４のトランジスタのコレクタに接続され、かつエミッ
タ接地された第５のトランジスタと、この第５のトラン
ジスタのコレクタ電流と第３のトランジスタのコレクタ
電流とを加算する電流加算回路と、この電流加算回路に
よって加算された後の電流を第４のトランジスタのコレ
クタに供給する第２のバイアス回路とを基準電流回路に
具備させている。
【００１７】すなわち請求項６記載の発明では、正の温
度特性を持つ電流を得るために、いわゆるワイドラー・
カレント・ミラー回路を用いている。
度特性を持つ電流を得るために、いわゆるワイドラー・
カレント・ミラー回路を用いている。
【００１８】請求項７記載の発明では、トランジスタと
して電界効果トランジスタを用いている。電界効果トラ
ンジスタでは、ソース間電圧の温度特性が通常のプロセ
スにおいて、−２．３ｍＶ程度となり、バオポーラ・ト
ランジスタのベース−エミッタ間電圧の温度特性とほぼ
等価になっている。したがって、電界効果トランジスタ
を用いても、温度特性を持たない基準電流回路を構成す
ることができる。
して電界効果トランジスタを用いている。電界効果トラ
ンジスタでは、ソース間電圧の温度特性が通常のプロセ
スにおいて、−２．３ｍＶ程度となり、バオポーラ・ト
ランジスタのベース−エミッタ間電圧の温度特性とほぼ
等価になっている。したがって、電界効果トランジスタ
を用いても、温度特性を持たない基準電流回路を構成す
ることができる。
【００１９】請求項８記載の発明では、電界効果トラン
ジスタを用いた場合の第１のトランジスタのゲート長と
ゲート幅の比を４に設定している。これにより、電界効
果トランジスタを用いて構成されたナガタ・カレント・
ミラー回路をその特性のピークの近傍で動作させること
ができ、回路動作を安定化させることができる。
ジスタを用いた場合の第１のトランジスタのゲート長と
ゲート幅の比を４に設定している。これにより、電界効
果トランジスタを用いて構成されたナガタ・カレント・
ミラー回路をその特性のピークの近傍で動作させること
ができ、回路動作を安定化させることができる。
【００２０】
【実施例】以下実施例につき本発明を詳細に説明する。
【００２１】図１は本発明の一実施例における基準電流
回路の回路構成を表わしたものであるい。この基準電流
回路は、正の温度特性を備えたＰＴＡＴ回路部分１１と
負の温度特性を備えた逆ＰＴＡＴ回路部分１２とから構
成されている。ＰＴＡＴ回路部分１１は、トランジスタ
１３と抵抗器１４とトランジスタ１５によって、カレン
ト・ミラー回路を構成している。このような構成のカレ
ント・ミラー回路を、ワイドラー・カレント・ミラー回
路と区別するために、ナガタ・カレント・ミラー回路と
呼ぶことにする。ナガタ・カレント・ミラー回路につい
ては、特公昭４６−１６４６３号公報に開示されている
が、ここでは、カレント・ミラー回路としての特徴が顕
著に現われるように、抵抗器１４以外の抵抗は零にして
ある。トランジスタ１５のエミッタ面積比は、単位トラ
ンジスタのエミッタ面積のＫ1 （Ｋ1 は任意の正数）倍
に設定してある。トランジスタ１６、１７はそのベース
が共通接続されており、トランジスタ１６のエミッタ面
積比は単位トランジスタのＫ2 倍になっている。また、
ＰＴＡＴ回路としての出力電流は、トランジスタ１８か
ら得られるようになっている。トランジスタ１８のエミ
ッタ面積比はＫ3 倍になっている。
回路の回路構成を表わしたものであるい。この基準電流
回路は、正の温度特性を備えたＰＴＡＴ回路部分１１と
負の温度特性を備えた逆ＰＴＡＴ回路部分１２とから構
成されている。ＰＴＡＴ回路部分１１は、トランジスタ
１３と抵抗器１４とトランジスタ１５によって、カレン
ト・ミラー回路を構成している。このような構成のカレ
ント・ミラー回路を、ワイドラー・カレント・ミラー回
路と区別するために、ナガタ・カレント・ミラー回路と
呼ぶことにする。ナガタ・カレント・ミラー回路につい
ては、特公昭４６−１６４６３号公報に開示されている
が、ここでは、カレント・ミラー回路としての特徴が顕
著に現われるように、抵抗器１４以外の抵抗は零にして
ある。トランジスタ１５のエミッタ面積比は、単位トラ
ンジスタのエミッタ面積のＫ1 （Ｋ1 は任意の正数）倍
に設定してある。トランジスタ１６、１７はそのベース
が共通接続されており、トランジスタ１６のエミッタ面
積比は単位トランジスタのＫ2 倍になっている。また、
ＰＴＡＴ回路としての出力電流は、トランジスタ１８か
ら得られるようになっている。トランジスタ１８のエミ
ッタ面積比はＫ3 倍になっている。
【００２２】一方、逆ＰＴＡＴ回路部分１２は、トラン
ジスタ２１と抵抗器２２とトランジスタ２３によって負
の温度特性の電流を作り出している。そして、トランジ
スタ２３とトランジスタ２４のベースを共通接続するこ
とによって、抵抗器２２に流れる負の温度特性を持つ電
流と等しい電流がトランジスタ２５に流れるようになっ
ている。トランジスタ２６のエミッタ面積比はＫ5 倍に
なっている。トランジスタ１８と、トランジスタ２６の
コレクタを共通接続することによってこれらのコレクタ
電流を加算し、正の温度特性と負の温度特性を相殺する
ようになっている。温度特性のない電流２７は、Ｋ4 倍
のエミッタ面積比を持つトランジスタ２８と単位エミッ
タ面積のトランジスタ２９を介して、トランジスタ２１
に供給されるようになっている。また、トランジスタ３
１から温度特性を持たない出力電流が得られるようにな
っている。
ジスタ２１と抵抗器２２とトランジスタ２３によって負
の温度特性の電流を作り出している。そして、トランジ
スタ２３とトランジスタ２４のベースを共通接続するこ
とによって、抵抗器２２に流れる負の温度特性を持つ電
流と等しい電流がトランジスタ２５に流れるようになっ
ている。トランジスタ２６のエミッタ面積比はＫ5 倍に
なっている。トランジスタ１８と、トランジスタ２６の
コレクタを共通接続することによってこれらのコレクタ
電流を加算し、正の温度特性と負の温度特性を相殺する
ようになっている。温度特性のない電流２７は、Ｋ4 倍
のエミッタ面積比を持つトランジスタ２８と単位エミッ
タ面積のトランジスタ２９を介して、トランジスタ２１
に供給されるようになっている。また、トランジスタ３
１から温度特性を持たない出力電流が得られるようにな
っている。
【００２３】エミッタ面積比が単位エミッタ面積のＫ倍
になっているトランジスタのベース電圧とコレクタ電流
の関係は、ベース幅変調（アーリー電圧効果）を無視す
ると、指数則から次式のように表わすことができる。
になっているトランジスタのベース電圧とコレクタ電流
の関係は、ベース幅変調（アーリー電圧効果）を無視す
ると、指数則から次式のように表わすことができる。
【数１】 ここで、ＶT は熱電圧であり、ＶT ＝ｋＴ／ｑである。
ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは単位
電子電荷である。また、ＩS はトランジスタの飽和電流
を、Ｋi は単位トランジスタに対するエミッタ面積比で
ある。図１において、トランジスタ１５のエミッタ面積
比はＫ1 倍に設定してあるので、トランジスタ１３とト
ランジスタ１５のベース電圧とコレクタ電流の関係はそ
れぞれ次式のように表わされる。
ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑは単位
電子電荷である。また、ＩS はトランジスタの飽和電流
を、Ｋi は単位トランジスタに対するエミッタ面積比で
ある。図１において、トランジスタ１５のエミッタ面積
比はＫ1 倍に設定してあるので、トランジスタ１３とト
ランジスタ１５のベース電圧とコレクタ電流の関係はそ
れぞれ次式のように表わされる。
【数２】
【００２４】また、トランジスタ１６に流れる電流Ｉ1
とトランジスタ１７に流れる電流Ｉ 2 が等しいのでＩ1
＝Ｉ2 の関係が成立し、トランジスタ１３とトランジス
タ１５のベース−エミッタ間電圧の差は、次式で表わさ
れる。
とトランジスタ１７に流れる電流Ｉ 2 が等しいのでＩ1
＝Ｉ2 の関係が成立し、トランジスタ１３とトランジス
タ１５のベース−エミッタ間電圧の差は、次式で表わさ
れる。
【数３】 ここでは簡単化のために、ｎｐｎトランジスタの電流増
幅率αF を“１”としてある。（４）式より、Ｉ1 は次
式によって表わされる。
幅率αF を“１”としてある。（４）式より、Ｉ1 は次
式によって表わされる。
【数４】 熱電圧ＶT の温度特性は＋３．３３３ｐｐｍ／°Ｃであ
るから、抵抗器１４の温度特性がこれ以下であれば、コ
レクタ電流Ｉ1 の温度特性は正になり、温度に比例する
電流が得られる。通常の半導体プロセスでは、その温度
特性が＋３．３３３ｐｐｍ／°Ｃ以下の抵抗器は容易に
得ることができ、正の温度特性を備えたＰＴＡＴ回路が
得ることができる。また、ＶBE1 −ＶBE2 ＝Ｒ1 Ｉ1 の
関係からＩ2 は次式のように表わすことができる。
るから、抵抗器１４の温度特性がこれ以下であれば、コ
レクタ電流Ｉ1 の温度特性は正になり、温度に比例する
電流が得られる。通常の半導体プロセスでは、その温度
特性が＋３．３３３ｐｐｍ／°Ｃ以下の抵抗器は容易に
得ることができ、正の温度特性を備えたＰＴＡＴ回路が
得ることができる。また、ＶBE1 −ＶBE2 ＝Ｒ1 Ｉ1 の
関係からＩ2 は次式のように表わすことができる。
【数５】
【００２５】図２は、図１に示したナガタ・カレント・
ミラー回路部分における２つのコレクタ電流の関係を表
わしたものである。トランジスタ１４に流れるコレクタ
電流Ｉ1 を基準電流としたとき、トランジスタ１５に流
れるコレクタ電流であるミラー電流Ｉ2 は、ピークを持
った特性になっている。抵抗器１４における電圧降下を
熱電圧に等しくなるように設定すれば、回路の動作点は
このピークの部分になる。これにより、電流Ｉ1 の変動
に対する電流Ｉ2 の変化は最も少なくなり、回路動作を
安定化させることができる。また、Ｉ1 ＝Ｉ2 の場合に
は、ピークにおいてＶT ／Ｒ1 ＝Ｋ1 ＶT ／ｅＲ1 が成
立する。したがって、トランジスタ１５のエミッタ面積
比Ｋ1 はｅ、すなわち自然対数の底の値である２．７１
８２８…になる。実際には、トランジスタ１５のＫ1 の
値は１１／４の値に設定してある。また、トランジスタ
１６のエミッタ面積とトランジスタ１５のエミッタ面積
の比を、４対１１に設定しても同じ結果が得られる。す
なわち、Ｋ1 ＝１１、Ｋ2＝４に設定しても、ナガタ・
カレント・ミラー回路をその特性がピークとなる近傍で
動作させることができる。
ミラー回路部分における２つのコレクタ電流の関係を表
わしたものである。トランジスタ１４に流れるコレクタ
電流Ｉ1 を基準電流としたとき、トランジスタ１５に流
れるコレクタ電流であるミラー電流Ｉ2 は、ピークを持
った特性になっている。抵抗器１４における電圧降下を
熱電圧に等しくなるように設定すれば、回路の動作点は
このピークの部分になる。これにより、電流Ｉ1 の変動
に対する電流Ｉ2 の変化は最も少なくなり、回路動作を
安定化させることができる。また、Ｉ1 ＝Ｉ2 の場合に
は、ピークにおいてＶT ／Ｒ1 ＝Ｋ1 ＶT ／ｅＲ1 が成
立する。したがって、トランジスタ１５のエミッタ面積
比Ｋ1 はｅ、すなわち自然対数の底の値である２．７１
８２８…になる。実際には、トランジスタ１５のＫ1 の
値は１１／４の値に設定してある。また、トランジスタ
１６のエミッタ面積とトランジスタ１５のエミッタ面積
の比を、４対１１に設定しても同じ結果が得られる。す
なわち、Ｋ1 ＝１１、Ｋ2＝４に設定しても、ナガタ・
カレント・ミラー回路をその特性がピークとなる近傍で
動作させることができる。
【００２６】次に、図１に示した基準電流回路の逆ＰＴ
ＡＴ回路部分の動作について説明する。トランジスタ２
１に流れる電流Ｉ4 が温度特性を持たない定電流である
ものと仮定する。このときトランジスタ２１のベース−
エミッタ間電圧はおよそ−２ｍＶ／°Ｃの負の温度特性
を持つ。したがって、抵抗器２２に流れる電流もこれと
等しい負の温度特性になる。たとえば、抵抗器２２が温
度特性を持たないものとし、トランジスタ２１の定温で
のベース−エミッタ間電圧が６００ｍＶであるものとす
る。この場合、抵抗器２１に流れる電流の温度特性は、
−２ｍＶ／６００ｍＶ＝−３．３３３ｐｐｍ／°Ｃにな
る。トランジスタ２３のベースとトランジスタ２４のベ
ースを共通接続することによって、トランジスタ２５に
は、抵抗器２２に流れる電流と等しい電流が流れる。す
なわち、トランジスタ２５に流れる電流は負の温度特性
を備えている。ＰＴＡＴ回路部分１１の出力電流と逆Ｐ
ＴＡＴ回路部分１２の出力電流の温度特性を互いに相殺
するように設定すると、電流２７は温度特性を持たなく
なる。トランジスタ２８のベースとトランジスタ２９の
ベースは共通接続されているので、トランジスタ２１に
流れる電流Ｉ4 は先程、仮定したように温度特性を持た
ない電流になっている。
ＡＴ回路部分の動作について説明する。トランジスタ２
１に流れる電流Ｉ4 が温度特性を持たない定電流である
ものと仮定する。このときトランジスタ２１のベース−
エミッタ間電圧はおよそ−２ｍＶ／°Ｃの負の温度特性
を持つ。したがって、抵抗器２２に流れる電流もこれと
等しい負の温度特性になる。たとえば、抵抗器２２が温
度特性を持たないものとし、トランジスタ２１の定温で
のベース−エミッタ間電圧が６００ｍＶであるものとす
る。この場合、抵抗器２１に流れる電流の温度特性は、
−２ｍＶ／６００ｍＶ＝−３．３３３ｐｐｍ／°Ｃにな
る。トランジスタ２３のベースとトランジスタ２４のベ
ースを共通接続することによって、トランジスタ２５に
は、抵抗器２２に流れる電流と等しい電流が流れる。す
なわち、トランジスタ２５に流れる電流は負の温度特性
を備えている。ＰＴＡＴ回路部分１１の出力電流と逆Ｐ
ＴＡＴ回路部分１２の出力電流の温度特性を互いに相殺
するように設定すると、電流２７は温度特性を持たなく
なる。トランジスタ２８のベースとトランジスタ２９の
ベースは共通接続されているので、トランジスタ２１に
流れる電流Ｉ4 は先程、仮定したように温度特性を持た
ない電流になっている。
【００２７】抵抗器に多少の温度特性が有る場合にで
も、トランジスタ２１に流れる電流を調整することによ
って、トランジスタ１８とトランジスタ１６の電流を加
算した和電流の温度特性を零にすることができる。すな
わち、トランジスタ１８、２８、２６のエミッタ面積
比、Ｋ3 、Ｋ4 、Ｋ5 に適当な重み付けを与えることに
よって温度特性を持たない電流を得ることができる。こ
のように、トランジスタ２１のベース−エミッタ間電圧
に生じた負の温度特性を抵抗器２２によって負の温度特
性を持った電流に変換し、それをトランジスタ２３およ
びトランジスタ２４を介してトランジスタ２５に反映さ
せている。これにより、図４に示した従来例に比べて、
縦積みされるトランジスタの個数を減らしている。
も、トランジスタ２１に流れる電流を調整することによ
って、トランジスタ１８とトランジスタ１６の電流を加
算した和電流の温度特性を零にすることができる。すな
わち、トランジスタ１８、２８、２６のエミッタ面積
比、Ｋ3 、Ｋ4 、Ｋ5 に適当な重み付けを与えることに
よって温度特性を持たない電流を得ることができる。こ
のように、トランジスタ２１のベース−エミッタ間電圧
に生じた負の温度特性を抵抗器２２によって負の温度特
性を持った電流に変換し、それをトランジスタ２３およ
びトランジスタ２４を介してトランジスタ２５に反映さ
せている。これにより、図４に示した従来例に比べて、
縦積みされるトランジスタの個数を減らしている。
【００２８】変形例
【００２９】図３は、ワイドラー・カレント・ミラー回
路によってＰＴＡＴ回路を構成した場合における基準電
流回路の構成を表わしたものである。図１と同一の部分
には同一の符号を付してその説明を適宜省略する。図３
の回路では、図１の回路でトランジスタ１３のコレクタ
に接続されていた抵抗器１４の代わりに、トランジスタ
１５のエミッタに抵抗器４１が接続されている。トラン
ジスタ１３、１５および抵抗器４１で構成されるカレン
ト・ミラー回路はワイドラー・カレント・ミラー回路に
なっており、この回路も正の温度特性を備えている。ワ
イドラー・カレント・ミラー回路を基本構成要素に持つ
ＰＴＡＴ回路については、IEEE Journalof Solid-State
Circuits,Vol.SC-22,No.6,pp.1139-1143,Dec.1987 に
詳しく開示されている。このように、ＰＴＡＴ回路とし
て、ナガタ・カレント・ミラー回路の代わりに、ワイド
ラー・カレント・ミラー回路を用いても、温度特性を持
たない基準電流回路を得ることができる。ただし、ナガ
タ・カレント・ミラー回路は流れる電流を計算によって
簡単な容易に求めることができるので、基準電流回路の
設計上有利である。
路によってＰＴＡＴ回路を構成した場合における基準電
流回路の構成を表わしたものである。図１と同一の部分
には同一の符号を付してその説明を適宜省略する。図３
の回路では、図１の回路でトランジスタ１３のコレクタ
に接続されていた抵抗器１４の代わりに、トランジスタ
１５のエミッタに抵抗器４１が接続されている。トラン
ジスタ１３、１５および抵抗器４１で構成されるカレン
ト・ミラー回路はワイドラー・カレント・ミラー回路に
なっており、この回路も正の温度特性を備えている。ワ
イドラー・カレント・ミラー回路を基本構成要素に持つ
ＰＴＡＴ回路については、IEEE Journalof Solid-State
Circuits,Vol.SC-22,No.6,pp.1139-1143,Dec.1987 に
詳しく開示されている。このように、ＰＴＡＴ回路とし
て、ナガタ・カレント・ミラー回路の代わりに、ワイド
ラー・カレント・ミラー回路を用いても、温度特性を持
たない基準電流回路を得ることができる。ただし、ナガ
タ・カレント・ミラー回路は流れる電流を計算によって
簡単な容易に求めることができるので、基準電流回路の
設計上有利である。
【００３０】以上は、バイポーラ・トランジスタを用い
た場合について説明したが、バイポーラ・トランジスタ
を電界効果トランジスタ、たとえばＭＯＳトランジスタ
に置き換えても温度特性のない基準電流回路を得ること
ができる。
た場合について説明したが、バイポーラ・トランジスタ
を電界効果トランジスタ、たとえばＭＯＳトランジスタ
に置き換えても温度特性のない基準電流回路を得ること
ができる。
【００３１】ＭＯＳトランジスタのトランスコンダクタ
ンス・パラメータであるβ＝（ｃｏｘ／２）μ（Ｗ／
Ｌ）と抵抗Ｒ1 の積の逆数である、１／（Ｒ1 ・β）は
温度の３／２乗に比例する。ソース間電圧の温度特性も
通常のＭＯＳプロセスでは、−２．３ｍＶ／°Ｃ程度と
なり、バイポーラ・トランジスタのベース・エミッタ間
電圧の温度特性とほぼ等価になっている。このことは、
“Low Temperature Coefficient CMOS-Voltage Referen
ce Circuit”JEICE Trans,Fundamentals Vol.E77-A,No.
2,pp398-402,Feb,1994に開示されている。
ンス・パラメータであるβ＝（ｃｏｘ／２）μ（Ｗ／
Ｌ）と抵抗Ｒ1 の積の逆数である、１／（Ｒ1 ・β）は
温度の３／２乗に比例する。ソース間電圧の温度特性も
通常のＭＯＳプロセスでは、−２．３ｍＶ／°Ｃ程度と
なり、バイポーラ・トランジスタのベース・エミッタ間
電圧の温度特性とほぼ等価になっている。このことは、
“Low Temperature Coefficient CMOS-Voltage Referen
ce Circuit”JEICE Trans,Fundamentals Vol.E77-A,No.
2,pp398-402,Feb,1994に開示されている。
【００３２】図１に示した回路におけるナガタ・カレン
ト・ミラー回路をＭＯＳトランジスタを用いて構成した
場合は、図２に示した特性のようなピーク点になる電流
Ｉ1は１／（４Ｒ1 2 ・β）であり、このときＩ2 のピ
ーク値はＫ／（１６Ｒ1 2 ・β）である。ＭＯＳトラン
ジスタのゲート長とゲート幅の比であるＫの値を４にす
ると、Ｉ1 ＝Ｉ2 になる。ＭＯＳトランジスタを用いた
場合には、Ｋの値をこのように設定することによって回
路動作を安定化させることができる。このように、バイ
ポーラ・トランジスタをＭＯＳトランジスタ等の電界効
果トランジスタに置き換えても、温度特性を持たない基
準電流回路を構成することができる。
ト・ミラー回路をＭＯＳトランジスタを用いて構成した
場合は、図２に示した特性のようなピーク点になる電流
Ｉ1は１／（４Ｒ1 2 ・β）であり、このときＩ2 のピ
ーク値はＫ／（１６Ｒ1 2 ・β）である。ＭＯＳトラン
ジスタのゲート長とゲート幅の比であるＫの値を４にす
ると、Ｉ1 ＝Ｉ2 になる。ＭＯＳトランジスタを用いた
場合には、Ｋの値をこのように設定することによって回
路動作を安定化させることができる。このように、バイ
ポーラ・トランジスタをＭＯＳトランジスタ等の電界効
果トランジスタに置き換えても、温度特性を持たない基
準電流回路を構成することができる。
【００３３】
【発明の効果】以上説明したように請求項１記載の発明
によれば、負の温度特性を持った電流を出力する回路
を、トランジスタが縦積みを少なくして構成することが
できる。正の温度特性を持った電流は従来から有る回路
によってトランジスタの縦積みの少ないして構成するこ
とができる。これらを組み合わせて基準電流回路を構成
しているので、低電圧から動作させることができる。
によれば、負の温度特性を持った電流を出力する回路
を、トランジスタが縦積みを少なくして構成することが
できる。正の温度特性を持った電流は従来から有る回路
によってトランジスタの縦積みの少ないして構成するこ
とができる。これらを組み合わせて基準電流回路を構成
しているので、低電圧から動作させることができる。
【００３４】また請求項２記載の発明によれば、ベース
−コレクタ間に抵抗器の挿入された、ナガタ・カレント
・ミラー回路によって正の温度特性を備えた電流を生成
している。この回路は、流れる電流を計算によって容易
に求めることができるので、ワイドラー・カレント・ミ
ラー回路のようにシュミレーションによって回路動作の
解析を行わなくてもよい。したがって、基準電流回路の
設計を容易に行うことができる。
−コレクタ間に抵抗器の挿入された、ナガタ・カレント
・ミラー回路によって正の温度特性を備えた電流を生成
している。この回路は、流れる電流を計算によって容易
に求めることができるので、ワイドラー・カレント・ミ
ラー回路のようにシュミレーションによって回路動作の
解析を行わなくてもよい。したがって、基準電流回路の
設計を容易に行うことができる。
【００３５】さらに請求項３記載の発明によれば、抵抗
器で生じる電圧降下の大きさを熱電圧の大きさと等しく
している。第１、第２のトランジスタおよび第１の抵抗
器から構成されるカレント・ミラー回路の２つのトラン
ジスタに流れるコレクタ電流の関係はピーク特性を備え
ている。抵抗器での電圧降下の大きさを熱電圧とほぼ等
しくすれば、このピークにおいて回路を動作させること
ができる。したがって、カレント・ミラー回路は一方の
電流に対する他方の電流の変化率が最も小さい点で動作
するので、回路動作を安定化させることができる。
器で生じる電圧降下の大きさを熱電圧の大きさと等しく
している。第１、第２のトランジスタおよび第１の抵抗
器から構成されるカレント・ミラー回路の２つのトラン
ジスタに流れるコレクタ電流の関係はピーク特性を備え
ている。抵抗器での電圧降下の大きさを熱電圧とほぼ等
しくすれば、このピークにおいて回路を動作させること
ができる。したがって、カレント・ミラー回路は一方の
電流に対する他方の電流の変化率が最も小さい点で動作
するので、回路動作を安定化させることができる。
【００３６】また請求項４記載の発明によれば、エミッ
タ面積比のＫの値を、自然対数の底とほぼ等しい値に設
定している。第１、第２のトランジスタおよび第１の抵
抗器から構成されるカレント・ミラー回路の２つのトラ
ンジスタに流れるコレクタ電流の関係はピーク特性を備
えている。Ｋの値を自然対数の底とほぼ等しい値にする
ことでこれらのトランジスタを等しい電流で駆動したと
きに、このピークにおいて回路を動作させることがで
き、回路動作を安定化させることができる。
タ面積比のＫの値を、自然対数の底とほぼ等しい値に設
定している。第１、第２のトランジスタおよび第１の抵
抗器から構成されるカレント・ミラー回路の２つのトラ
ンジスタに流れるコレクタ電流の関係はピーク特性を備
えている。Ｋの値を自然対数の底とほぼ等しい値にする
ことでこれらのトランジスタを等しい電流で駆動したと
きに、このピークにおいて回路を動作させることがで
き、回路動作を安定化させることができる。
【００３７】さらに請求項５記載の発明によれば、抵抗
器を介して第１のトランジスタに電流を供給する第８の
トランジスタのエミッタ面積と第２のトランジスタのエ
ミッタ面積の比を４対１１に設定している。これによ
り、第１、第２のトランジスタおよび第１の抵抗器から
構成されるカレント・ミラー回路をその特性のピークの
近傍で動作させることができる。
器を介して第１のトランジスタに電流を供給する第８の
トランジスタのエミッタ面積と第２のトランジスタのエ
ミッタ面積の比を４対１１に設定している。これによ
り、第１、第２のトランジスタおよび第１の抵抗器から
構成されるカレント・ミラー回路をその特性のピークの
近傍で動作させることができる。
【００３８】また請求項６記載の発明によれば、負の温
度特性を持った電流を出力する回路を、トランジスタの
縦積みを少なくして構成している。また、正の温度特性
を持った電流を、いわゆるワイドラー・カレント・ミラ
ー回路によって得ている。これらを組み合わせて基準電
流回路を構成しているので、低電圧から動作させること
ができる。
度特性を持った電流を出力する回路を、トランジスタの
縦積みを少なくして構成している。また、正の温度特性
を持った電流を、いわゆるワイドラー・カレント・ミラ
ー回路によって得ている。これらを組み合わせて基準電
流回路を構成しているので、低電圧から動作させること
ができる。
【００３９】さらに請求項７記載の発明によれば、トラ
ンジスタとして電界効果トランジスタを用いて基準電流
回路を構成しているので、たとえば、ＣＭＯＳプロセス
で作られる半導体集積回路にも、容易に温度特性を持た
ない基準電流回路を設けることができる。
ンジスタとして電界効果トランジスタを用いて基準電流
回路を構成しているので、たとえば、ＣＭＯＳプロセス
で作られる半導体集積回路にも、容易に温度特性を持た
ない基準電流回路を設けることができる。
【００４０】また請求項８記載の発明によれば、電界効
果トランジスタに置き換えた場合に、ナガタ・カレン
ト．ミラー回路の特性のピークの近傍で動作させること
ができるので、回路動作を安定化させることができる。
果トランジスタに置き換えた場合に、ナガタ・カレン
ト．ミラー回路の特性のピークの近傍で動作させること
ができるので、回路動作を安定化させることができる。
【図面の簡単な説明】
【図１】本発明の一実施例における基準電流回路の構成
を表わした回路図である。
を表わした回路図である。
【図２】図１に示した基準電流回路におけるナガタ・カ
レント・ミラー回路の電流特性を表わした特性図であ
る。
レント・ミラー回路の電流特性を表わした特性図であ
る。
【図３】本発明の変形例における基準電流回路の構成を
表わした回路図である。
表わした回路図である。
【図４】従来から用いられている温度特性を持たない基
準電流回路の構成を表わした回路図である。
準電流回路の構成を表わした回路図である。
１１ ＰＴＡＴ回路 １２ 逆ＰＴＡＴ回路 １３、１５、１８、２１、２５、２６ トランジスタ １４、２２、４１ 抵抗器
Claims (8)
- 【請求項１】 正の温度特性を持つ電流を出力する電流
供給回路と、 一端が接地された抵抗器と、 この抵抗器の他端がそのベースに接続され、かつエミッ
タ接地された第１のトランジスタと、 前記抵抗器に流れる電流と等しい電流で駆動されるとと
もそのベースが前記第１のトランジスタのコレクタに接
続され、かつエミッタ接地された第２のトランジスタ
と、 この第２のトランジスタのコレクタ電流と前記電流供給
回路から出力される正の温度特性を持った電流とを加算
する電流加算回路と、 この電流加算回路によって加算された後の電流を前記第
１のトランジスタのコレクタに供給するバイアス回路と
を具備することを特徴とする基準電流回路。 - 【請求項２】 単位エミッタ面積のエミッタを備えこれ
が接地された第１のトランジスタと、 この第１のトランジスタのベースとコレクタの間に接続
された第１の抵抗器と、 前記単位エミッタ面積のＫ（Ｋは任意の正数）倍の面積
のエミッタを備えこれが接地されるとともにそのベース
が前記第１のトランジスタのコレクタに接続された第２
のトランジスタと、 この第２のトランジスタのコレクタにそのベースが接続
され、かつ前記単位エミッタ面積のエミッタを備えこれ
が接地された第３のトランジスタと、 この第３および前記第２のトランジスタのコレクタと前
記第１の抵抗器を介して前記第１のトランジスタのコレ
クタにそれぞれ等しい大きさの電流を供給する第１のバ
イアス回路と、 一端が接地された第２の抵抗器と、 この第２の抵抗器の他端がそのベースに接続され、かつ
エミッタ接地された第４のトランジスタと、 前記第２の抵抗器に流れる電流と等しい電流で駆動され
るとともそのベースが前記第４のトランジスタのコレク
タに接続され、かつエミッタ接地された第５のトランジ
スタと、 この第５のトランジスタのコレクタ電流と前記第３のト
ランジスタのコレクタ電流とを加算する電流加算回路
と、 この電流加算回路によって加算された後の電流を前記第
４のトランジスタのコレクタに供給する第２のバイアス
回路とを具備することを特徴とする基準電流回路。 - 【請求項３】 前記第１のバイアス回路から供給される
電流によって前記第１の抵抗器で生じる電圧降下の大き
さがほぼ熱電圧に等しくなるように設定されていること
を特徴とする請求項２記載の基準電流回路。 - 【請求項４】 前記Ｋの値は自然対数の底の値にほぼ等
しいことを特徴とする請求項２の基準電流回路。 - 【請求項５】 前記第１のバイアス回路は、前記第３の
トランジスタに電流を供給するダイオード接続された第
６のトランジスタと、この第６のトランジスタのベース
とそのベースが共通接続され前記第２のトランジスタに
電流を供給する第７のトランジスタと、前記第６のトラ
ンジスタのベースとそのベースが共通接続され前記第１
の抵抗器を介して前記第１のトランジスタに電流を供給
する第８のトランジスタとを備え、この第８のトランジ
スタのエミッタ面積と前記第２のトランジスタのエミッ
タ面積の比が４対１１に設定されていることを特徴とす
る請求項２記載の基準電流回路。 - 【請求項６】 単位エミッタ面積のエミッタを備えこれ
が接地されるとともにダイオード接続された第１のトラ
ンジスタと、 前記単位エミッタ面積のＫ（Ｋは任意の正数）倍の面積
のエミッタを備え、かつそのベースが前記第１のトラン
ジスタのコレクタに接続された第２のトランジスタと、 この第２のトランジスタのエミッタにその一端が接続さ
れ他端が接地された第１の抵抗器と、 前記単位エミッタ面積のエミッタを備えこれが接地され
るとともにそのベースが前記第２のトランジスタのコレ
クタに接続された第３のトランジスタと、 この第３のトランジスタおよび前記第１、第２のトラン
ジスタのコレクタにそれぞれ等しい大きさの電流を供給
する第１のバイアス回路と、 一端が接地された第２の抵抗器と、 この第２の抵抗器の他端がそのベースに接続され、かつ
エミッタ接地された第４のトランジスタと、 前記第２の抵抗器に流れる電流と等しい電流で駆動され
るとともそのベースが前記第４のトランジスタのコレク
タに接続され、かつエミッタ接地された第５のトランジ
スタと、 この第５のトランジスタのコレクタ電流と前記第３のト
ランジスタのコレクタ電流とを加算する電流加算回路
と、 この電流加算回路によって加算された後の電流を前記第
４のトランジスタのコレクタに供給する第２のバイアス
回路とを具備することを特徴とする基準電流回路。 - 【請求項７】 前記各トランジスタを電界効果トランジ
スタに置き換えたことを特徴とする請求項１、請求項
２、請求項５または請求項６記載の基準電流回路。 - 【請求項８】 前記各トランジスタを電界効果トランジ
スタに置き換えるとともに、前記第１のトランジスタと
置き換えた電界効果トランジスタのゲート長に対するゲ
ート幅の比がほぼ４に等しいことを特徴とする請求項２
記載の基準電流回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257940A JP2682470B2 (ja) | 1994-10-24 | 1994-10-24 | 基準電流回路 |
| US08/547,369 US5604427A (en) | 1994-10-24 | 1995-10-24 | Current reference circuit using PTAT and inverse PTAT subcircuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6257940A JP2682470B2 (ja) | 1994-10-24 | 1994-10-24 | 基準電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08123568A true JPH08123568A (ja) | 1996-05-17 |
| JP2682470B2 JP2682470B2 (ja) | 1997-11-26 |
Family
ID=17313325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6257940A Expired - Fee Related JP2682470B2 (ja) | 1994-10-24 | 1994-10-24 | 基準電流回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5604427A (ja) |
| JP (1) | JP2682470B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003932A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 온도 보상된 고정밀 전류원 |
| JP2003512797A (ja) * | 1999-10-20 | 2003-04-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電子回路 |
| JP2007200233A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | ダイオードの非直線性を補償した基準電圧回路 |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3039611B2 (ja) * | 1995-05-26 | 2000-05-08 | 日本電気株式会社 | カレントミラー回路 |
| US5818294A (en) * | 1996-07-18 | 1998-10-06 | Advanced Micro Devices, Inc. | Temperature insensitive current source |
| US5920184A (en) * | 1997-05-05 | 1999-07-06 | Motorola, Inc. | Low ripple voltage reference circuit |
| US6018370A (en) * | 1997-05-08 | 2000-01-25 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| US6028640A (en) * | 1997-05-08 | 2000-02-22 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| AU7276298A (en) * | 1997-05-08 | 1998-11-27 | Sony Electronics Inc. | Current source and threshold voltage generation method and apparatus for hhk video circuit |
| US5889394A (en) * | 1997-06-02 | 1999-03-30 | Motorola Inc. | Temperature independent current reference |
| US5864230A (en) * | 1997-06-30 | 1999-01-26 | Lsi Logic Corporation | Variation-compensated bias current generator |
| GB2332760A (en) * | 1997-12-24 | 1999-06-30 | Motorola Inc | Low voltage stabilised current source |
| US6356161B1 (en) | 1998-03-19 | 2002-03-12 | Microchip Technology Inc. | Calibration techniques for a precision relaxation oscillator integrated circuit with temperature compensation |
| US6046579A (en) * | 1999-01-11 | 2000-04-04 | National Semiconductor Corporation | Current processing circuit having reduced charge and discharge time constant errors caused by variations in operating temperature and voltage while conveying charge and discharge currents to and from a capacitor |
| US6087820A (en) * | 1999-03-09 | 2000-07-11 | Siemens Aktiengesellschaft | Current source |
| US6133719A (en) * | 1999-10-14 | 2000-10-17 | Cirrus Logic, Inc. | Robust start-up circuit for CMOS bandgap reference |
| US6232829B1 (en) | 1999-11-18 | 2001-05-15 | National Semiconductor Corporation | Bandgap voltage reference circuit with an increased difference voltage |
| US6407615B2 (en) * | 2000-04-14 | 2002-06-18 | Motorola, Inc. | Temperature compensation circuit and method of compensating |
| US6433556B1 (en) * | 2000-09-06 | 2002-08-13 | National Semiconductor Corporation | Circuit for generating a ramp signal between two temperature points of operation |
| US6255807B1 (en) * | 2000-10-18 | 2001-07-03 | Texas Instruments Tucson Corporation | Bandgap reference curvature compensation circuit |
| FR2842317B1 (fr) * | 2002-07-09 | 2004-10-01 | Atmel Nantes Sa | Source de tension de reference, capteur de temperature, detecteur de seuil de temperature, puce et systeme correspondant |
| US6664847B1 (en) * | 2002-10-10 | 2003-12-16 | Texas Instruments Incorporated | CTAT generator using parasitic PNP device in deep sub-micron CMOS process |
| US7110729B1 (en) * | 2003-01-22 | 2006-09-19 | National Semiconductor Corporation | Apparatus and method for generating a temperature insensitive reference current |
| DE102004002423B4 (de) * | 2004-01-16 | 2015-12-03 | Infineon Technologies Ag | Bandabstand-Referenzschaltung |
| US6987416B2 (en) * | 2004-02-17 | 2006-01-17 | Silicon Integrated Systems Corp. | Low-voltage curvature-compensated bandgap reference |
| KR100596978B1 (ko) * | 2004-11-15 | 2006-07-05 | 삼성전자주식회사 | 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 |
| JP4491405B2 (ja) * | 2004-11-15 | 2010-06-30 | 三星電子株式会社 | 抵抗素子のないバイアス電流発生回路 |
| FR2881850B1 (fr) * | 2005-02-08 | 2007-06-01 | St Microelectronics Sa | Circuit de generation d'une tension de reference flottante, en technologie cmos |
| EP1727016A1 (en) * | 2005-05-24 | 2006-11-29 | Emma Mixed Signal C.V. | Reference voltage generator |
| US7456678B2 (en) * | 2006-10-10 | 2008-11-25 | Atmel Corporation | Apparatus and method for providing a temperature compensated reference current |
| US8368789B2 (en) * | 2008-11-26 | 2013-02-05 | Aptina Imaging Corporation | Systems and methods to provide reference current with negative temperature coefficient |
| WO2012091777A2 (en) * | 2010-10-04 | 2012-07-05 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Complementary biasing circuits and related methods |
| TWI447555B (zh) * | 2011-10-26 | 2014-08-01 | Silicon Motion Inc | 帶隙參考電壓產生電路 |
| US20140285175A1 (en) * | 2011-11-04 | 2014-09-25 | Freescale Semiconductor, Inc. | Reference voltage generating circuit, integrated circuit and voltage or current sensing device |
| US9323275B2 (en) | 2013-12-11 | 2016-04-26 | Analog Devices Global | Proportional to absolute temperature circuit |
| EP3236224B1 (en) * | 2016-04-22 | 2018-12-19 | NXP USA, Inc. | Temperature sensor and calibration method thereof having high accuracy |
| US9864389B1 (en) | 2016-11-10 | 2018-01-09 | Analog Devices Global | Temperature compensated reference voltage circuit |
| US10042377B2 (en) * | 2016-11-30 | 2018-08-07 | International Business Machines Corporation | Reference current circuit architecture |
| US11530954B2 (en) | 2018-08-01 | 2022-12-20 | Skyworks Solutions, Inc. | On-chip temperature sensor circuits |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4628248A (en) * | 1985-07-31 | 1986-12-09 | Motorola, Inc. | NPN bandgap voltage generator |
| US5029295A (en) * | 1990-07-02 | 1991-07-02 | Motorola, Inc. | Bandgap voltage reference using a power supply independent current source |
| US5258703A (en) * | 1992-08-03 | 1993-11-02 | Motorola, Inc. | Temperature compensated voltage regulator having beta compensation |
-
1994
- 1994-10-24 JP JP6257940A patent/JP2682470B2/ja not_active Expired - Fee Related
-
1995
- 1995-10-24 US US08/547,369 patent/US5604427A/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000003932A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 온도 보상된 고정밀 전류원 |
| JP2003512797A (ja) * | 1999-10-20 | 2003-04-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電子回路 |
| JP4689126B2 (ja) * | 1999-10-20 | 2011-05-25 | インフィネオン テクノロジーズ アクチェンゲゼルシャフト | 電子回路 |
| JP2007200233A (ja) * | 2006-01-30 | 2007-08-09 | Nec Electronics Corp | ダイオードの非直線性を補償した基準電圧回路 |
| US7304466B1 (en) | 2006-01-30 | 2007-12-04 | Nec Electronics Corporation | Voltage reference circuit compensated for non-linearity in temperature characteristic of diode |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2682470B2 (ja) | 1997-11-26 |
| US5604427A (en) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682470B2 (ja) | 基準電流回路 | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| US7166994B2 (en) | Bandgap reference circuits | |
| US6900689B2 (en) | CMOS reference voltage circuit | |
| US7088085B2 (en) | CMOS bandgap current and voltage generator | |
| US6690228B1 (en) | Bandgap voltage reference insensitive to voltage offset | |
| US20210356983A1 (en) | System and method for voltage generation | |
| US7053694B2 (en) | Band-gap circuit with high power supply rejection ratio | |
| US20060181335A1 (en) | Low voltage bandgap reference (BGR) circuit | |
| US7511566B2 (en) | Semiconductor circuit with positive temperature dependence resistor | |
| JPH08234853A (ja) | Ｐｔａｔ電流源 | |
| JPH0668712B2 (ja) | 電圧基準回路 | |
| JP2000330658A (ja) | 電流源および電流の発生方法 | |
| JP2008516328A (ja) | 基準回路 | |
| US20140152348A1 (en) | Bicmos current reference circuit | |
| US10416702B2 (en) | Bandgap reference circuit, corresponding device and method | |
| US7161340B2 (en) | Method and apparatus for generating N-order compensated temperature independent reference voltage | |
| US10379567B2 (en) | Bandgap reference circuitry | |
| JP2001510609A (ja) | 温度補償された出力基準電圧を有する基準電圧源 | |
| US6288525B1 (en) | Merged NPN and PNP transistor stack for low noise and low supply voltage bandgap | |
| US6507238B1 (en) | Temperature-dependent reference generator | |
| JP2874634B2 (ja) | 基準電圧回路 | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| US20070069709A1 (en) | Band gap reference voltage generator for low power | |
| JP4314669B2 (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |