JP2874634B2 - 基準電圧回路 - Google Patents
基準電圧回路Info
- Publication number
- JP2874634B2 JP2874634B2 JP8071455A JP7145596A JP2874634B2 JP 2874634 B2 JP2874634 B2 JP 2874634B2 JP 8071455 A JP8071455 A JP 8071455A JP 7145596 A JP7145596 A JP 7145596A JP 2874634 B2 JP2874634 B2 JP 2874634B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- current
- resistor
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、基準電圧回路に関
し、特に低電圧から動作し、簡単な回路構成で、それぞ
れ任意の温度特性を持つ２つの基準電圧を出力する基準
電圧回路に関する。
し、特に低電圧から動作し、簡単な回路構成で、それぞ
れ任意の温度特性を持つ２つの基準電圧を出力する基準
電圧回路に関する。
【０００２】
【従来の技術】一定の温度特性を持つ２つの基準電圧を
出力する基準電圧回路を構成する場合、従来、それぞれ
一定の温度特性を持つ基準電圧回路を２つ用いて実現し
ていた。すなわち、現在のところ、一定の温度特性を持
つ２つの基準電圧を一つの回路で出力する実用的な基準
電圧回路は存在していない。
出力する基準電圧回路を構成する場合、従来、それぞれ
一定の温度特性を持つ基準電圧回路を２つ用いて実現し
ていた。すなわち、現在のところ、一定の温度特性を持
つ２つの基準電圧を一つの回路で出力する実用的な基準
電圧回路は存在していない。
【０００３】
【発明が解決しようとする課題】基準電圧回路は、ＬＳ
Ｉ（集積回路）内の回路のバイアス電圧を初めとして、
各種電子回路に用いられており、なかでも、温度特性が
一定の「バンドギャップ基準（band gap reference）電
圧回路」と称呼される基準電圧回路が、安定且つ高精度
が要求される各種電子回路に広く用いられている。この
バンドギャップ基準電圧回路は、負の温度係数を持つＶ
BE（ベース・エミッタ間電圧）依存型電圧源と、正の温
度係数を持つＶT（熱電圧）依存型電圧源と、を合成し
て、温度特性が一定の（例えば温度係数が零）の電圧源
回路を構成したものである。
Ｉ（集積回路）内の回路のバイアス電圧を初めとして、
各種電子回路に用いられており、なかでも、温度特性が
一定の「バンドギャップ基準（band gap reference）電
圧回路」と称呼される基準電圧回路が、安定且つ高精度
が要求される各種電子回路に広く用いられている。この
バンドギャップ基準電圧回路は、負の温度係数を持つＶ
BE（ベース・エミッタ間電圧）依存型電圧源と、正の温
度係数を持つＶT（熱電圧）依存型電圧源と、を合成し
て、温度特性が一定の（例えば温度係数が零）の電圧源
回路を構成したものである。
【０００４】近時、ＬＳＩの高集積化が進み、同一チッ
プ上に、複数個の回路ブロックを集積化する場合が増え
てきているが、それぞれの回路ブロックが最適動作する
所望のバイアス電圧は、必ずしも基準電圧回路の出力電
圧の温度特性が等しくなるとは限らず、むしろ回路ブロ
ック間で、基準電圧にそれぞれ異なる温度特性が要求さ
れる場合も少なくない。
プ上に、複数個の回路ブロックを集積化する場合が増え
てきているが、それぞれの回路ブロックが最適動作する
所望のバイアス電圧は、必ずしも基準電圧回路の出力電
圧の温度特性が等しくなるとは限らず、むしろ回路ブロ
ック間で、基準電圧にそれぞれ異なる温度特性が要求さ
れる場合も少なくない。
【０００５】このような場合、例えば、温度特性が互い
に異なる２つの基準電圧を得るために、２つの基準電圧
回路を用いるのでは、回路規模や消費電流の点で問題が
生じる。
に異なる２つの基準電圧を得るために、２つの基準電圧
回路を用いるのでは、回路規模や消費電流の点で問題が
生じる。
【０００６】従って、本発明は、上記事情に鑑みて為さ
れたものであって、その目的は、それぞれ任意の温度特
性を持つ２つの基準電圧を出力する基準電圧回路を１つ
の回路で実現することを可能とし、回路規模の縮減、及
び消費電流の低減を図る基準電圧回路を提供することに
ある。
れたものであって、その目的は、それぞれ任意の温度特
性を持つ２つの基準電圧を出力する基準電圧回路を１つ
の回路で実現することを可能とし、回路規模の縮減、及
び消費電流の低減を図る基準電圧回路を提供することに
ある。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、エミッタが直接接地された第１のバイポ
ーラトランジスタと、エミッタが抵抗を介して接地され
た第２のバイポーラトランジスタと、を含み、前記第１
及び第２のバイポーラトランジスタは互いにそれぞれの
コレクタとベースとが交叉接続され、それぞれ第１及び
第２の抵抗を介して電流が供給されてなることを特徴と
する基準電圧回路を提供する。
め、本発明は、エミッタが直接接地された第１のバイポ
ーラトランジスタと、エミッタが抵抗を介して接地され
た第２のバイポーラトランジスタと、を含み、前記第１
及び第２のバイポーラトランジスタは互いにそれぞれの
コレクタとベースとが交叉接続され、それぞれ第１及び
第２の抵抗を介して電流が供給されてなることを特徴と
する基準電圧回路を提供する。
【０００８】また、本発明は、エミッタが共に直接接地
された第１及び第２のバイポーラトランジスタを含み、
前記第１及び第２のバイポーラトランジスタは互いにそ
れぞれのコレクタとベースとが交叉接続され、前記第１
のバイポーラトランジスタのコレクタと前記第２のバイ
ポーラトランジスタのベースとの共通接続点に一端を接
続してなる抵抗を含むことを特徴とする基準電圧回路を
提供する。
された第１及び第２のバイポーラトランジスタを含み、
前記第１及び第２のバイポーラトランジスタは互いにそ
れぞれのコレクタとベースとが交叉接続され、前記第１
のバイポーラトランジスタのコレクタと前記第２のバイ
ポーラトランジスタのベースとの共通接続点に一端を接
続してなる抵抗を含むことを特徴とする基準電圧回路を
提供する。
【０００９】本発明においては、前記第２のバイポーラ
トランジスタのエミッタ面積が前記第１のバイポーラト
ランジスタのエミッタ面積のＫ倍（但し、Ｋ＞１）であ
ることを特徴とする。
トランジスタのエミッタ面積が前記第１のバイポーラト
ランジスタのエミッタ面積のＫ倍（但し、Ｋ＞１）であ
ることを特徴とする。
【００１０】また、本発明においては、前記第１及び第
２のバイポーラトランジスタがそれぞれ第１及び第２の
抵抗を介して前記第１又は第２のバイポーラトランジス
タのいずれか一方のベース電圧でバイアスされる定電流
源で駆動され、前記第１及び第２抵抗と定電流源とのそ
れぞれの共通接続点を基準電圧の出力端子としたことを
特徴とする。
２のバイポーラトランジスタがそれぞれ第１及び第２の
抵抗を介して前記第１又は第２のバイポーラトランジス
タのいずれか一方のベース電圧でバイアスされる定電流
源で駆動され、前記第１及び第２抵抗と定電流源とのそ
れぞれの共通接続点を基準電圧の出力端子としたことを
特徴とする。
【００１１】さらに、本発明においては、前記第１のバ
イポーラトランジスタを駆動する定電流源と前記第２の
バイポーラトランジスタを駆動する定電流源のミラー電
流比が異なることを特徴とする。
イポーラトランジスタを駆動する定電流源と前記第２の
バイポーラトランジスタを駆動する定電流源のミラー電
流比が異なることを特徴とする。
【００１２】本発明においては、上記バイポーラトラン
ジスタをＭＯＳトランジスタで置き換えた構成としても
よく、この場合、２つのバイポーラトランジスタにおけ
るエミッタ面積は、２つのＭＯＳトランジスタにおける
ゲート幅／ゲート長比（Ｗ／Ｌ比）で置き換えられる。
ジスタをＭＯＳトランジスタで置き換えた構成としても
よく、この場合、２つのバイポーラトランジスタにおけ
るエミッタ面積は、２つのＭＯＳトランジスタにおける
ゲート幅／ゲート長比（Ｗ／Ｌ比）で置き換えられる。
【００１３】
【作用】上記構成のもと、本発明は、２つのトランジス
タのコレクタ（ドレイン）とベース（ゲート）とを互い
に交叉接続することにより、ベース・エミッタ（ゲート
・ソース）間電圧が得られ、この２つのトランジスタを
それぞれ抵抗を介して定電流駆動することにより、２つ
の基準電圧が得られ、それぞれの基準電圧の温度特性が
自在に設定できるようにしたものである。このため、本
発明によれば、それぞれ所望の温度特性を持つ２つの基
準電圧を出力する基準電圧回路が小さな回路規模で実現
できる。
タのコレクタ（ドレイン）とベース（ゲート）とを互い
に交叉接続することにより、ベース・エミッタ（ゲート
・ソース）間電圧が得られ、この２つのトランジスタを
それぞれ抵抗を介して定電流駆動することにより、２つ
の基準電圧が得られ、それぞれの基準電圧の温度特性が
自在に設定できるようにしたものである。このため、本
発明によれば、それぞれ所望の温度特性を持つ２つの基
準電圧を出力する基準電圧回路が小さな回路規模で実現
できる。
【００１４】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００１５】図１を参照して、本発明の一実施形態を説
明する。図１は、一定の温度特性を持つ２つの基準電圧
を出力する、本実施形態に係る、バイポーラ基準電圧回
路の構成を説明するための図であり、バイポーラ基準電
圧回路のサブサーキットを示したものである。
明する。図１は、一定の温度特性を持つ２つの基準電圧
を出力する、本実施形態に係る、バイポーラ基準電圧回
路の構成を説明するための図であり、バイポーラ基準電
圧回路のサブサーキットを示したものである。
【００１６】図１に示すように、２つのトランジスタ
（ｎｐｎ型バイポーラトランジスタ）Ｑ１、Ｑ２のベー
スとコレクタとが互いに交叉接続され、トランジスタＱ
１のエミッタは接地されており、トランジスタＱ２は、
エミッタが抵抗Ｒ1を介して接地され、そのエミッタ面
積はトランジスタＱ１のエミッタ面積のＫ1倍とされて
いる。
（ｎｐｎ型バイポーラトランジスタ）Ｑ１、Ｑ２のベー
スとコレクタとが互いに交叉接続され、トランジスタＱ
１のエミッタは接地されており、トランジスタＱ２は、
エミッタが抵抗Ｒ1を介して接地され、そのエミッタ面
積はトランジスタＱ１のエミッタ面積のＫ1倍とされて
いる。
【００１７】トランジスタのベース・エミッタ間電圧Ｖ
BEは、およそ−２ｍＶ／℃の温度特性を持つ。
BEは、およそ−２ｍＶ／℃の温度特性を持つ。
【００１８】一方、電流密度を異ならせた２つのトラン
ジスタのベース・エミッタ間電圧の差ΔＶBEは正の温度
特性を持ち、このベース・エミッタ間電圧差ΔＶBEによ
り抵抗間に流れる電流も正の温度特性を持つことにな
る。したがって、正の温度特性を持つ電流を抵抗を介し
て電圧に変換すれば正の温度特性を持つ電圧が得られる
ことになる。
ジスタのベース・エミッタ間電圧の差ΔＶBEは正の温度
特性を持ち、このベース・エミッタ間電圧差ΔＶBEによ
り抵抗間に流れる電流も正の温度特性を持つことにな
る。したがって、正の温度特性を持つ電流を抵抗を介し
て電圧に変換すれば正の温度特性を持つ電圧が得られる
ことになる。
【００１９】ところで、バンドギャップ基準電圧回路と
呼ばれる従来の基準電圧回路は、単に、負の温度特性を
持つトランジスタのベース・エミッタ間電圧ＶBEと、正
の温度特性を持つ抵抗間電圧を重み付け加算して、負、
正、あるいは零の温度特性を持つ電圧を得るようにした
ものである。一般に、トランジスタのベース・エミッタ
間電圧ＶBEは、およそ６００ｍＶ前後とされており、出
力電圧は、シリコン（Ｓｉ）の絶対零度でのバンドギャ
ップ電圧１．２０５Ｖ前後で温度が零特性（温度係数が
零）となり、それ以下では負の温度特性、それ以上では
正の温度特性を持つことが良く知られている。
呼ばれる従来の基準電圧回路は、単に、負の温度特性を
持つトランジスタのベース・エミッタ間電圧ＶBEと、正
の温度特性を持つ抵抗間電圧を重み付け加算して、負、
正、あるいは零の温度特性を持つ電圧を得るようにした
ものである。一般に、トランジスタのベース・エミッタ
間電圧ＶBEは、およそ６００ｍＶ前後とされており、出
力電圧は、シリコン（Ｓｉ）の絶対零度でのバンドギャ
ップ電圧１．２０５Ｖ前後で温度が零特性（温度係数が
零）となり、それ以下では負の温度特性、それ以上では
正の温度特性を持つことが良く知られている。
【００２０】前記の如く、図１において、トランジスタ
Ｑ１を単位トランジスタとし、トランジスタＱ２のエミ
ッタ面積比を単位トランジスタのＫ1倍（Ｋ1＞１）とし
ている。ベース幅変調を無視すれば、トランジスタのコ
レクタ電流ＩCとベース・エミッタ間電圧ＶBEの関係
は、次式（１）にて表される。
Ｑ１を単位トランジスタとし、トランジスタＱ２のエミ
ッタ面積比を単位トランジスタのＫ1倍（Ｋ1＞１）とし
ている。ベース幅変調を無視すれば、トランジスタのコ
レクタ電流ＩCとベース・エミッタ間電圧ＶBEの関係
は、次式（１）にて表される。
【００２１】
【数１】
【００２２】ここで、ＩSは単位トランジスタの飽和電
流、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑと表される。た
だし、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶
対温度である。また、Ｋは単位トランジスタに対するエ
ミッタ面積比である。
流、ＶTは熱電圧であり、ＶT＝ｋＴ／ｑと表される。た
だし、ｑは単位電子電荷、ｋはボルツマン定数、Ｔは絶
対温度である。また、Ｋは単位トランジスタに対するエ
ミッタ面積比である。
【００２３】図１に示す回路において、トランジスタＱ
１、Ｑ２のそれぞれのコレクタ電流をＩC1、ＩC2、ベー
ス・エミッタ間電圧をＶBE1、ＶBE2、及びコレクタ電圧
をＶ1、Ｖ2とし、抵抗Ｒ1の抵抗値をＲとする。そし
て、トランジスタの直流電流増幅率αFは十分に「１」
に近いものとして、ベース電流を無視し、上式（１）に
より、次式（２）、（３）、（４）、（５）なる関係が
成り立つ。
１、Ｑ２のそれぞれのコレクタ電流をＩC1、ＩC2、ベー
ス・エミッタ間電圧をＶBE1、ＶBE2、及びコレクタ電圧
をＶ1、Ｖ2とし、抵抗Ｒ1の抵抗値をＲとする。そし
て、トランジスタの直流電流増幅率αFは十分に「１」
に近いものとして、ベース電流を無視し、上式（１）に
より、次式（２）、（３）、（４）、（５）なる関係が
成り立つ。
【００２４】 ＶBE1＝ＶTｌｎ（ＩC1／Ｉs） …(2) ＶBE2＝ＶTｌｎ｛ＩC2／（Ｋ1ＩS）｝ …(3) Ｖ1＝ＶBE2＋Ｒ1ＩC2 …(4) Ｖ2＝ＶBE1 …(5)
【００２５】図２は、本発明の一実施形態に係る基準電
圧回路の回路構成を示したものである。
圧回路の回路構成を示したものである。
【００２６】図２に示すように、トランジスタＱ１、ト
ランジスタＱ２は、それぞれ抵抗Ｒ2、Ｒ3を介して、ミ
ラー比がＫ2のカレントミラー回路で電流駆動される。
すなわち、各々のコレクタとベースが互いに交叉接続さ
れた２つのトランジスタＱ１、Ｑ２のコレクタは、入力
端から基準電流を入力しコレクタとベースを接続してな
るトランジスタ（ｐｎｐ型バイポーラトランジスタ）Ｑ
４と、ベースをともにトランジスタＱ４のベースと共通
接続しコレクタから出力電流をそれぞれ出力する２つの
トランジスタ（ｐｎｐ型バイポーラトランジスタ）Ｑ
５、Ｑ６と、からなるカレントミラー回路の出力端にそ
れぞれ抵抗Ｒ2、Ｒ3を介して接続され、トランジスタＱ
６のエミッタ面積は単位トランジスタ（トランジスタＱ
５）のＫ2倍（「カレントミラー比」又は「ミラー比」
ともいう）とされ、トランジスタＱ４に出力される基準
電流の電流値のＫ2倍の電流を出力する。
ランジスタＱ２は、それぞれ抵抗Ｒ2、Ｒ3を介して、ミ
ラー比がＫ2のカレントミラー回路で電流駆動される。
すなわち、各々のコレクタとベースが互いに交叉接続さ
れた２つのトランジスタＱ１、Ｑ２のコレクタは、入力
端から基準電流を入力しコレクタとベースを接続してな
るトランジスタ（ｐｎｐ型バイポーラトランジスタ）Ｑ
４と、ベースをともにトランジスタＱ４のベースと共通
接続しコレクタから出力電流をそれぞれ出力する２つの
トランジスタ（ｐｎｐ型バイポーラトランジスタ）Ｑ
５、Ｑ６と、からなるカレントミラー回路の出力端にそ
れぞれ抵抗Ｒ2、Ｒ3を介して接続され、トランジスタＱ
６のエミッタ面積は単位トランジスタ（トランジスタＱ
５）のＫ2倍（「カレントミラー比」又は「ミラー比」
ともいう）とされ、トランジスタＱ４に出力される基準
電流の電流値のＫ2倍の電流を出力する。
【００２７】このカレントミラー回路の基準電流は、カ
レントミラー回路の入力端にコレクタを接続し、ベース
をトランジスタＱ１のコレクタに接続し、エミッタを接
地してなるトランジスタＱ３で決定され、トランジスタ
Ｑ３のベース電圧とトランジスタＱ２のベース電圧（Ｖ
1）とは等しく設定されている。
レントミラー回路の入力端にコレクタを接続し、ベース
をトランジスタＱ１のコレクタに接続し、エミッタを接
地してなるトランジスタＱ３で決定され、トランジスタ
Ｑ３のベース電圧とトランジスタＱ２のベース電圧（Ｖ
1）とは等しく設定されている。
【００２８】この時、図２に示す回路において、トラン
ジスタＱ１、Ｑ２、及びＱ３に流れる電流（コレクタ電
流）ＩC1、ＩC2、及びＩC3の間には、次式（６）、
（７）なる関係が成り立つ。
ジスタＱ１、Ｑ２、及びＱ３に流れる電流（コレクタ電
流）ＩC1、ＩC2、及びＩC3の間には、次式（６）、
（７）なる関係が成り立つ。
【００２９】ＩC2＝Ｋ2ＩC1 …(6) ＩC3＝ＩC1 …(7)
【００３０】トランジスタＱ３に流れる電流ＩC3（カレ
ントミラー回路の入力基準電流）と、トランジスタＱ１
に流れる電流ＩC1（カレントミラー回路の出力電流）と
は互いに等しいために、トランジスタＱ３のベース・エ
ミッタ間電圧ＶBE3と、トランジスタＱ１のベース・エ
ミッタ間電圧ＶBE1とは互いに等しく（ＶBE3＝
ＶBE1）、またトランジスタＱ１のコレクタ電圧Ｖ1（＝
ＶBE2＋Ｒ1ＩC2）と、トランジスタＱ２のコレクタ電圧
Ｖ2（＝ＶBE1）とは等しくなる（Ｖ1＝Ｖ2）。
ントミラー回路の入力基準電流）と、トランジスタＱ１
に流れる電流ＩC1（カレントミラー回路の出力電流）と
は互いに等しいために、トランジスタＱ３のベース・エ
ミッタ間電圧ＶBE3と、トランジスタＱ１のベース・エ
ミッタ間電圧ＶBE1とは互いに等しく（ＶBE3＝
ＶBE1）、またトランジスタＱ１のコレクタ電圧Ｖ1（＝
ＶBE2＋Ｒ1ＩC2）と、トランジスタＱ２のコレクタ電圧
Ｖ2（＝ＶBE1）とは等しくなる（Ｖ1＝Ｖ2）。
【００３１】したがって、トランジスタＱ１、Ｑ２のベ
ース・エミッタ間電圧差ΔＶBE（＝ＶBE1−ＶBE2）は次
式（８）で求まる。
ース・エミッタ間電圧差ΔＶBE（＝ＶBE1−ＶBE2）は次
式（８）で求まる。
【００３２】
【数２】
【００３３】ここで、Ｋ1、Ｋ2は共に温度特性を持たな
い定数であり、上述したように、ＶT＝ｋＴ／ｑと表さ
れ、熱電圧ＶTは、温度係数が３３３３ｐｐｍ／℃の正
の温度特性となっている。したがって、上式（８）か
ら、トランジスタＱ１、Ｑ２のベース・エミッタ間電圧
の差ΔＶBEは温度に比例する（すなわち温度特性は
正）。
い定数であり、上述したように、ＶT＝ｋＴ／ｑと表さ
れ、熱電圧ＶTは、温度係数が３３３３ｐｐｍ／℃の正
の温度特性となっている。したがって、上式（８）か
ら、トランジスタＱ１、Ｑ２のベース・エミッタ間電圧
の差ΔＶBEは温度に比例する（すなわち温度特性は
正）。
【００３４】図２に示すように、トランジスタＱ１のコ
レクタに接続された抵抗Ｒ2とカレントミラー回路の第
１の出力端（トランジスタＱ５のコレクタ）との接続点
の電位である第１の基準電圧ＶREF1、トランジスタＱ２
のコレクタに接続された抵抗Ｒ3とカレントミラー回路
の第２の出力端（トランジスタＱ６のコレクタ）との接
続点の電位である第２の基準電圧ＶREF2は、それぞれ、
次式（９）、（１０）で与えられる。
レクタに接続された抵抗Ｒ2とカレントミラー回路の第
１の出力端（トランジスタＱ５のコレクタ）との接続点
の電位である第１の基準電圧ＶREF1、トランジスタＱ２
のコレクタに接続された抵抗Ｒ3とカレントミラー回路
の第２の出力端（トランジスタＱ６のコレクタ）との接
続点の電位である第２の基準電圧ＶREF2は、それぞれ、
次式（９）、（１０）で与えられる。
【００３５】
【数３】
【００３６】このように、第１、第２の基準電圧
ＶREF1、ＶREF2はともに、負の温度特性を持つベース・
エミッタ電圧ＶBEと、正の温度特性を持つΔＶBEと、の
重み付け加算式で表される。
ＶREF1、ＶREF2はともに、負の温度特性を持つベース・
エミッタ電圧ＶBEと、正の温度特性を持つΔＶBEと、の
重み付け加算式で表される。
【００３７】したがって、重み付けを適宜変えること
で、２つの基準電圧ＶREF1、ＶREF2の温度特性を任意に
設定できることになる。その際、具体的には、エミッタ
面積比（Ｋ1）、あるいはカレントミラー比（Ｋ2）と、
各抵抗比（Ｒ2／Ｒ1、Ｒ3／Ｒ1）を適宜設定すれば良
い。
で、２つの基準電圧ＶREF1、ＶREF2の温度特性を任意に
設定できることになる。その際、具体的には、エミッタ
面積比（Ｋ1）、あるいはカレントミラー比（Ｋ2）と、
各抵抗比（Ｒ2／Ｒ1、Ｒ3／Ｒ1）を適宜設定すれば良
い。
【００３８】なお、図２において、電源ＶＣＣに抵抗Ｒ
4、Ｒ5を介してコレクタが接続され、抵抗Ｒ4、Ｒ5の接
続点をベース入力としたトランジスタＱ８と、コレクタ
をカレントミラー回路の共通ベースに接続しベースをト
ランジスタＱ８のコレクタに接続したトランジスタＱ７
は、良く知られた永田カレントミラー回路からなる起動
回路（スタートアップ回路）である。
4、Ｒ5を介してコレクタが接続され、抵抗Ｒ4、Ｒ5の接
続点をベース入力としたトランジスタＱ８と、コレクタ
をカレントミラー回路の共通ベースに接続しベースをト
ランジスタＱ８のコレクタに接続したトランジスタＱ７
は、良く知られた永田カレントミラー回路からなる起動
回路（スタートアップ回路）である。
【００３９】また、図３に、本発明の別の実施形態に係
る基準電圧回路のサブサーキットを示す。本実施形態は
ＭＯＳトランジスタを用いたものである。
る基準電圧回路のサブサーキットを示す。本実施形態は
ＭＯＳトランジスタを用いたものである。
【００４０】図３を参照して、２つのｎチャネルＭＯＳ
トランジスタＭ１、Ｍ２のゲートとドレインとは交叉接
続されており、ＭＯＳトランジスタＭ１、Ｍ２のソース
は共に接地されている。ＭＯＳトランジスタＭ１を単位
トランジスタとし、ＭＯＳトランジスタＭ２のゲート幅
Ｗ／ゲート長Ｌの比（「Ｗ／Ｌ比」という）を単位トラ
ンジスタのＫ1倍（Ｋ1＞１）とする。
トランジスタＭ１、Ｍ２のゲートとドレインとは交叉接
続されており、ＭＯＳトランジスタＭ１、Ｍ２のソース
は共に接地されている。ＭＯＳトランジスタＭ１を単位
トランジスタとし、ＭＯＳトランジスタＭ２のゲート幅
Ｗ／ゲート長Ｌの比（「Ｗ／Ｌ比」という）を単位トラ
ンジスタのＫ1倍（Ｋ1＞１）とする。
【００４１】素子の整合性はよいものとし、チャネル長
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流と、ゲート・ソース間電圧ＶGSの関係は、２乗則
に従うものとすると、ＭＯＳトランジスタＭ１のドレイ
ン電流ＩD1は次式（１１）で表される。
変調と基板効果を無視し、ＭＯＳトランジスタのドレイ
ン電流と、ゲート・ソース間電圧ＶGSの関係は、２乗則
に従うものとすると、ＭＯＳトランジスタＭ１のドレイ
ン電流ＩD1は次式（１１）で表される。
【００４２】ＩD1＝β（ＶGS1−ＶTH）2 …(11)
【００４３】ここで、βはトランスコンダクタンス・パ
ラメータであり、β＝μ（ＣOx／２）×（Ｗ／Ｌ）と表
される。ただし、μはキャリアの実効モビリティ、ＣOx
は単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞ
れゲート幅、ゲート長である。また、ＶGS1はＭＯＳト
ランジスタＭ１のゲート・ソース間電圧、ＶTHはしきい
値電圧（スレッショルド電圧）である。
ラメータであり、β＝μ（ＣOx／２）×（Ｗ／Ｌ）と表
される。ただし、μはキャリアの実効モビリティ、ＣOx
は単位面積当たりのゲート酸化膜容量、Ｗ、Ｌはそれぞ
れゲート幅、ゲート長である。また、ＶGS1はＭＯＳト
ランジスタＭ１のゲート・ソース間電圧、ＶTHはしきい
値電圧（スレッショルド電圧）である。
【００４４】また、ＭＯＳトランジスタＭ２のドレイン
電流ＩD2は、次式（１２）で与えられる。
電流ＩD2は、次式（１２）で与えられる。
【００４５】ＩD2＝Ｋ1β（ＶGS2−ＶTH）2 …(12)
【００４６】図３に示す回路において、ＭＯＳトランジ
スタＭ１のドレインに一端が接続された抵抗Ｒ1の他端
の電位Ｖ1と、ＭＯＳトランジスタＭ２のドレインの電
位Ｖ2（ＭＯＳトランジスタＭ１のゲート電位）と、は
それぞれ次式（１３）、（１４）で与えられる。
スタＭ１のドレインに一端が接続された抵抗Ｒ1の他端
の電位Ｖ1と、ＭＯＳトランジスタＭ２のドレインの電
位Ｖ2（ＭＯＳトランジスタＭ１のゲート電位）と、は
それぞれ次式（１３）、（１４）で与えられる。
【００４７】Ｖ1＝ＶGS2＋Ｒ1ＩD1 …(13) Ｖ2＝ＶGS1 …(14)
【００４８】ここで、ＶGS1、ＶGS2はそれぞれＭＯＳト
ランジスタＭ１、Ｍ２のゲート・ソース間電圧である。
ランジスタＭ１、Ｍ２のゲート・ソース間電圧である。
【００４９】図４は、本実施形態に係る基準電圧回路の
構成を示した図である。図４を参照して、ＭＯＳトラン
ジスタＭ１とＭＯＳトランジスタＭ２とはそれぞれ抵抗
Ｒ2、Ｒ3を介してミラー比がＫ2のカレントミラー回路
で電流駆動される。カレントミラー回路は、入力端側の
ｐチャネルＭＯＳトランジスタＭ４と、ゲートがともに
ＭＯＳトランジスタＭ４のゲートと共通接続されたｐチ
ャネルＭＯＳトランジスタＭ５、Ｍ６とからなり、ＭＯ
ＳトランジスタＭ４のドレインは、ゲートが抵抗Ｒ1と
Ｒ2との接続点に接続されたｎチャネルＭＯＳトランジ
スタＭ３のドレインに接続されている。すなわち、この
カレントミラー回路に入力される基準電流は、ｎチャネ
ルＭＯＳトランジスタＭ３で決定され、ＭＯＳトランジ
スタＭ３のゲート電圧（Ｖ1）と、ＭＯＳトランジスタ
Ｍ１のゲート電圧（Ｖ2）と、が等しく設定されてい
る。この時に、図４に示す回路において、次式（１
５）、（１６）の関係が成り立つ。
構成を示した図である。図４を参照して、ＭＯＳトラン
ジスタＭ１とＭＯＳトランジスタＭ２とはそれぞれ抵抗
Ｒ2、Ｒ3を介してミラー比がＫ2のカレントミラー回路
で電流駆動される。カレントミラー回路は、入力端側の
ｐチャネルＭＯＳトランジスタＭ４と、ゲートがともに
ＭＯＳトランジスタＭ４のゲートと共通接続されたｐチ
ャネルＭＯＳトランジスタＭ５、Ｍ６とからなり、ＭＯ
ＳトランジスタＭ４のドレインは、ゲートが抵抗Ｒ1と
Ｒ2との接続点に接続されたｎチャネルＭＯＳトランジ
スタＭ３のドレインに接続されている。すなわち、この
カレントミラー回路に入力される基準電流は、ｎチャネ
ルＭＯＳトランジスタＭ３で決定され、ＭＯＳトランジ
スタＭ３のゲート電圧（Ｖ1）と、ＭＯＳトランジスタ
Ｍ１のゲート電圧（Ｖ2）と、が等しく設定されてい
る。この時に、図４に示す回路において、次式（１
５）、（１６）の関係が成り立つ。
【００５０】ＩD2＝Ｋ2ＩD1 …(15) ＩD3＝ＩD1 …(16)
【００５１】ＭＯＳトランジスタＭ３に流れる電流ＩD3
（カレントミラー回路の基準電流）とＭＯＳトランジス
タＭ１に流れる電流ＩD1（カレントミラー回路の出力電
流）とは互いに等しいために、トランジスタＭ３のゲー
ト・ソース間電圧ＶGS3と、ＭＯＳトランジスタＭ１の
ゲート・ソース間電圧ＶGS1は互いに等しくなる（ＶGS3
＝ＶGS1）。また、ＭＯＳトランジスタＭ３のゲート電
圧、すなわち抵抗Ｒ2と抵抗Ｒ1の接続点の電圧電Ｖ
1（＝ＶGS2＋Ｒ1ＩD1）と、ＭＯＳトランジスタＭ２の
ドレイン電位Ｖ2（＝ＶGS1）は互いに等しい（Ｖ1＝
Ｖ2、すなわちＶGS3＝ＶGS1＝ＶGS2＋Ｒ1ＩD1）。
（カレントミラー回路の基準電流）とＭＯＳトランジス
タＭ１に流れる電流ＩD1（カレントミラー回路の出力電
流）とは互いに等しいために、トランジスタＭ３のゲー
ト・ソース間電圧ＶGS3と、ＭＯＳトランジスタＭ１の
ゲート・ソース間電圧ＶGS1は互いに等しくなる（ＶGS3
＝ＶGS1）。また、ＭＯＳトランジスタＭ３のゲート電
圧、すなわち抵抗Ｒ2と抵抗Ｒ1の接続点の電圧電Ｖ
1（＝ＶGS2＋Ｒ1ＩD1）と、ＭＯＳトランジスタＭ２の
ドレイン電位Ｖ2（＝ＶGS1）は互いに等しい（Ｖ1＝
Ｖ2、すなわちＶGS3＝ＶGS1＝ＶGS2＋Ｒ1ＩD1）。
【００５２】したがって、ＭＯＳトランジスタＭ１、Ｍ
２のゲート・ソース間電圧差ΔＶGS（＝ＶGS1−ＶGS2）
は次式（１７）で与えられる。
２のゲート・ソース間電圧差ΔＶGS（＝ＶGS1−ＶGS2）
は次式（１７）で与えられる。
【００５３】ΔＶGS＝ＶGS1−ＶGS2＝Ｒ1ＩD1 …(17)
【００５４】上式（１１）、（１２）から、ＶGS1＝Ｖ
TH＋√（ＩD1／β）、ＶGS2＝ＶTH＋√（ＩD2／（Ｋ
1β））、を上式（１７）に代入し、ＩD2＝Ｋ2ＩD1（式
（１５））から、次式（１８）が導かれる。
TH＋√（ＩD1／β）、ＶGS2＝ＶTH＋√（ＩD2／（Ｋ
1β））、を上式（１７）に代入し、ＩD2＝Ｋ2ＩD1（式
（１５））から、次式（１８）が導かれる。
【００５５】
【数４】
【００５６】ここで、Ｋ1、Ｋ2は温度特性を持たない定
数である。
数である。
【００５７】一方、ＭＯＳトランジスタでは、モビリテ
ィμが温度特性を持つから、トランスコンダクタンス・
パラメータβの温度依存性は、次式（１９）で表され
る。
ィμが温度特性を持つから、トランスコンダクタンス・
パラメータβの温度依存性は、次式（１９）で表され
る。
【００５８】
【数５】
【００５９】ただし、βOは常温（Ｔ0＝３００Ｋ）での
βの値である。したがって、次式（２０）が得られる。
βの値である。したがって、次式（２０）が得られる。
【００６０】
【数６】
【００６１】図５に、１／β（トランスコンダクタンス
・パラメータの逆数）の温度特性の計算値を示す。図５
から、１／βの温度特性は、常温では、５０００ｐｐｍ
／℃となっている。これは、バイポーラトランジスタの
熱電圧ＶTの温度特性３３３３ｐｐｍ／℃の１．５倍に
当たる。
・パラメータの逆数）の温度特性の計算値を示す。図５
から、１／βの温度特性は、常温では、５０００ｐｐｍ
／℃となっている。これは、バイポーラトランジスタの
熱電圧ＶTの温度特性３３３３ｐｐｍ／℃の１．５倍に
当たる。
【００６２】したがって、ドレイン電流ＩD1が正の温度
特性を持ち、抵抗Ｒ1の温度特性が５０００ｐｐｍ／℃
以下であれば、ＭＯＳトランジスタＭ１、Ｍ２のゲート
・ソース間電圧の差ΔＶGSは温度に比例することがわか
る（温度特性が正）。
特性を持ち、抵抗Ｒ1の温度特性が５０００ｐｐｍ／℃
以下であれば、ＭＯＳトランジスタＭ１、Ｍ２のゲート
・ソース間電圧の差ΔＶGSは温度に比例することがわか
る（温度特性が正）。
【００６３】すなわち、図４に示すように、カレントミ
ラー回路の第１の出力端（ＭＯＳトランジスタＭ５のド
レイン）と抵抗Ｒ2（抵抗値をＲ2とする）との接続点の
電位である第１の基準電圧ＶREF1、カレントミラー回路
の第２の出力端（ＭＯＳトランジスタＭ６のドレイン）
と抵抗Ｒ3（抵抗値をＲ3とする）との接続点の電位であ
る第２の基準電圧ＶREF2は、それぞれ次式（２１）、
（２２）で与えられる。
ラー回路の第１の出力端（ＭＯＳトランジスタＭ５のド
レイン）と抵抗Ｒ2（抵抗値をＲ2とする）との接続点の
電位である第１の基準電圧ＶREF1、カレントミラー回路
の第２の出力端（ＭＯＳトランジスタＭ６のドレイン）
と抵抗Ｒ3（抵抗値をＲ3とする）との接続点の電位であ
る第２の基準電圧ＶREF2は、それぞれ次式（２１）、
（２２）で与えられる。
【００６４】
【数７】
【００６５】一方、上式（１１）より、ＭＯＳトランジ
スタＭ１のゲート・ソース間電圧ＶGS1は次式（２３）
で与えられる。
スタＭ１のゲート・ソース間電圧ＶGS1は次式（２３）
で与えられる。
【００６６】
【数８】
【００６７】また、上式（２１）、上式（２２）は、次
式（２４）、（２５）と書換えられる。
式（２４）、（２５）と書換えられる。
【００６８】
【数９】
【００６９】スレッショルド電圧ＶTHの温度特性は、絶
対温度をＴとして、次式（２６）で表される。
対温度をＴとして、次式（２６）で表される。
【００７０】ＶTH＝ＶTHO−α（Ｔ−ＴO） …(26)
【００７１】ここで、αは低スレッショルド電圧のＣＭ
ＯＳプロセスにおいては、およそ２．３ｍＶ／℃であ
る。
ＯＳプロセスにおいては、およそ２．３ｍＶ／℃であ
る。
【００７２】したがって、上式（２４）、（２５）のそ
れぞれの右辺は、負の温度特性を持つスレッショルド電
圧ＶTHと、正の温度特性を持つトランスコンダクタンス
・パラメータ（モビリティ）の逆数に起因する電圧値
と、の重み付け加算式で表される。
れぞれの右辺は、負の温度特性を持つスレッショルド電
圧ＶTHと、正の温度特性を持つトランスコンダクタンス
・パラメータ（モビリティ）の逆数に起因する電圧値
と、の重み付け加算式で表される。
【００７３】このため、重み付けを変えることで、第
１、第２の基準電圧ＶREF1、ＶREF2の２つの基準電圧の
温度特性を、任意に設定できる。具体的には、２つのト
ランジスタの（Ｗ／Ｌ）／（Ｗ／Ｌ）の比、あるいはカ
レントミラー比（Ｋ2）、抵抗の値（Ｒ1）、および各抵
抗比（Ｒ2／Ｒ1、Ｒ3／Ｒ1）を適宜設定すれば良い。
１、第２の基準電圧ＶREF1、ＶREF2の２つの基準電圧の
温度特性を、任意に設定できる。具体的には、２つのト
ランジスタの（Ｗ／Ｌ）／（Ｗ／Ｌ）の比、あるいはカ
レントミラー比（Ｋ2）、抵抗の値（Ｒ1）、および各抵
抗比（Ｒ2／Ｒ1、Ｒ3／Ｒ1）を適宜設定すれば良い。
【００７４】なお、図４において、電源ＶＤＤに抵抗Ｒ
4、Ｒ5を介してドレインが接続され、抵抗Ｒ4、Ｒ5の接
続点をゲート入力としたＭＯＳトランジスタＭ８と、ド
レインをカレントミラー回路の共通ゲートに接続しゲー
トをＭＯＳトランジスタＱ８のドレインに接続したＭＯ
ＳトランジスタＱ７は、良く知られた永田カレントミラ
ー回路からなる起動回路（スタートアップ回路）であ
る。
4、Ｒ5を介してドレインが接続され、抵抗Ｒ4、Ｒ5の接
続点をゲート入力としたＭＯＳトランジスタＭ８と、ド
レインをカレントミラー回路の共通ゲートに接続しゲー
トをＭＯＳトランジスタＱ８のドレインに接続したＭＯ
ＳトランジスタＱ７は、良く知られた永田カレントミラ
ー回路からなる起動回路（スタートアップ回路）であ
る。
【００７５】なお、図１及び図２に示した回路は、ＣＭ
ＯＳトランジスタで置き換えることができる。ただし、
ＭＯＳトランジスタは、エミッタ抵抗が付いたバイポー
ラトランジスタと特性が酷似していることにより、ＭＯ
Ｓトランジスタのトランスコンダクタンス・パラメータ
を大きな値に設定するか、あるいはソース抵抗での電圧
降下を大きな値に設定する必要がある。
ＯＳトランジスタで置き換えることができる。ただし、
ＭＯＳトランジスタは、エミッタ抵抗が付いたバイポー
ラトランジスタと特性が酷似していることにより、ＭＯ
Ｓトランジスタのトランスコンダクタンス・パラメータ
を大きな値に設定するか、あるいはソース抵抗での電圧
降下を大きな値に設定する必要がある。
【００７６】同様に、図３及び図４に示した回路も、バ
イポーラトランジスタに置き換えることができることは
いうまでもない。
イポーラトランジスタに置き換えることができることは
いうまでもない。
【００７７】なお、この種のセルフバイアスタイプの基
準電圧回路では、スタートアップ（起動）回路が必要と
なるが、上記したように、カレントミラー回路の共通ベ
ース（ゲート）を、周知の永田カレントミラー回路で駆
動すれば良い。
準電圧回路では、スタートアップ（起動）回路が必要と
なるが、上記したように、カレントミラー回路の共通ベ
ース（ゲート）を、周知の永田カレントミラー回路で駆
動すれば良い。
【００７８】なお、本発明を上記各実施の形態について
説明したが、本発明は上記形態にのみに限定されるもの
でなく、本発明の原理に準ずる各種形態及び変形を含む
ことは勿論である。
説明したが、本発明は上記形態にのみに限定されるもの
でなく、本発明の原理に準ずる各種形態及び変形を含む
ことは勿論である。
【００７９】
【発明の効果】以上説明したように、本発明によれば、
任意の温度特性を持つ２つの基準電圧を一つの回路で実
現できるという効果を有する。このため、本発明によれ
ば、回路の消費電流を少なく抑えることができるという
利点を有する。
任意の温度特性を持つ２つの基準電圧を一つの回路で実
現できるという効果を有する。このため、本発明によれ
ば、回路の消費電流を少なく抑えることができるという
利点を有する。
【００８０】すなわち、本発明によれば、小さな回路規
模、より具体的には、例えば６個のトランジスタと３本
の抵抗にて、任意の温度特性を持つ２つの基準電圧回路
を実現することを可能としている。
模、より具体的には、例えば６個のトランジスタと３本
の抵抗にて、任意の温度特性を持つ２つの基準電圧回路
を実現することを可能としている。
【図１】本発明の一実施形態に係る基準電圧回路のサブ
サーキットの構成を示す図である。
サーキットの構成を示す図である。
【図２】本発明の一実施形態に係る基準電圧回路の構成
を示す図である。
を示す図である。
【図３】本発明の別の実施形態に係る基準電圧回路のサ
ブサーキットの構成を示す図である。
ブサーキットの構成を示す図である。
【図４】本発明の別の実施形態に係る基準電圧回路の構
成を示す図である。
成を示す図である。
【図５】ＭＯＳトランジスタの温度特性を示す特性図で
ある。
ある。
Ｑ１〜Ｑ８ バイポーラトランジスタ Ｍ１〜Ｍ８ ＭＯＳトランジスタ Ｒ1〜Ｒ5 抵抗 ＶREF1 第１の基準電圧 ＶREF2 第２の基準電圧
Claims (14)
- 【請求項１】エミッタが直接接地された第１のバイポー
ラトランジスタと、 エミッタが抵抗を介して接地された第２のバイポーラト
ランジスタと、 を含み、 前記第１及び第２のバイポーラトランジスタは互いにそ
れぞれのコレクタとベースとが交叉接続され、それぞれ
第１及び第２の抵抗を介して電流が供給されてなること
を特徴とする基準電圧回路。 - 【請求項２】ソースが直接接地された第１のＭＯＳトラ
ンジスタと、 ソースが抵抗を介して接地された第２のＭＯＳトランジ
スタと、 を含み、 前記第１及び第２のＭＯＳトランジスタは互いにそれぞ
れのドレインとゲートとが交叉接続され、それぞれ第１
及び第２の抵抗を介して電流が供給されてなることを特
徴とする基準電圧回路。 - 【請求項３】エミッタが共に直接接地された第１及び第
２のバイポーラトランジスタを含み、 前記第１及び第２のバイポーラトランジスタは互いにそ
れぞれのコレクタとベースとが交叉接続され、 前記第１のバイポーラトランジスタのコレクタと前記第
２のバイポーラトランジスタのベースとの共通接続点に
一端を接続してなる抵抗を含むことを特徴とする基準電
圧回路。 - 【請求項４】ソースが共に直接接地された第１及び第２
のＭＯＳトランジスタを含み、 前記第１及び第２のＭＯＳトランジスタは互いにそれぞ
れのドレインとゲートとが交叉接続され、 前記第１のＭＯＳトランジスタのドレインと前記第２の
ＭＯＳトランジスタのゲートの共通接続点に一端を接続
してなる抵抗を含むことを特徴とする基準電圧回路。 - 【請求項５】請求項１または請求項３記載の基準電圧回
路において、前記第２のバイポーラトランジスタのエミ
ッタ面積が前記第１のバイポーラトランジスタのエミッ
タ面積のＫ1倍（但し、Ｋ1＞１）とされたことを特徴と
する基準電圧回路。 - 【請求項６】請求項２または請求項４記載の基準電圧回
路において、前記第２のＭＯＳトランジスタのゲート幅
／ゲート長比（Ｗ／Ｌ比）が、前記第１のトランジスタ
のゲート幅／ゲート長比（Ｗ／Ｌ比）のＫ2倍（但し、
Ｋ2＞１）とされたことを特徴とする基準電圧回路。 - 【請求項７】前記第１及び第２のバイポーラトランジス
タがそれぞれ第１及び第２の抵抗を介して前記第１又は
第２のバイポーラトランジスタのいずれか一方のベース
電圧でバイアスされる定電流源で駆動され、前記第１及
び第２の抵抗と前記定電流源とのそれぞれの共通接続点
を基準電圧の出力端子としたことを特徴とする請求項
１、３、５のいずれか一に記載の基準電圧回路。 - 【請求項８】前記第１及び第２のＭＯＳトランジスタが
それぞれ第１及び第２の抵抗を介して前記第１又は第２
のＭＯＳランジスタのいずれか一方のゲート電圧でバイ
アスされる定電流源で駆動され、前記第１及び第２の抵
抗と前記定電流源とのそれぞれの共通接続点を基準電圧
の出力端子としたことを特徴とする請求項２、４、６の
いずれか一に記載の基準電圧回路。 - 【請求項９】前記第１のバイポーラトランジスタを駆動
する定電流源と前記第２のバイポーラトランジスタを駆
動する定電流源とのミラー電流比が異なることを特徴と
する請求項７記載の基準電圧回路。 - 【請求項１０】前記第１のＭＯＳトランジスタを駆動す
る定電流源と前記第２のＭＯＳトランジスタを駆動する
定電流源とのミラー電流比が異なることを特徴とする請
求項８記載の基準電圧回路。 - 【請求項１１】それぞれのコレクタとベースとが互いに
交叉接続されてなる第１、第２のバイポーラトランジス
タを備え、 前記第１及び第２のバイポーラトランジスタはそれぞれ
第１及び第２の抵抗を介して電流駆動され、 前記第１のバイポーラトランジスタのエミッタは接地さ
れ、 前記第２のバイポーラトランジスタは、エミッタが第３
の抵抗を介して接地されると共に、エミッタ面積が前記
第１のバイポーラトランジスタのエミッタ面積の所定倍
とされ、 前記第２のバイポーラトランジスタのベース電圧と同電
位にベースがバイアスされる第３のバイポーラトランジ
スタに流れる電流を基準電流として入力するカレントミ
ラー回路の第１及び第２の出力端と前記第１及び第２の
抵抗とのそれぞれの共通接続点を第１及び第２の基準電
圧出力端子に接続し、 前記カレントミラー回路の第２の出力端のバイポーラト
ランジスタのエミッタ面積を前記第１の出力端のバイポ
ーラトランジスタのエミッタ面積の所定倍としたことを
特徴とする基準電圧回路。 - 【請求項１２】それぞれのドレインとゲートとが互いに
交叉接続されてなる第１、第２のＭＯＳトランジスタを
備え、 前記第１及び第２のＭＯＳトランジスタはそれぞれ第１
及び第２の抵抗を介して電流駆動されると共に、前記第
１のＭＯＳトランジスタのドレインは前記第１の抵抗に
第３の抵抗を介して接続され、 前記第１及び第２のＭＯＳトランジスタのソースは共に
接地され、 前記第２のＭＯＳトランジスタのＷ／Ｌ比は前記第１の
ＭＯＳトランジスタのＷ／Ｌ比の所定倍とされ、 ゲートが前記第１の抵抗と前記第３の抵抗との接続点に
接続された第３のＭＯＳトランジスタに流れる電流を基
準電流として入力するカレントミラー回路の第１及び第
２の出力端と前記第１及び第２の抵抗とのそれぞれの接
続点を第１及び第２の基準電圧出力端子に接続し、 前記カレントミラー回路の第２の出力端のＭＯＳトラン
ジスタのＷ／Ｌ比を前記第１の出力端のＭＯＳトランジ
スタのＷ／Ｌ比の所定倍としたことを特徴とする基準電
圧回路。 - 【請求項１３】それぞれのドレインとゲートとが互いに
交叉接続されてなる第１、第２のＭＯＳトランジスタを
備え、 前記第１及び第２のＭＯＳトランジスタはそれぞれ第１
及び第２の抵抗を介してそれぞれ電流駆動され、 前記第１のＭＯＳトランジスタのソースは接地され、 前記第２のＭＯＳトランジスタは、ソースが第３の抵抗
を介して接地されると共に、Ｗ／Ｌ比が前記第１のＭＯ
ＳトランジスタのＷ／Ｌ比の所定倍とされ、 前記第２のＭＯＳトランジスタのゲート電圧と同電位に
ゲートがバイアスされる第３のＭＯＳトランジスタに流
れる電流を基準電流として入力するカレントミラー回路
の第１及び第２の出力端と前記第１及び第２の抵抗との
それぞれの共通接続点を第１及び第２の基準電圧出力端
子に接続し、 前記カレントミラー回路の第２の出力端のＭＯＳトラン
ジスタのＷ／Ｌ比を前記第１の出力端のＭＯＳトランジ
スタのＷ／Ｌ比の所定倍としたことを特徴とする基準電
圧回路。 - 【請求項１４】それぞれのコレクタとベースとが互いに
交叉接続されてなる第１、第２のバイポーラトランジス
タを備え、 前記第１及び第２のバイポーラトランジスタはそれぞれ
第１及び第２の抵抗を介して電流駆動されると共に、前
記第１のバイポーラトランジスタのコレクタは前記第１
の抵抗に第３の抵抗を介して接続され、 前記第１及び第２のバイポーラトランジスタのエミッタ
は共に接地され、 前記第２のバイポーラトランジスタのエミッタ面積は前
記第１のバイポーラトランジスタのエミッタ面積の所定
倍とされ、 ベースが前記第１の抵抗と前記第３の抵抗との接続点に
接続された第３のバイポーラトランジスタに流れる電流
を基準電流として入力するカレントミラー回路の第１及
び第２の出力端と前記第１及び第２の抵抗とのそれぞれ
の接続点を第１及び第２の基準電圧出力端子に接続し、 前記カレントミラー回路の第２の出力端のバイポーラト
ランジスタのエミッタ面積を前記第１の出力端のバイポ
ーラトランジスタのエミッタ面積の所定倍としたことを
特徴とする基準電圧回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8071455A JP2874634B2 (ja) | 1996-03-01 | 1996-03-01 | 基準電圧回路 |
| US08/808,906 US5912580A (en) | 1996-03-01 | 1997-03-03 | Voltage reference circuit |
| GB9704341A GB2310737B (en) | 1996-03-01 | 1997-03-03 | Voltage reference circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8071455A JP2874634B2 (ja) | 1996-03-01 | 1996-03-01 | 基準電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237127A JPH09237127A (ja) | 1997-09-09 |
| JP2874634B2 true JP2874634B2 (ja) | 1999-03-24 |
Family
ID=13461074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8071455A Expired - Lifetime JP2874634B2 (ja) | 1996-03-01 | 1996-03-01 | 基準電圧回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5912580A (ja) |
| JP (1) | JP2874634B2 (ja) |
| GB (1) | GB2310737B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| US6002293A (en) * | 1998-03-24 | 1999-12-14 | Analog Devices, Inc. | High transconductance voltage reference cell |
| GB9809438D0 (en) * | 1998-05-01 | 1998-07-01 | Sgs Thomson Microelectronics | Current mirrors |
| US6525598B1 (en) * | 1999-01-29 | 2003-02-25 | Cirrus Logic, Incorporated | Bias start up circuit and method |
| US6459306B1 (en) * | 1999-07-22 | 2002-10-01 | Lucent Technologies Inc. | Low power differential comparator with stable hysteresis |
| US6225856B1 (en) * | 1999-07-30 | 2001-05-01 | Agere Systems Cuardian Corp. | Low power bandgap circuit |
| US6201435B1 (en) * | 1999-08-26 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Low-power start-up circuit for a reference voltage generator |
| DE10011669A1 (de) * | 2000-03-10 | 2001-09-20 | Infineon Technologies Ag | Schaltungsanordnung zum Erzeugen einer Gleichspannung |
| FR2821442A1 (fr) * | 2001-02-26 | 2002-08-30 | St Microelectronics Sa | Source de courant a faible tension d'alimentation et dont le courant varie en sens inverse de celui de la tension d'alimentation |
| JP3678692B2 (ja) * | 2001-10-26 | 2005-08-03 | 沖電気工業株式会社 | バンドギャップ基準電圧回路 |
| CN101443721B (zh) * | 2004-12-07 | 2011-04-06 | Nxp股份有限公司 | 提供温度补偿的输出电压的参考电压发生器 |
| US20070040543A1 (en) * | 2005-08-16 | 2007-02-22 | Kok-Soon Yeo | Bandgap reference circuit |
| US8421433B2 (en) * | 2010-03-31 | 2013-04-16 | Maxim Integrated Products, Inc. | Low noise bandgap references |
| US20220357758A1 (en) * | 2021-05-05 | 2022-11-10 | Nordic Semiconductor Asa | Start-up circuit for reference voltage/current generator |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3617859A (en) * | 1970-03-23 | 1971-11-02 | Nat Semiconductor Corp | Electrical regulator apparatus including a zero temperature coefficient voltage reference circuit |
| US3930172A (en) * | 1974-11-06 | 1975-12-30 | Nat Semiconductor Corp | Input supply independent circuit |
| US4491780A (en) * | 1983-08-15 | 1985-01-01 | Motorola, Inc. | Temperature compensated voltage reference circuit |
| GB2186453A (en) * | 1986-02-07 | 1987-08-12 | Plessey Co Plc | Reference circuit |
| GB2264573B (en) * | 1992-02-05 | 1996-08-21 | Nec Corp | Reference voltage generating circuit |
| US5399914A (en) * | 1993-10-18 | 1995-03-21 | Allegro Microsystems, Inc. | High ratio current source |
| FR2718259A1 (fr) * | 1994-03-30 | 1995-10-06 | Philips Composants | Circuit régulateur fournissant une tension indépendante de l'alimentation et de la température. |
-
1996
- 1996-03-01 JP JP8071455A patent/JP2874634B2/ja not_active Expired - Lifetime
-
1997
- 1997-03-03 US US08/808,906 patent/US5912580A/en not_active Expired - Fee Related
- 1997-03-03 GB GB9704341A patent/GB2310737B/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2310737A (en) | 1997-09-03 |
| GB2310737B (en) | 1999-11-10 |
| US5912580A (en) | 1999-06-15 |
| JPH09237127A (ja) | 1997-09-09 |
| GB9704341D0 (en) | 1997-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3638530B2 (ja) | 基準電流回路及び基準電圧回路 | |
| US6407622B1 (en) | Low-voltage bandgap reference circuit | |
| JP2682470B2 (ja) | 基準電流回路 | |
| US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| US6900689B2 (en) | CMOS reference voltage circuit | |
| US6501299B2 (en) | Current mirror type bandgap reference voltage generator | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| US5910749A (en) | Current reference circuit with substantially no temperature dependence | |
| JP2874634B2 (ja) | 基準電圧回路 | |
| JP3039611B2 (ja) | カレントミラー回路 | |
| US20050264345A1 (en) | Low-voltage curvature-compensated bandgap reference | |
| JPH0668712B2 (ja) | 電圧基準回路 | |
| US5432432A (en) | Reference voltage generating circuit with temperature stability for use in CMOS integrated circuits | |
| US5627461A (en) | Reference current circuit capable of preventing occurrence of a difference collector current which is caused by early voltage effect | |
| JP2734964B2 (ja) | 基準電流回路および基準電圧回路 | |
| JP2006133916A (ja) | 基準電圧回路 | |
| JPH10150332A (ja) | 差動回路 | |
| JP3349047B2 (ja) | 定電圧回路 | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JP2522468B2 (ja) | 基準電圧発生回路 | |
| JP2800720B2 (ja) | 起動回路 | |
| EP0367578A1 (en) | CMOS compatible bandgap voltage reference | |
| JP2006065439A (ja) | バンドギャップ型基準電圧発生回路 | |
| JPH07160347A (ja) | 基準電流回路および基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981215 |