KR20000003932A

KR20000003932A - 온도 보상된 고정밀 전류원

Info

Publication number: KR20000003932A
Application number: KR1019980025240A
Authority: KR
Inventors: 신윤태
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-06-30
Filing date: 1998-06-30
Publication date: 2000-01-25
Also published as: US6191646B1

Abstract

본 발명은 온도 변화에 영향을 받지 않으면서 일정한 전류를 공급할 수 있는 온도 보상된 고정밀 전류원을 제공하기 위한 것으로, 이를 위해 본 발명은 전원 전압에 연결되어 정상동작 시 바이어스 동작 또는 구동 동작을 수행하고, 파워-다운시 전류를 차단하는 제어 수단; 상기 제어 수단으로부터 출력되는 신호에 응답하여 절대 온도에 역비례하는 제1 전류를 발생하는 제1 전류 발생 수단; 상기 제1 전류를 반영하여 출력하는 제1 전류 반영 수단; 상기 제어 수단으로부터 출력되는 신호에 응답하여 절대 온도에 비례하는 제2 전류를 발생하는 제2 전류 발생 수단; 상기 제2 전류를 반영하여 출력하는 제2 전류 반영 수단; 상기 제1 및 제2 전류 반영 수단으로부터 출력되는 상기 제1 및 제2 전류를 합하여 제3 전류를 생성하는 전류 가산 수단; 및 상기 전류 가산 수단으로부터 상기 제3 전류를 반영하여 전류원의 최종 전류로 출력하는 제3 전류 반영 수단을 포함한다.

Description

온도 보상된 고정밀 전류원

본 발명은 온도의 변화에 대해 항상 일정한 전류를 발생하는 고정밀(high precision) 전류원 장치에 관한 것이다.

고정밀의 디지털-아날로그 변환기 또는 아날로그-디지털 변환기 등에 이용되어 온도의 변화에 따라 일정한 전류를 발생시켜 연산 증폭기를 바이어스(bias) 시키거나 이를 이용하여 전압 기준기를 설계하는데 이용된다.

도 1은 종래의 전류원을 도시한 것으로서, 도시한 전류원은 바이폴라 접합 트랜지스터(bipolar junction transistor, Q1)의 V_BE값을 이용하여 바이어스 전류(I=V_BE1/R)를 생성하여 사용하였지만, 저항(R)의 온도 계수(temperature coefficient)가 온도 증가에 따라 정방향(positive)으로 증가하고, V_BE1의 온도 계수는 이와 반대로 부(negative)방향으로 증가하므로 바이어스 전류 I는 강한 부방향의 바이어스 전류(이하, IPTAT(Inversely proportional to absolute temperature) 전류라 함)를 생성시키는 문제점이 있다.

도 2는 종래의 열전압(Thermal voltage, V_T)을 이용한 전류원을 도시한 것으로서, I=[V_Tln(NI_E1/I_E2)]/R의 전류를 공급한다. 여기서 N은 (바이폴라 트랜지스터 Q₂의 에미터 면적)/(바이폴라 트랜지스터 Q1의 에미터 면적)이고, I_E1과 I_E2는 각각 Q₁, Q₂의 에미터 전류를 의미한다. 열전압(V_T)은 온도 증가에 따라 정방향의 온도 계수를 가지되, 온도 증가에 따라 정방향으로 증가하는 저항(R)의 온도 계수보다 더욱 큰 온도 계수를 가지므로 결과적으로 온도가 증가함에 따라 정방향으로 증가하는 전류(이하, PTAT(proportional to absolute temperature)전류라 함)를 생성시키는 문제점이 있다.

본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 온도 변화에 영향을 받지 않으면서 일정한 전류를 공급할 수 있는 온도 보상된 고정밀 전류원을 제공하는데 그 목적이 있다.

도 1은 종래의 전류원을 도시한 도면.

도 2는 종래의 열전압(Thermal voltage, V_T)을 이용한 전류원을 도시한 도면.

도 3은 본 발명에 따른 전류원을 도시한 도면.

도 4는 본 발명에 따른 상기 도 3의 전류원을 트랜지스터 레벨로 구현한 도면.

* 도면의 주요부분에 대한 부호의 설명

1 : 바이어스/스타트-업/파워-다운 제어부

2 : 제1 바이어스 및 전류 반영기

3 : PTAT 전류 발생기 4 : 제2 바이어스 및 전류 반영기

5 : IPTAT 전류 발생기 6 : 전류 덧셈기

7 : 제3 바이어스 및 전류 반영기

상기 목적을 달성하기 위한 본 발명은 전원 전압에 연결되어 정상동작 시 바이어스 동작 또는 구동 동작을 수행하고, 파워-다운시 전류를 차단하는 제어 수단; 상기 제어 수단으로부터 출력되는 신호에 응답하여 절대 온도에 역비례하는 제1 전류를 발생하는 제1 전류 발생 수단; 상기 제1 전류를 반영하여 출력하는 제1 전류 반영 수단; 상기 제어 수단으로부터 출력되는 신호에 응답하여 절대 온도에 비례하는 제2 전류를 발생하는 제2 전류 발생 수단; 상기 제2 전류를 반영하여 출력하는 제2 전류 반영 수단; 상기 제1 및 제2 전류 반영 수단으로부터 출력되는 상기 제1 및 제2 전류를 합하여 제3 전류를 생성하는 전류 가산 수단; 및 상기 전류 가산 수단으로부터 상기 제3 전류를 반영하여 전류원의 최종 전류로 출력하는 제3 전류 반영 수단을 포함하여 이루어진다.

도 3은 본 발명의 전류원을 도시한 도면으로서, 도면에서 1은 바이어스/스타트-업(start-up)/파워-다운(power-down) 제어부, 2는 제1 바이어스 및 전류 반영기(current mirror), 3은 PTAT 전류 발생기, 4는 제2 바이어스 및 전류 반영기, 5는 IPTAT 전류 발생기, 6은 전류 덧셈기, 7은 제3 바이어스 및 전류 반영기를 각각 나타낸다.

바이어스/스타트-업/파워-다운 제어부(1)는 정상동작시 제1 바이어스 및 전류 반영기(2), 제2 바이어스 및 전류 반영기(4) 및 제3 바이어스 및 전류 반영기(7)를 바이어스 시키거나 스타트-업시키고(11), 파워-다운 시 제1 바이어스 및 전류 반영기(2)에 흐르는 출력 전류(I1, 21), 제2 바이어스 및 전류 반영기(4)에 흐르는 출력 전류(I2, 41) 및 제3 바이어스 및 전류 반영기(7)에 흐르는 출력 전류(71)를 각각 0으로 할 수 있도록 파워-다운시키는 역할(11)을 한다.

바이어스/스타트-업/파워-다운 제어부(1)로부터 정상 동작 신호가 출력(11)되는 경우 제1 바이어스 및 전류 반영기(2)의 출력 전류 I₁(21)은 PTAT 전류 발생기(3)의 엔모스 트랜지스터(M1, M2)와 PNP 바이폴라 트랜지스터(Q₁, Q₂)로부터 아래 수학식 1에서와 같은 PTAT 전류로 생성된다.

-V_BE1-V_GS1+V_GS2+I₁R₁+V_BE2=0

V_GS1=V_GS2일 때

여기서 V_GS1과 V_GS2는 각각 엔모스 트랜지스터(M1, M2)의 게이트-소스(Gate-Source)간 전압이고, V_BE1과 V_BE2는 각각 PNP 바이폴라 트랜지스터(Q₁, Q₂)의 베이스-에미터(Base-Emitter) 간 전압이고, I_E1과 I_E2는 PNP 바이폴라 트랜지스터(Q₁, Q₂) 각각의 에미터 전류이고, V_T은 열전압이고, N은 상기 (Q₂의 에미터 면적)/(Q₁의 에미터 면적)로서 PTAT 전류 I₁은 제1 바이어스 및 전류 반영기(2)로부터 전류가 반영되어 출력이 I₁인 전류(21)를 내보낸다.

IPTAT 전류 발생기(5)에서는 엔모스 트랜지스터(M1, M3, M4)의 채널 폭과 길이가 동일하다고 가정하면, 저항 R₂에 흐르는 전류 I₃은 V_BE1/R₂이고, 엔모스 트랜지스터(M4)에 흐르는 전류는 V_BE1/2R₂이므로, 이 전류를 제2 바이어스 및 전류 반영기(4)로 전류를 반영시키면 출력 전류 I₂(41)로 아래 수학식 2와 같은 IPTAT 전류가 나가게 된다.

I₂=V_BE1/2R₂

다음으로, 전류 덧셈기(6)에서 두 전류 I₁과 I₂를 합한 전류 덧셈기의 출력 전류 I(61)는 아래 수학식 3과 같다.

결과적으로, 온도 변화에 대해 일정한 전류(61)를 발생시킬 수 있으므로, 이 전류를 제3 바이어스 및 전류 반영기(7)로 전류를 반영시켜 최종 출력 전류 I(71)를 만든다.

도 4는 도 3의 본 발명의 전류원을 트랜지스터 레벨로 구현한 도면으로, 먼저 바이어스/스타트-업/파워-다운 제어부(1)로부터 정상 동작신호가 출력(11)되면 엔모스 트랜지스터(M1, M2), PNP 바이폴라 트랜지스터(Q1, Q2)로 구성된 PTAT 전류 발생기(3)로부터 엔모스 트랜지스터(M1, M2)의 게이트-소스 전압이 V_GS1=V_GS2일 때, 상기의 수학식 1과 같은 PTAT 전류를 생성시킨다. 상기 PTAT 전류 I₁은 상기 제1 바이어스 및 전류 반영기(2)로부터 피모스 트랜지스터(M7, M8)에 의해 전류가 반영되어 출력이 I₁인 전류(21)를 내보낸다.

엔모스 트랜지스터(M3, M4), 저항(R₂)으로 구성된 IPTAT 전류 발생기(5)에서는 상기 PTAT 전류 발생기(3)의 엔모스 트랜지스터(M1)와 IPTAT 전류 발생기(5)의 엔모스 트랜지스터(M3, M4)의 채널 폭과 길이가 동일하다고 하면, 저항(R₂)에 흐르는 전류(I₃)는 V_BE1/R₂이고, 엔모스 트랜지스터(M4)에 흐르는 전류는 V_BE1/2R₂이므로, 이 전류를 상기 제2 바이어스 및 전류 반영기(4)로 전류를 상기 피모스 트랜지스터(M11, M12)에 의해 반영시키면 출력 전류 I₂(41)가 상기 수학식 2와 같은 IPTAT 전류를 내보내게 된다.

다음으로, 전류 덧셈기(6)에서 두 전류 I₁과 I₂를 합하면 전류 덧셈기의 출력 전류 I(61)는 상기 수학식 3이 되어 온도 변화에 대해 일정한 전류(61)를 발생시킬 수 있다. 그리고, 출력 전류(61, I)를 상기 제3 바이어스 및 전류반영기(7)의 피모스 트랜지스터(M19, M20, M21, M22)로 반영시켜 온도 변화에 대해 일정한 복수개의 출력 전류 I(71)를 만든다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상기와 같이 이루어지는 본 발명은, 연산 증폭기(operational amplifier)를 사용하지 않고 전류를 생성함으로써 옵셋 전압(offset voltage)에 의해 전류 값이 변화되는 것을 줄일 수 있고, 또한 온도 변화에 대해 일정한 전류를 발생시킬 수 있으므로 고정밀 데이터 변환기에 유용하게 사용될 수 있다.

Claims

전원 전압에 연결되어 정상동작 시 바이어스 동작 또는 구동 동작을 수행하고, 파워-다운시 전류를 차단하는 제어 수단;

상기 제어 수단으로부터 출력되는 신호에 응답하여 절대 온도에 역비례하는 제1 전류를 발생하는 제1 전류 발생 수단;

상기 제1 전류를 반영하여 출력하는 제1 전류 반영 수단;

상기 제어 수단으로부터 출력되는 신호에 응답하여 절대 온도에 비례하는 제2 전류를 발생하는 제2 전류 발생 수단;

상기 제2 전류를 반영하여 출력하는 제2 전류 반영 수단;

상기 제1 및 제2 전류 반영 수단으로부터 출력되는 상기 제1 및 제2 전류를 합하여 제3 전류를 생성하는 전류 가산 수단; 및

상기 전류 가산 수단으로부터 상기 제3 전류를 반영하여 전류원의 최종 전류로 출력하는 제3 전류 반영 수단

을 포함하여 이루어지는 고정밀 전류원.
제 1 항에 있어서,

상기 제1 전류 발생 수단은,

상기 제1 전류 반영 수단 및 접지 전원 간에 직렬로 연결되되, 게이트가 상기 제1 전류 반영 수단에 연결되는 제1 모스트랜지스터 및 베이스와 컬렉터가 접지 전원에 연결되는 제1 바이폴라 트랜지스터; 및

상기 제1 전류 반영 수단 및 접지 전원 간에 차례로 직렬 연결되되, 게이트가 상기 제1 전류 반영 수단에 연결되는 제2 모스트랜지스터, 제1 저항 및 베이스와 컬렉터가 접지 전원에 연결되는 제2 바이폴라 트랜지스터

를 포함하는 고정밀 전류원.
제 2 항에 있어서,

상기 제1 전류 발생 수단은,

상기 제1 및 제2 바이폴라 트랜지스터의 베이스-에미터 간의 전압차를 상기 제1 저항으로 나누어 상기 제1 전류를 발생하는 것을 특징으로 하는 고정밀 전류원.
제 2 항에 있어서,

상기 제2 전류 발생 수단은,

상기 제2 전류 반영 수단 및 공통 소스단 사이에 병렬 연결되는 제3 모스트랜지스터 및 제4 모스트랜지스터; 및

상기 공통 소스단과 접지 전원 간에 접속되는 제2 저항

을 포함하는 고정밀 전류원.
제 4 항에 있어서,

상기 제2 전류 발생 수단은,

상기 제1 전류 발생 수단의 상기 제1 바이폴라 트랜지스터의 베이스-에미터 간 전압을 상기 제2 저항으로 나누어 상기 제2 전류를 발생시키는 것을 특징으로 하는 고정밀 전류원.
제 2 항에 있어서,

상기 제2 바이폴라 트랜지스터는,

상기 제1 바이폴라 트랜지스터보다 N배 큰 에미터 면적을 가지는 것을 특징으로 하는 고정밀 전류원.
제 1 항에 있어서,

상기 제3 전류 반영 수단은,

상기 제3 전류를 반영하여 복수개의 출력 전류를 출력할 수 있는 것을 특징으로 하는 고정밀 전류원.