JP3450257B2 - アクティブ・バイアス回路 - Google Patents
アクティブ・バイアス回路Info
- Publication number
- JP3450257B2 JP3450257B2 JP2000052599A JP2000052599A JP3450257B2 JP 3450257 B2 JP3450257 B2 JP 3450257B2 JP 2000052599 A JP2000052599 A JP 2000052599A JP 2000052599 A JP2000052599 A JP 2000052599A JP 3450257 B2 JP3450257 B2 JP 3450257B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- value
- voltage
- diode
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブ・バイ
アス回路に関し、さらに言えば、ウィルソン（Wilson）
型の定電流回路とワイドラー（Widlar）型の定電流回路
を組み合わせてなるアクティブ・バイアス回路に関す
る。
アス回路に関し、さらに言えば、ウィルソン（Wilson）
型の定電流回路とワイドラー（Widlar）型の定電流回路
を組み合わせてなるアクティブ・バイアス回路に関す
る。
【０００２】
【従来の技術】図７は、ウィルソン型の定電流回路とワ
イドラー型の定電流回路を組み合わせてなるアクティブ
・バイアス回路の従来構成を示す。図７に示すように、
この従来のアクティブ・バイアス回路１０は、四つのｎ
−チャネル電界効果トランジスタＭ１１、Ｍ１２、Ｍ１
３、Ｍ１４と、抵抗器Ｒ１１とを備えている。
イドラー型の定電流回路を組み合わせてなるアクティブ
・バイアス回路の従来構成を示す。図７に示すように、
この従来のアクティブ・バイアス回路１０は、四つのｎ
−チャネル電界効果トランジスタＭ１１、Ｍ１２、Ｍ１
３、Ｍ１４と、抵抗器Ｒ１１とを備えている。
【０００３】トランジスタＭ１１とＭ１４は、いわゆる
ダイオード接続を持ち、それぞれゲートどドレインが点
Ｐ１、Ｐ２において互いに接続されている。トランジス
タＭ１１のドレインは、抵抗器Ｒ１１を介して端子Ｔ１
に接続され、そのゲートはトランジスタＭ１３のゲート
にさらに接続されている。トランジスタＭ１１のソース
は、その下方にあるトランジスタＭ１２のドレインに接
続されている。トランジスタＭ１２のゲートおよびソー
スは、トランジスタＭ１４のゲートおよびソースにそれ
ぞれ接続されている。トランジスタＭ１２とＭ１４の互
いに接続されたソースは、接地されている。このよう
に、入力側のトランジスタＭ１１とＭ１２は、カスコー
ド接続されている。
ダイオード接続を持ち、それぞれゲートどドレインが点
Ｐ１、Ｐ２において互いに接続されている。トランジス
タＭ１１のドレインは、抵抗器Ｒ１１を介して端子Ｔ１
に接続され、そのゲートはトランジスタＭ１３のゲート
にさらに接続されている。トランジスタＭ１１のソース
は、その下方にあるトランジスタＭ１２のドレインに接
続されている。トランジスタＭ１２のゲートおよびソー
スは、トランジスタＭ１４のゲートおよびソースにそれ
ぞれ接続されている。トランジスタＭ１２とＭ１４の互
いに接続されたソースは、接地されている。このよう
に、入力側のトランジスタＭ１１とＭ１２は、カスコー
ド接続されている。
【０００４】トランジスタＭ１３のドレインは、端子Ｔ
２に接続されている。トランジスタＭ１３のソースは、
トランジスタＭ１４のドレインに接続されている。トラ
ンジスタＭ１４のゲートとドレインの接続点Ｐ２に、ア
クティブ・バイアス回路１０の出力端子Ｔ３が接続され
ている。このように、出力側のトランジスタＭ１３とＭ
１４も、カスコード接続されている。
２に接続されている。トランジスタＭ１３のソースは、
トランジスタＭ１４のドレインに接続されている。トラ
ンジスタＭ１４のゲートとドレインの接続点Ｐ２に、ア
クティブ・バイアス回路１０の出力端子Ｔ３が接続され
ている。このように、出力側のトランジスタＭ１３とＭ
１４も、カスコード接続されている。
【０００５】端子Ｔ１には基準電圧Ｖ1が印加され、そ
れによって抵抗器Ｒ１１に基準電流ＩREFが流れる。換
言すれば、基準電圧Ｖ1と抵抗器Ｒ１１によって、基準
電流Ｉ REFが生成される。ゲートには電流が流れないと
考えてよいので、この基準電流ＩREFは、トランジスタ
Ｍ１１とＭ１２のドレイン電流ＩD11とＩD12に等しくな
る。
れによって抵抗器Ｒ１１に基準電流ＩREFが流れる。換
言すれば、基準電圧Ｖ1と抵抗器Ｒ１１によって、基準
電流Ｉ REFが生成される。ゲートには電流が流れないと
考えてよいので、この基準電流ＩREFは、トランジスタ
Ｍ１１とＭ１２のドレイン電流ＩD11とＩD12に等しくな
る。
【０００６】端子Ｔ２にはバイアス電圧Ｖ2が印加され
る。これにより、トランジスタＭ１３の一定のドレイン
電流ＩD13が流れるが、その電流値は基準電流ＩREFに対
して所定の比を持つ。すなわち、ドレイン電流ＩD13の
電流値は、基準電流ＩREFの電流値に対してａ倍となる
（ａは正の定数）。ゲートには電流が流れないと考えて
よいので、このドレイン電流ＩD13はトランジスタＭ１
４のドレイン電流ＩD14に等しい。
る。これにより、トランジスタＭ１３の一定のドレイン
電流ＩD13が流れるが、その電流値は基準電流ＩREFに対
して所定の比を持つ。すなわち、ドレイン電流ＩD13の
電流値は、基準電流ＩREFの電流値に対してａ倍となる
（ａは正の定数）。ゲートには電流が流れないと考えて
よいので、このドレイン電流ＩD13はトランジスタＭ１
４のドレイン電流ＩD14に等しい。
【０００７】この従来のバイアス回路１０の出力バイア
ス電圧ＶOUTは、出力端子Ｔ３に生成されるが、その電
圧値は、トランジスタＭ１３のゲートとドレインの接続
点（すなわちトランジスタＭ１４のドレインとトランジ
スタＭ１３のソースとの接続点）Ｐ２の電圧値に等し
い。
ス電圧ＶOUTは、出力端子Ｔ３に生成されるが、その電
圧値は、トランジスタＭ１３のゲートとドレインの接続
点（すなわちトランジスタＭ１４のドレインとトランジ
スタＭ１３のソースとの接続点）Ｐ２の電圧値に等し
い。
【０００８】バイアス回路１０によって所望のバイアス
電圧ＶOUTを印加される被バイアス回路２０は、ｎ−チ
ャネル・エンハンスメント型の電界効果トランジスタＭ
１５を含んでいる。トランジスタＭ１５のゲートは、バ
イアス回路１０の出力端子Ｔ３に接続されており、出力
バイアス電圧ＶOUTが印加される。トランジスタＭ１５
のドレインは、端子Ｔ４に接続されており、電圧ＶDが
印加される。トランジスタＭ１５のソースは接地されて
いる。なお、被バイアス回路２０は、電界効果トランジ
スタＭ１５以外にも能動素子と受動素子を含んでいる
が、ここでは省略している。
電圧ＶOUTを印加される被バイアス回路２０は、ｎ−チ
ャネル・エンハンスメント型の電界効果トランジスタＭ
１５を含んでいる。トランジスタＭ１５のゲートは、バ
イアス回路１０の出力端子Ｔ３に接続されており、出力
バイアス電圧ＶOUTが印加される。トランジスタＭ１５
のドレインは、端子Ｔ４に接続されており、電圧ＶDが
印加される。トランジスタＭ１５のソースは接地されて
いる。なお、被バイアス回路２０は、電界効果トランジ
スタＭ１５以外にも能動素子と受動素子を含んでいる
が、ここでは省略している。
【０００９】図７の従来のバイアス回路１０の動作を簡
単に説明すると、次の通りである。
単に説明すると、次の通りである。
【００１０】所定の基準電圧Ｖ１（例えば２Ｖ）に対し
て、基準抵抗Ｒ１１の抵抗値をうまく設定することによ
り、トランジスタＭ１１を流れる基準電流ＩREFの値を
所望の値に設定できる。また、これにより、トランジス
タＭ１１のゲートとドレインの接続点（すなわち抵抗器
Ｒ１１とトランジスタＭ１１のドレインとの接続点）Ｐ
１に生じる電圧ＶP1の値が決定される。この時、トラン
ジスタＭ１３のソースとトランジスタＭ１４のドレイン
の接続点Ｐ２（すなわち出力端子Ｔ３）の電圧ＶP2は、
端子Ｔ２に印加されるバイアス電圧Ｖ2の値から、トラ
ンジスタＭ１３の順方向電圧降下ＶFM13を減算した値に
等しい。すなわち、次式（１）が成り立つ。
て、基準抵抗Ｒ１１の抵抗値をうまく設定することによ
り、トランジスタＭ１１を流れる基準電流ＩREFの値を
所望の値に設定できる。また、これにより、トランジス
タＭ１１のゲートとドレインの接続点（すなわち抵抗器
Ｒ１１とトランジスタＭ１１のドレインとの接続点）Ｐ
１に生じる電圧ＶP1の値が決定される。この時、トラン
ジスタＭ１３のソースとトランジスタＭ１４のドレイン
の接続点Ｐ２（すなわち出力端子Ｔ３）の電圧ＶP2は、
端子Ｔ２に印加されるバイアス電圧Ｖ2の値から、トラ
ンジスタＭ１３の順方向電圧降下ＶFM13を減算した値に
等しい。すなわち、次式（１）が成り立つ。
【００１１】
ＶP2 ＝ ＶOUT ＝ Ｖ2 − ＶFM13 （１）
【００１２】したがって、端子Ｔ１に印加される基準電
圧Ｖ1すなわち基準電流ＩREFの値を変えると、トランジ
スタＭ１３のドレイン電流ＩD13の電流値とその順方向
電圧降下ＶFM13の電圧値が変わるので、出力バイアス電
圧ＶOUTの値も変わる。こうして、基準電圧Ｖ1の値を変
えることにより、バイアス電圧Ｖ2の電圧値を変えなく
ても、出力バイアス電圧ＶOUTの値を変えることが可能
となる。
圧Ｖ1すなわち基準電流ＩREFの値を変えると、トランジ
スタＭ１３のドレイン電流ＩD13の電流値とその順方向
電圧降下ＶFM13の電圧値が変わるので、出力バイアス電
圧ＶOUTの値も変わる。こうして、基準電圧Ｖ1の値を変
えることにより、バイアス電圧Ｖ2の電圧値を変えなく
ても、出力バイアス電圧ＶOUTの値を変えることが可能
となる。
【００１３】被バイアス回路２０のトランジスタＭ１５
のゲートに印加される出力バイアス電圧ＶOUTの値に応
じて、トランジスタＭ１５のドレイン電流ＩD15の値が
変化する。トランジスタＭ１５はエンハンスメント型で
あるので、出力バイアス電圧Ｖ OUTの値をトランジスタ
Ｍ１５の閾電圧以下に設定すれば、そのドレイン電流Ｉ
D 15の値をゼロにすることができる、すなわち、トラン
ジスタＭ１５をカットオフすることが可能となる。
のゲートに印加される出力バイアス電圧ＶOUTの値に応
じて、トランジスタＭ１５のドレイン電流ＩD15の値が
変化する。トランジスタＭ１５はエンハンスメント型で
あるので、出力バイアス電圧Ｖ OUTの値をトランジスタ
Ｍ１５の閾電圧以下に設定すれば、そのドレイン電流Ｉ
D 15の値をゼロにすることができる、すなわち、トラン
ジスタＭ１５をカットオフすることが可能となる。
【００１４】図７の従来のアクティブ・バイアス回路１
０の動作は、製造プロセスに起因するトランジスタＭ１
１、Ｍ１２、Ｍ１３、Ｍ１４の閾電圧Ｖthの変動（ばら
つき）と、周囲温度の変動とに対して、ほとんど変動し
ない。すなわち、回路１０のパラメータを変えない限
り、それらの変動があっても被バイアス回路２０のトラ
ンジスタＭ１５に流れるドレイン電流ＩD15の値はほと
んど変化せず、ほぼ一定に保たれる。
０の動作は、製造プロセスに起因するトランジスタＭ１
１、Ｍ１２、Ｍ１３、Ｍ１４の閾電圧Ｖthの変動（ばら
つき）と、周囲温度の変動とに対して、ほとんど変動し
ない。すなわち、回路１０のパラメータを変えない限
り、それらの変動があっても被バイアス回路２０のトラ
ンジスタＭ１５に流れるドレイン電流ＩD15の値はほと
んど変化せず、ほぼ一定に保たれる。
【００１５】例えば、トランジスタＭ１１、Ｍ１２、Ｍ
１３、Ｍ１４の閾電圧Ｖthの絶対値が小さくなった場
合、それに応じて基準電流ＩREFの値が大きくなるた
め、点Ｐ１の電圧ＶP1が低下する。他方、基準電流Ｉ
REFの値の増加に応じてトランジスタＭ１３のドレイン
電流ＩD13の値が大きくなるため、トランジスタＭ１３
による電圧降下の値が大きくなり、その結果、点Ｐ２に
おける電圧ＶP2すなわち出力バイアス電圧ＶOUTの値が
減少する。逆に、トランジスタＭ１１、Ｍ１２、Ｍ１
３、Ｍ１４の閾電圧Ｖthの絶対値が大きくなった場合に
は、それに応じて基準電流ＩREFの値が小さくなるた
め、点Ｐ１の電圧ＶP1が上昇する。他方、基準電流Ｉ
REFの値の減少に応じてトランジスタＭ１３のドレイン
電流ＩD13の値が小さくなるため、トランジスタＭ１３
による電圧降下の値が小さくなり、その結果、点Ｐ２に
おける電圧ＶP2すなわち出力バイアス電圧ＶOUTの値が
増加する。回路１０はこうして、閾電圧Ｖthの絶対値の
変動に対して、トランジスタＭ１３、Ｍ１４を流れるド
レイン電流ＩD13、ＩD14ひいてはトランジスタＭ１５に
流れるドレイン電流ＩD15の値をほぼ一定に保つ。
１３、Ｍ１４の閾電圧Ｖthの絶対値が小さくなった場
合、それに応じて基準電流ＩREFの値が大きくなるた
め、点Ｐ１の電圧ＶP1が低下する。他方、基準電流Ｉ
REFの値の増加に応じてトランジスタＭ１３のドレイン
電流ＩD13の値が大きくなるため、トランジスタＭ１３
による電圧降下の値が大きくなり、その結果、点Ｐ２に
おける電圧ＶP2すなわち出力バイアス電圧ＶOUTの値が
減少する。逆に、トランジスタＭ１１、Ｍ１２、Ｍ１
３、Ｍ１４の閾電圧Ｖthの絶対値が大きくなった場合に
は、それに応じて基準電流ＩREFの値が小さくなるた
め、点Ｐ１の電圧ＶP1が上昇する。他方、基準電流Ｉ
REFの値の減少に応じてトランジスタＭ１３のドレイン
電流ＩD13の値が小さくなるため、トランジスタＭ１３
による電圧降下の値が小さくなり、その結果、点Ｐ２に
おける電圧ＶP2すなわち出力バイアス電圧ＶOUTの値が
増加する。回路１０はこうして、閾電圧Ｖthの絶対値の
変動に対して、トランジスタＭ１３、Ｍ１４を流れるド
レイン電流ＩD13、ＩD14ひいてはトランジスタＭ１５に
流れるドレイン電流ＩD15の値をほぼ一定に保つ。
【００１６】周囲温度が変化した場合も、閾電圧Ｖthが
変化した場合と同じ動作をするので、この場合も被バイ
アス回路２０のトランジスタＭ１５に流れるドレイン電
流Ｉ D15の値はほぼ一定に保たれる。
変化した場合と同じ動作をするので、この場合も被バイ
アス回路２０のトランジスタＭ１５に流れるドレイン電
流Ｉ D15の値はほぼ一定に保たれる。
【００１７】
【発明が解決しようとする課題】しかしながら、図７に
示す従来のアクティブ・バイアス回路１０には、次のよ
うな問題がある。
示す従来のアクティブ・バイアス回路１０には、次のよ
うな問題がある。
【００１８】すなわち、従来のバイアス回路１０では、
被バイアス回路２０すなわちトランジスタＭ１５の消費
電力は、端子Ｔ１に印加される基準電圧Ｖ1の値を変え
ることによって調整できる。これは、基準電圧Ｖ1の値
を変えると、それに応じて出力バイアス電圧ＶOUTの値
が変わり、その結果、トランジスタＭ１５を流れるドレ
イン電流ＩD15の値も変わるからである。
被バイアス回路２０すなわちトランジスタＭ１５の消費
電力は、端子Ｔ１に印加される基準電圧Ｖ1の値を変え
ることによって調整できる。これは、基準電圧Ｖ1の値
を変えると、それに応じて出力バイアス電圧ＶOUTの値
が変わり、その結果、トランジスタＭ１５を流れるドレ
イン電流ＩD15の値も変わるからである。
【００１９】バイアス回路１０は、例えば、携帯電話器
内の増幅器に所望のバイアス電圧を印加するのに使用さ
れる。この場合、被バイアス回路２０が携帯電話器内の
増幅器になる。
内の増幅器に所望のバイアス電圧を印加するのに使用さ
れる。この場合、被バイアス回路２０が携帯電話器内の
増幅器になる。
【００２０】一般に、携帯電話器では、通常動作時に
は、トランジスタＭ１５に対して電圧ＶDが供給される
と共に、バイアス回路１０によって所望の値の出力バイ
アス電圧ＶOUTがトランジスタＭ１５ひいては被バイア
ス回路２０（すなわち増幅器）に供給される。他方、省
電力動作時には、トランジスタＭ１５（すなわち回路２
０）の動作を停止するために、別個に設けたスイッチ
（いわゆるドレイン・スイッチ、図示せず）によってト
ランジスタＭ１５に対する電圧ＶDの供給が停止され
る。このため、そのスイッチを設けることに起因して回
路の部品数が増加する、という問題がある。また、その
スイッチを動作させるための電力が必要となるため、電
池の寿命を縮めてしまう、という問題もある。
は、トランジスタＭ１５に対して電圧ＶDが供給される
と共に、バイアス回路１０によって所望の値の出力バイ
アス電圧ＶOUTがトランジスタＭ１５ひいては被バイア
ス回路２０（すなわち増幅器）に供給される。他方、省
電力動作時には、トランジスタＭ１５（すなわち回路２
０）の動作を停止するために、別個に設けたスイッチ
（いわゆるドレイン・スイッチ、図示せず）によってト
ランジスタＭ１５に対する電圧ＶDの供給が停止され
る。このため、そのスイッチを設けることに起因して回
路の部品数が増加する、という問題がある。また、その
スイッチを動作させるための電力が必要となるため、電
池の寿命を縮めてしまう、という問題もある。
【００２１】そこで、バイアス回路１０の出力バイアス
電圧ＶOUTの電圧値をトランジスタＭ１５の閾電圧より
低くすることによって、トランジスタＭ１５ひいては被
バイアス回路２０の動作を停止するようにし、もって上
記ドレイン・スイッチを不要とすることが期待される。
しかし、携帯電器話では、その回路構成上、端子Ｔ１に
印加される基準電圧Ｖ1の値を０Ｖにすることができな
い場合があり、その場合には出力バイアス電圧ＶOUTの
値をトランジスタＭ１５の閾電圧より低くしてカットオ
フさせ、もって省電力化を図ることはできない。
電圧ＶOUTの電圧値をトランジスタＭ１５の閾電圧より
低くすることによって、トランジスタＭ１５ひいては被
バイアス回路２０の動作を停止するようにし、もって上
記ドレイン・スイッチを不要とすることが期待される。
しかし、携帯電器話では、その回路構成上、端子Ｔ１に
印加される基準電圧Ｖ1の値を０Ｖにすることができな
い場合があり、その場合には出力バイアス電圧ＶOUTの
値をトランジスタＭ１５の閾電圧より低くしてカットオ
フさせ、もって省電力化を図ることはできない。
【００２２】さらに、出力バイアス電圧ＶOUTの値を十
分低くできないため、トランジスタＭ１５を低電力動作
させる場合にその消費電力を十分に低減することができ
ない。換言すれば、基準電圧Ｖ1の値によってトランジ
スタＭ１５の消費電力を可変できる範囲が狭い、という
問題がある。
分低くできないため、トランジスタＭ１５を低電力動作
させる場合にその消費電力を十分に低減することができ
ない。換言すれば、基準電圧Ｖ1の値によってトランジ
スタＭ１５の消費電力を可変できる範囲が狭い、という
問題がある。
【００２３】本発明はこのような事情に鑑みてなされた
ものであり、その目的とするところは、基準電流を生成
するために印加される基準電圧の値が０Ｖに達しなくて
も、出力バイアス電圧の値をほぼ０Ｖに設定することが
できるアクティブ・バイアス回路を提供することにあ
る。
ものであり、その目的とするところは、基準電流を生成
するために印加される基準電圧の値が０Ｖに達しなくて
も、出力バイアス電圧の値をほぼ０Ｖに設定することが
できるアクティブ・バイアス回路を提供することにあ
る。
【００２４】本発明の他の目的は、基準電圧の値の変化
によって変えることができる被バイアス回路の消費電力
の可変範囲を、いっそう広くすることができるアクティ
ブ・バイアス回路を提供することにある。
によって変えることができる被バイアス回路の消費電力
の可変範囲を、いっそう広くすることができるアクティ
ブ・バイアス回路を提供することにある。
【００２５】本発明のさらに他の目的は、電流遮断用に
専用のスイッチを設けなくても、エンハンスメント型の
能動素子を含む被バイアス回路に流れる電流を遮断でき
るアクティブ・バイアス回路を提供することにある。
専用のスイッチを設けなくても、エンハンスメント型の
能動素子を含む被バイアス回路に流れる電流を遮断でき
るアクティブ・バイアス回路を提供することにある。
【００２６】
【課題を解決するための手段】（１） 本発明のアクテ
ィブ・バイアス回路は、抵抗器を介して基準電流が供給
される、ダイオード接続された第１トランジスタと、前
記第１トランジスタとカスコード接続された第２トラン
ジスタと、前記第１トランジスタの制御端子と接続され
た制御端子を持つ、前記基準電流に対して所定比の電流
値を持つ定電流が流れる第３トランジスタと、前記第３
トランジスタとカスコード接続されると共に、前記第２
トランジスタの制御端子と接続された制御端子を持つ、
ダイオード接続された第４トランジスタとを備え、カス
コード接続された前記第３トランジスタと前記第４トラ
ンジスタの間に形成された出力端子から出力バイアス電
圧を出力すると共に、その出力バイアス電圧がカスコー
ド接続された前記第１トランジスタと前記第２トランジ
スタの間に印加される基準電圧の値に応じて変化するア
クティブ・バイアス回路において、所定の順方向電圧降
下を持つダイオードを有しており、前記ダイオードに電
流が流れることによって生じる順方向電圧降下を利用し
て、前記出力バイアス電圧の絶対値をその順方向電圧降
下の値だけ減少させることを特徴とする。
ィブ・バイアス回路は、抵抗器を介して基準電流が供給
される、ダイオード接続された第１トランジスタと、前
記第１トランジスタとカスコード接続された第２トラン
ジスタと、前記第１トランジスタの制御端子と接続され
た制御端子を持つ、前記基準電流に対して所定比の電流
値を持つ定電流が流れる第３トランジスタと、前記第３
トランジスタとカスコード接続されると共に、前記第２
トランジスタの制御端子と接続された制御端子を持つ、
ダイオード接続された第４トランジスタとを備え、カス
コード接続された前記第３トランジスタと前記第４トラ
ンジスタの間に形成された出力端子から出力バイアス電
圧を出力すると共に、その出力バイアス電圧がカスコー
ド接続された前記第１トランジスタと前記第２トランジ
スタの間に印加される基準電圧の値に応じて変化するア
クティブ・バイアス回路において、所定の順方向電圧降
下を持つダイオードを有しており、前記ダイオードに電
流が流れることによって生じる順方向電圧降下を利用し
て、前記出力バイアス電圧の絶対値をその順方向電圧降
下の値だけ減少させることを特徴とする。
【００２７】（２） 本発明のアクティブ・バイアス回
路では、所定の順方向電圧降下を持つダイオードが設け
てある。そして、そのダイオードに電流が流れることに
よって生じる順方向電圧降下を利用して、前記出力バイ
アス電圧の絶対値を、そのダイオードの持つ順方向電圧
降下の値だけ減少させるようにしている。このため、前
記基準電流を生成するために印加される前記基準電圧の
絶対値がゼロに達しなくても、前記出力バイアス電圧の
絶対値をゼロにすることができる。その結果、電流遮断
用に専用のスイッチを設けなくても、被バイアス回路に
流れる電流を遮断することができる。
路では、所定の順方向電圧降下を持つダイオードが設け
てある。そして、そのダイオードに電流が流れることに
よって生じる順方向電圧降下を利用して、前記出力バイ
アス電圧の絶対値を、そのダイオードの持つ順方向電圧
降下の値だけ減少させるようにしている。このため、前
記基準電流を生成するために印加される前記基準電圧の
絶対値がゼロに達しなくても、前記出力バイアス電圧の
絶対値をゼロにすることができる。その結果、電流遮断
用に専用のスイッチを設けなくても、被バイアス回路に
流れる電流を遮断することができる。
【００２８】また、前記出力バイアス電圧の絶対値は、
カスコード接続された前記第３トランジスタと前記第４
トランジスタの間に印加されるバイアス電圧の絶対値に
比べて、前記ダイオードの持つ順方向電圧降下の値だけ
小さいので、前記基準電圧の値によって変えることがで
きる被バイアス回路の消費電力の可変範囲を低い方に広
げることができる。
カスコード接続された前記第３トランジスタと前記第４
トランジスタの間に印加されるバイアス電圧の絶対値に
比べて、前記ダイオードの持つ順方向電圧降下の値だけ
小さいので、前記基準電圧の値によって変えることがで
きる被バイアス回路の消費電力の可変範囲を低い方に広
げることができる。
【００２９】（３） 本発明のアクティブ・バイアス回
路の好ましい例では、前記ダイオードが、前記第３トラ
ンジスタと前記出力端子の間に順方向を前記出力電流の
方向に一致させて接続される。
路の好ましい例では、前記ダイオードが、前記第３トラ
ンジスタと前記出力端子の間に順方向を前記出力電流の
方向に一致させて接続される。
【００３０】本発明のアクティブ・バイアス回路の他の
好ましい例では、前記ダイオードが、前記第３トランジ
スタおよび前記第４トランジスタの接続点と前記出力端
子との間に接続され、もって前記ダイオードの順方向電
圧降下の値だけ前記出力バイアス電圧の絶対値が減少せ
しめられる。
好ましい例では、前記ダイオードが、前記第３トランジ
スタおよび前記第４トランジスタの接続点と前記出力端
子との間に接続され、もって前記ダイオードの順方向電
圧降下の値だけ前記出力バイアス電圧の絶対値が減少せ
しめられる。
【００３１】本発明のアクティブ・バイアス回路のさら
に他の好ましい例では、前記ダイオードのアノードおよ
びカソードのいずれか一方が前記第１トランジスタの制
御端子に接続され、前記ダイオードのアノードおよびカ
ソードの他方が前第２トランジスタの制御端子に接続さ
れ、もって前記ダイオードの順方向電圧降下の値だけ前
記出力バイアス電圧の絶対値が減少せしめられる。
に他の好ましい例では、前記ダイオードのアノードおよ
びカソードのいずれか一方が前記第１トランジスタの制
御端子に接続され、前記ダイオードのアノードおよびカ
ソードの他方が前第２トランジスタの制御端子に接続さ
れ、もって前記ダイオードの順方向電圧降下の値だけ前
記出力バイアス電圧の絶対値が減少せしめられる。
【００３２】本発明のアクティブ・バイアス回路のさら
に他の好ましい例では、前記出力バイアス電圧の絶対値
が、前記基準電圧の値が０Ｖに達する前に０Ｖになるよ
うにする。
に他の好ましい例では、前記出力バイアス電圧の絶対値
が、前記基準電圧の値が０Ｖに達する前に０Ｖになるよ
うにする。
【００３３】本発明のアクティブ・バイアス回路のさら
に他の好ましい例では、前記出力バイアス電圧が、エン
ハンスモードで動作する電圧駆動の能動素子の制御端子
に対して印加されるように設計されており、前記基準電
圧の値が０Ｖに達する前に、前記出力バイアス電圧が前
記能動素子をカットオフできる値になるようにする。
に他の好ましい例では、前記出力バイアス電圧が、エン
ハンスモードで動作する電圧駆動の能動素子の制御端子
に対して印加されるように設計されており、前記基準電
圧の値が０Ｖに達する前に、前記出力バイアス電圧が前
記能動素子をカットオフできる値になるようにする。
【００３４】（４） 本発明に関連する従来技術とし
て、次のようなものがある。
て、次のようなものがある。
【００３５】特開昭６１−２９２４０５号公報、特開平
５−２７６０１５号公報、特開昭平６−２４４６５９号
公報、特開平４−６１５２４号公報には、ダイオードを
用いて電圧レベルを変える技術が開示されている。しか
し、これらの技術はいずれも、ウィルソン型の定電流回
路とワイドラー型の定電流回路を組み合わせてなるアク
ティブ・バイアス回路において、その出力電圧（すなわ
ちバイアス電圧）を低下させる本発明とは明らかに異な
る。
５−２７６０１５号公報、特開昭平６−２４４６５９号
公報、特開平４−６１５２４号公報には、ダイオードを
用いて電圧レベルを変える技術が開示されている。しか
し、これらの技術はいずれも、ウィルソン型の定電流回
路とワイドラー型の定電流回路を組み合わせてなるアク
ティブ・バイアス回路において、その出力電圧（すなわ
ちバイアス電圧）を低下させる本発明とは明らかに異な
る。
【００３６】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面を参照しながら説明する。
について添付図面を参照しながら説明する。
【００３７】（第１実施形態）本発明の第１実施形態の
アクティブ・バイアス回路の構成を図１に示す。このア
クティブ・バイアス回路１は、ウィルソン型の定電流回
路とワイドラー型の定電流回路を組み合わせた構成を持
ち、四つのｎ−チャネル電界効果トランジスタＭ１、Ｍ
２、Ｍ３、Ｍ４と、抵抗器Ｒ１と、ダイオードＤとを備
えている。
アクティブ・バイアス回路の構成を図１に示す。このア
クティブ・バイアス回路１は、ウィルソン型の定電流回
路とワイドラー型の定電流回路を組み合わせた構成を持
ち、四つのｎ−チャネル電界効果トランジスタＭ１、Ｍ
２、Ｍ３、Ｍ４と、抵抗器Ｒ１と、ダイオードＤとを備
えている。
【００３８】トランジスタＭ１とＭ４は、ゲートとドレ
インが互いに接続されており、いわゆるダイオード接続
を持つ。トランジスタＭ１のドレインは、抵抗器Ｒ１を
介して端子Ｔ１に接続され、そのゲートはトランジスタ
Ｍ３のゲートにさらに接続されている。トランジスタＭ
１のソースは、その下方にあるトランジスタＭ２のドレ
インに接続されている。トランジスタＭ２のゲートおよ
びソースは、トランジスタＭ４のゲートおよびソースに
それぞれ接続されている。トランジスタＭ２とＭ４の互
いに接続されたソースは、接地されている。このよう
に、入力側のトランジスタＭ１とＭ２は、カスコード接
続されている。
インが互いに接続されており、いわゆるダイオード接続
を持つ。トランジスタＭ１のドレインは、抵抗器Ｒ１を
介して端子Ｔ１に接続され、そのゲートはトランジスタ
Ｍ３のゲートにさらに接続されている。トランジスタＭ
１のソースは、その下方にあるトランジスタＭ２のドレ
インに接続されている。トランジスタＭ２のゲートおよ
びソースは、トランジスタＭ４のゲートおよびソースに
それぞれ接続されている。トランジスタＭ２とＭ４の互
いに接続されたソースは、接地されている。このよう
に、入力側のトランジスタＭ１とＭ２は、カスコード接
続されている。
【００３９】トランジスタＭ３のドレインは、端子Ｔ２
に接続されている。トランジスタＭ３のソースは、トラ
ンジスタＭ４のドレインに接続されている。トランジス
タＭ４のゲートとドレインの接続点Ｐ２と、トランジス
タＭ３のソースにつながる点Ｐ３との間には、ダイオー
ドＤが接続されている。アクティブ・バイアス回路１０
の出力端子Ｔ３は、点Ｐ２に接続されている。このよう
に、出力側のトランジスタＭ３とＭ４は、ダイオードＤ
を介してカスコード接続されている。
に接続されている。トランジスタＭ３のソースは、トラ
ンジスタＭ４のドレインに接続されている。トランジス
タＭ４のゲートとドレインの接続点Ｐ２と、トランジス
タＭ３のソースにつながる点Ｐ３との間には、ダイオー
ドＤが接続されている。アクティブ・バイアス回路１０
の出力端子Ｔ３は、点Ｐ２に接続されている。このよう
に、出力側のトランジスタＭ３とＭ４は、ダイオードＤ
を介してカスコード接続されている。
【００４０】抵抗器Ｒ１を介してトランジスタＭ１のド
レインに接続された端子Ｔ１には、基準電圧Ｖ1が印加
され、それによって抵抗器Ｒ１に基準電流ＩREFが流れ
る。換言すれば、基準電圧Ｖ1と抵抗器Ｒ１によって基
準電流ＩREFが生成される。トランジスタＭ１、Ｍ２の
ゲートには電流が流れないと考えてよいので、この基準
電流ＩREFは、トランジスタＭ１とＭ２のドレイン電流
ＩD1とＩD2に等しくなる。
レインに接続された端子Ｔ１には、基準電圧Ｖ1が印加
され、それによって抵抗器Ｒ１に基準電流ＩREFが流れ
る。換言すれば、基準電圧Ｖ1と抵抗器Ｒ１によって基
準電流ＩREFが生成される。トランジスタＭ１、Ｍ２の
ゲートには電流が流れないと考えてよいので、この基準
電流ＩREFは、トランジスタＭ１とＭ２のドレイン電流
ＩD1とＩD2に等しくなる。
【００４１】トランジスタＭ３のドレインに接続された
端子Ｔ２には、バイアス電圧Ｖ2が印加される。これに
より、トランジスタＭ３には、基準電流ＩREFに対して
所定比の電流値を持つドレイン電流ＩD3を流すことがで
きる。このドレイン電流ＩD3は、ダイオードＤを介して
トランジスタＭ４に流れるので、トランジスタＭ４のド
レイン電流ＩD4に等しい。バイアス回路１の出力端子Ｔ
３に生成される出力バイアス電圧ＶOUTは、トランジス
タＭ４のドレインとゲートの接続点Ｐ２の電圧ＶP2に等
しい。トランジスタＭ３のソース電圧（すなわち点Ｐ３
の電圧）は、出力バイアス電圧ＶOUT（すなわち接続点
Ｐ２の電圧ＶP2）にダイオードＤの順方向電圧降下を加
算したものに等しい。
端子Ｔ２には、バイアス電圧Ｖ2が印加される。これに
より、トランジスタＭ３には、基準電流ＩREFに対して
所定比の電流値を持つドレイン電流ＩD3を流すことがで
きる。このドレイン電流ＩD3は、ダイオードＤを介して
トランジスタＭ４に流れるので、トランジスタＭ４のド
レイン電流ＩD4に等しい。バイアス回路１の出力端子Ｔ
３に生成される出力バイアス電圧ＶOUTは、トランジス
タＭ４のドレインとゲートの接続点Ｐ２の電圧ＶP2に等
しい。トランジスタＭ３のソース電圧（すなわち点Ｐ３
の電圧）は、出力バイアス電圧ＶOUT（すなわち接続点
Ｐ２の電圧ＶP2）にダイオードＤの順方向電圧降下を加
算したものに等しい。
【００４２】アクティブ・バイアス回路１によって所望
のバイアス電圧を印加される被バイアス回路２は、ｎ−
チャネル・エンハンスメント型の電界効果トランジスタ
Ｍ５を含む。トランジスタＭ５のゲートは、バイアス回
路１の出力端子Ｔ３に接続されており、出力バイアス電
圧ＶOUTが印加される。トランジスタＭ５のドレイン
は、端子Ｔ４に接続されており、電圧ＶDが印加され
る。トランジスタＭ５のソースは接地されている。よっ
て、トランジスタＭ５のゲート−ソース間電圧は、出力
バイアス電圧ＶOUTに等しくなり、その結果、トランジ
スタＭ５のドレイン電流ＩD5は出力バイアス電圧ＶOUT
の値に応じて増加・減少する。
のバイアス電圧を印加される被バイアス回路２は、ｎ−
チャネル・エンハンスメント型の電界効果トランジスタ
Ｍ５を含む。トランジスタＭ５のゲートは、バイアス回
路１の出力端子Ｔ３に接続されており、出力バイアス電
圧ＶOUTが印加される。トランジスタＭ５のドレイン
は、端子Ｔ４に接続されており、電圧ＶDが印加され
る。トランジスタＭ５のソースは接地されている。よっ
て、トランジスタＭ５のゲート−ソース間電圧は、出力
バイアス電圧ＶOUTに等しくなり、その結果、トランジ
スタＭ５のドレイン電流ＩD5は出力バイアス電圧ＶOUT
の値に応じて増加・減少する。
【００４３】次に、図１に示したアクティブ・バイアス
回路１の動作を簡単に説明する。
回路１の動作を簡単に説明する。
【００４４】所定の基準電圧Ｖ1に対して、基準抵抗Ｒ
１の抵抗値をうまく設定することにより、トランジスタ
Ｍ１を流れる基準電流ＩREFを所望の値に決定できる。
また、これにより、抵抗器Ｒ１とトランジスタＭ１のド
レインとの接続点Ｐ１に生じる電圧ＶP1の値が決定され
る。この時、トランジスタＭ３のソースとトランジスタ
Ｍ４のドレインの接続点Ｐ２（すなわち出力端子Ｔ３）
の電圧ＶP2は、端子Ｔ２に印加されるバイアス電圧Ｖ2
の値から、トランジスタＭ３の順方向電圧降下ＶFM3と
ダイオードＤの順方向電圧降下ＶFDとの和を減算した値
に等しい。すなわち、次式（２）が成り立つ。
１の抵抗値をうまく設定することにより、トランジスタ
Ｍ１を流れる基準電流ＩREFを所望の値に決定できる。
また、これにより、抵抗器Ｒ１とトランジスタＭ１のド
レインとの接続点Ｐ１に生じる電圧ＶP1の値が決定され
る。この時、トランジスタＭ３のソースとトランジスタ
Ｍ４のドレインの接続点Ｐ２（すなわち出力端子Ｔ３）
の電圧ＶP2は、端子Ｔ２に印加されるバイアス電圧Ｖ2
の値から、トランジスタＭ３の順方向電圧降下ＶFM3と
ダイオードＤの順方向電圧降下ＶFDとの和を減算した値
に等しい。すなわち、次式（２）が成り立つ。
【００４５】
ＶP2 ＝ ＶOUT ＝ Ｖ2 − （ＶFM3 ＋ ＶFD） （２）
【００４６】したがって、端子Ｔ１に印加される基準電
圧Ｖ1すなわち基準電流ＩREFの値を変えると、トランジ
スタＭ３のドレイン電流ＩD3と順方向電圧降下（ＶFM3
＋ＶF D）の値が変わるので、出力バイアス電圧ＶOUTの
値も変わる。こうして、基準電圧Ｖ1の値を変えること
により、出力バイアス電圧ＶOUTの値を変えることが可
能となる。
圧Ｖ1すなわち基準電流ＩREFの値を変えると、トランジ
スタＭ３のドレイン電流ＩD3と順方向電圧降下（ＶFM3
＋ＶF D）の値が変わるので、出力バイアス電圧ＶOUTの
値も変わる。こうして、基準電圧Ｖ1の値を変えること
により、出力バイアス電圧ＶOUTの値を変えることが可
能となる。
【００４７】トランジスタＭ５のゲートに印加される出
力バイアス電圧ＶOUTの値に応じて、トランジスタＭ５
のドレイン電流ＩD5の値が変化する。トランジスタＭ５
はエンハンスメント型であるので、出力バイアス電圧Ｖ
OUTの値をほぼ０Ｖ（すなわち、トランジスタＭ５の閾
電圧以下）に設定すれば、ドレイン電流ＩD5の値をゼロ
にすることができる、すなわち、トランジスタＭ５をカ
ットオフすることが可能となる。
力バイアス電圧ＶOUTの値に応じて、トランジスタＭ５
のドレイン電流ＩD5の値が変化する。トランジスタＭ５
はエンハンスメント型であるので、出力バイアス電圧Ｖ
OUTの値をほぼ０Ｖ（すなわち、トランジスタＭ５の閾
電圧以下）に設定すれば、ドレイン電流ＩD5の値をゼロ
にすることができる、すなわち、トランジスタＭ５をカ
ットオフすることが可能となる。
【００４８】図１のアクティブ・バイアス回路１では、
ダイオードＤがその動作に影響を与えないので、図７の
従来のバイアス回路１０の場合と同様に、製造プロセス
に起因するトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の閾電
圧Ｖthの変動（ばらつき）と周囲温度の変動とに対して
安定した動作をする。すなわち、それらの変動があって
も、被バイアス回路２のトランジスタＭ５に流れるドレ
イン電流ＩD5の値はほとんど変化せず、ほぼ一定に保た
れる。この点は、図７の従来のバイアス回路１０の場合
と同じであるので、詳細な説明は省略する。
ダイオードＤがその動作に影響を与えないので、図７の
従来のバイアス回路１０の場合と同様に、製造プロセス
に起因するトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４の閾電
圧Ｖthの変動（ばらつき）と周囲温度の変動とに対して
安定した動作をする。すなわち、それらの変動があって
も、被バイアス回路２のトランジスタＭ５に流れるドレ
イン電流ＩD5の値はほとんど変化せず、ほぼ一定に保た
れる。この点は、図７の従来のバイアス回路１０の場合
と同じであるので、詳細な説明は省略する。
【００４９】以上説明したように、第１実施形態のアク
ティブ・バイアス回路１では、トランジスタＭ３のソー
スとトランジスタＭ４のドレインの間に、順方向電圧降
下Ｖ FDを持つダイオードＤが接続されているので、カス
コード接続されたトランジスタＭ１とトランジスタＭ２
の間に印加する基準電圧Ｖ1の値の増減に応じて増減す
る出力バイアス電圧ＶOUTの値を、図７の従来のバイア
ス回路１０の場合に比べて、ダイオードＤの持つ順方向
電圧降下ＶFDだけさらに低下させることができる。この
ため、基準電流ＶREFを生成するために印加される基準
電圧Ｖ1の絶対値が０Ｖに達しなくても、バイアス回路
１の実質的動作に影響を与えずに、出力バイアス電圧Ｖ
OUTの値を０Ｖにすることができる。その結果、電流遮
断用に専用のスイッチ（つまりドレイン・スイッチ）を
設けなくても、被バイアス回路２のトランジスタＭ５に
流れる電流を遮断することができる。
ティブ・バイアス回路１では、トランジスタＭ３のソー
スとトランジスタＭ４のドレインの間に、順方向電圧降
下Ｖ FDを持つダイオードＤが接続されているので、カス
コード接続されたトランジスタＭ１とトランジスタＭ２
の間に印加する基準電圧Ｖ1の値の増減に応じて増減す
る出力バイアス電圧ＶOUTの値を、図７の従来のバイア
ス回路１０の場合に比べて、ダイオードＤの持つ順方向
電圧降下ＶFDだけさらに低下させることができる。この
ため、基準電流ＶREFを生成するために印加される基準
電圧Ｖ1の絶対値が０Ｖに達しなくても、バイアス回路
１の実質的動作に影響を与えずに、出力バイアス電圧Ｖ
OUTの値を０Ｖにすることができる。その結果、電流遮
断用に専用のスイッチ（つまりドレイン・スイッチ）を
設けなくても、被バイアス回路２のトランジスタＭ５に
流れる電流を遮断することができる。
【００５０】また、出力バイアス電圧ＶOUTの値は、点
Ｐ３における電圧ＶP3の値に比べて、ダイオードＤの持
つ順方向電圧降下ＶFDだけ低いので、基準電圧Ｖ1の値
によって変えることができる被バイアス回路２の消費電
力の可変範囲を低い方に広げることができる。
Ｐ３における電圧ＶP3の値に比べて、ダイオードＤの持
つ順方向電圧降下ＶFDだけ低いので、基準電圧Ｖ1の値
によって変えることができる被バイアス回路２の消費電
力の可変範囲を低い方に広げることができる。
【００５１】具体例を挙げると、Ｖ1＝０．２Ｖ、Ｖ2＝
ＶD＝４Ｖとした場合、点Ｐ３における電圧ＶP3は０．
１Ｖ程度になる。ダイオードＤの持つ順方向電圧降下Ｖ
FDが０．５Ｖ程度であるとすると、基準電圧Ｖ1の値を
ゼロにしなくても、出力バイアス電圧ＶOUTはほぼ０Ｖ
まで低下させることができる。その結果、基準電圧Ｖ1
の値を０．２Ｖ程度にまでしか低下できなくても、被バ
イアス回路２のトランジスタＭ５のドレイン電流ＩD5を
ゼロにして、トランジスタＭ５をカットオフすることが
できる。
ＶD＝４Ｖとした場合、点Ｐ３における電圧ＶP3は０．
１Ｖ程度になる。ダイオードＤの持つ順方向電圧降下Ｖ
FDが０．５Ｖ程度であるとすると、基準電圧Ｖ1の値を
ゼロにしなくても、出力バイアス電圧ＶOUTはほぼ０Ｖ
まで低下させることができる。その結果、基準電圧Ｖ1
の値を０．２Ｖ程度にまでしか低下できなくても、被バ
イアス回路２のトランジスタＭ５のドレイン電流ＩD5を
ゼロにして、トランジスタＭ５をカットオフすることが
できる。
【００５２】（第２実施形態）図２は、本発明の第２実
施形態のアクティブ・バイアス回路の構成を示す。この
アクティブ・バイアス回路１Ａは、ダイオードＤが、ト
ランジスタＭ３とＭ４の接続点Ｐ２と出力端子Ｔ３の間
に接続されている点を除いて、第１実施形態のバイアス
回路１と同じ構成を持つ。よって、同一構成の部分には
図１と同じ符号を付してその説明は省略する。
施形態のアクティブ・バイアス回路の構成を示す。この
アクティブ・バイアス回路１Ａは、ダイオードＤが、ト
ランジスタＭ３とＭ４の接続点Ｐ２と出力端子Ｔ３の間
に接続されている点を除いて、第１実施形態のバイアス
回路１と同じ構成を持つ。よって、同一構成の部分には
図１と同じ符号を付してその説明は省略する。
【００５３】このアクティブ・バイアス回路１Ａの動作
は、次の通りである。
は、次の通りである。
【００５４】所定の基準電圧Ｖ１（例えば２Ｖ）に対し
て、基準抵抗Ｒ１の抵抗値をうまく設定することによ
り、トランジスタＭ１を流れる基準電流ＩREFを所望の
値に決定できる。これにより、抵抗器Ｒ１とトランジス
タＭ１のドレインとの接続点Ｐ１に生じる電圧ＶP1の値
が決定される。この時、トランジスタＭ３のソースとト
ランジスタＭ４のドレインの接続点Ｐ２の電圧ＶP2は、
端子Ｔ２に印加されるバイアス電圧Ｖ2の値から、トラ
ンジスタＭ３の順方向電圧降下ＶFM3を減算した値に等
しいから、次式（２３）が成り立つ。
て、基準抵抗Ｒ１の抵抗値をうまく設定することによ
り、トランジスタＭ１を流れる基準電流ＩREFを所望の
値に決定できる。これにより、抵抗器Ｒ１とトランジス
タＭ１のドレインとの接続点Ｐ１に生じる電圧ＶP1の値
が決定される。この時、トランジスタＭ３のソースとト
ランジスタＭ４のドレインの接続点Ｐ２の電圧ＶP2は、
端子Ｔ２に印加されるバイアス電圧Ｖ2の値から、トラ
ンジスタＭ３の順方向電圧降下ＶFM3を減算した値に等
しいから、次式（２３）が成り立つ。
【００５５】
ＶP2 ＝ Ｖ2 − ＶFM3 （３）
【００５６】また、このバイアス回路１Ａでは、ダイオ
ードＤが点Ｐ２と出力端子Ｔ３の間に挿入されているの
で、点Ｐ２からトランジスタＭ５のゲートに向かって漏
れ電流がダイオードＤを流れ、順方向電圧降下ＶFDを生
じる。よって、出力端子Ｔ３の電圧すなわち出力バイア
ス電圧ＶOUTは、ダイオードＤの順方向電圧降下ＶFDを
用いて次式（４）のように表せる。
ードＤが点Ｐ２と出力端子Ｔ３の間に挿入されているの
で、点Ｐ２からトランジスタＭ５のゲートに向かって漏
れ電流がダイオードＤを流れ、順方向電圧降下ＶFDを生
じる。よって、出力端子Ｔ３の電圧すなわち出力バイア
ス電圧ＶOUTは、ダイオードＤの順方向電圧降下ＶFDを
用いて次式（４）のように表せる。
【００５７】
ＶOUT ＝ ＶP2 − ＶFD
＝ Ｖ2 − （ＶFM3 ＋ ＶFD） （４）
【００５８】式（４）は、第１実施形態における式
（２）に等しい。よって、第２実施形態のアクティブ・
バイアス回路１Ａにおいても、第１実施形態のそれと同
じ効果が得られる。
（２）に等しい。よって、第２実施形態のアクティブ・
バイアス回路１Ａにおいても、第１実施形態のそれと同
じ効果が得られる。
【００５９】具体例を挙げると、Ｖ1＝０．２Ｖ、Ｖ2＝
ＶD＝４Ｖとした場合、点Ｐ２における電圧ＶP2は０．
１Ｖ程度になる。ダイオードＤの持つ順方向電圧降下Ｖ
FDが０．５Ｖ程度であるとすると、出力バイアス電圧Ｖ
OUTはほぼ０Ｖまで低下させることができる。その結
果、基準電圧Ｖ1の値を０．２Ｖ程度にまでしか低下で
きなくても、被バイアス回路２のトランジスタＭ５のド
レイン電流ＩD5をゼロにして、トランジスタＭ５をカッ
トオフすることができる。
ＶD＝４Ｖとした場合、点Ｐ２における電圧ＶP2は０．
１Ｖ程度になる。ダイオードＤの持つ順方向電圧降下Ｖ
FDが０．５Ｖ程度であるとすると、出力バイアス電圧Ｖ
OUTはほぼ０Ｖまで低下させることができる。その結
果、基準電圧Ｖ1の値を０．２Ｖ程度にまでしか低下で
きなくても、被バイアス回路２のトランジスタＭ５のド
レイン電流ＩD5をゼロにして、トランジスタＭ５をカッ
トオフすることができる。
【００６０】（第３実施形態）図３は、本発明の第３実
施形態のアクティブ・バイアス回路の構成を示す。この
アクティブ・バイアス回路１Ｂは、ダイオードＤが、ト
ランジスタＭ１とＭ３のゲート間に接続されている点を
除いて、第１実施形態のバイアス回路１と同じ構成を持
つ。よって、同一構成の部分には図１と同じ符号を付し
てその説明は省略する。
施形態のアクティブ・バイアス回路の構成を示す。この
アクティブ・バイアス回路１Ｂは、ダイオードＤが、ト
ランジスタＭ１とＭ３のゲート間に接続されている点を
除いて、第１実施形態のバイアス回路１と同じ構成を持
つ。よって、同一構成の部分には図１と同じ符号を付し
てその説明は省略する。
【００６１】アクティブ・バイアス回路１Ｂの動作は、
次の通りである。
次の通りである。
【００６２】第１実施形態と同様にして、基準電圧Ｖ1
の値と抵抗Ｒ１の値をうまく設定することにより、トラ
ンジスタＭ１を流れる基準電流ＩREFを所望の値に決定
すると、それに応じて抵抗器Ｒ１とトランジスタＭ１の
ドレインとの接続点Ｐ１に生じる電圧ＶP1の値が決定さ
れる。このバイアス回路１Ｂでは、ダイオードＤがトラ
ンジスタＭ１とＭ３のゲート間に挿入されているので、
トランジスタＭ１のゲートからトランジスタＭ３のゲー
トに向かって漏れ電流がダイオードＤを流れ、順方向電
圧降下ＶFDを生じる。これによって、トランジスタＭ３
のゲート電圧がトランジスタＭ１のゲート電圧よりもそ
の順方向電圧降下ＶFDだけ低くなる。その結果、点Ｐ２
における電圧ＶP2すなわち出力端子Ｔ３における出力バ
イアス電圧ＶOUTも、従来のバイアス回路１０の場合に
比べて順方向電圧降下ＶFDだけ低下する。すなわち、次
式（５）が成り立つ。
の値と抵抗Ｒ１の値をうまく設定することにより、トラ
ンジスタＭ１を流れる基準電流ＩREFを所望の値に決定
すると、それに応じて抵抗器Ｒ１とトランジスタＭ１の
ドレインとの接続点Ｐ１に生じる電圧ＶP1の値が決定さ
れる。このバイアス回路１Ｂでは、ダイオードＤがトラ
ンジスタＭ１とＭ３のゲート間に挿入されているので、
トランジスタＭ１のゲートからトランジスタＭ３のゲー
トに向かって漏れ電流がダイオードＤを流れ、順方向電
圧降下ＶFDを生じる。これによって、トランジスタＭ３
のゲート電圧がトランジスタＭ１のゲート電圧よりもそ
の順方向電圧降下ＶFDだけ低くなる。その結果、点Ｐ２
における電圧ＶP2すなわち出力端子Ｔ３における出力バ
イアス電圧ＶOUTも、従来のバイアス回路１０の場合に
比べて順方向電圧降下ＶFDだけ低下する。すなわち、次
式（５）が成り立つ。
【００６３】
ＶOUT ＝ ＶP2 − ＶFD
＝ Ｖ2 − （ＶFM3 ＋ ＶFD） （５）
【００６４】式（５）は、第１実施形態における式
（１）に等しい。よって、第３実施形態のアクティブ・
バイアス回路１Ｂにおいても、第１実施形態のそれと同
じ効果が得られる。
（１）に等しい。よって、第３実施形態のアクティブ・
バイアス回路１Ｂにおいても、第１実施形態のそれと同
じ効果が得られる。
【００６５】具体例を挙げると、Ｖ1＝０．２Ｖ、Ｖ2＝
ＶD＝４Ｖとした場合、点Ｐ１における電圧ＶP1は０．
１Ｖ程度になる。ダイオードＤの持つ順方向電圧降下Ｖ
FDが０．５Ｖ程度であるとすると、出力バイアス電圧Ｖ
OUTはほぼ０Ｖまで低下させることができる。その結
果、基準電圧Ｖ1の値を０．２Ｖ程度にまでしか低下で
きなくても、被バイアス回路２のトランジスタＭ５のド
レイン電流ＩD5をゼロにして、トランジスタＭ５をカッ
トオフすることができる。
ＶD＝４Ｖとした場合、点Ｐ１における電圧ＶP1は０．
１Ｖ程度になる。ダイオードＤの持つ順方向電圧降下Ｖ
FDが０．５Ｖ程度であるとすると、出力バイアス電圧Ｖ
OUTはほぼ０Ｖまで低下させることができる。その結
果、基準電圧Ｖ1の値を０．２Ｖ程度にまでしか低下で
きなくても、被バイアス回路２のトランジスタＭ５のド
レイン電流ＩD5をゼロにして、トランジスタＭ５をカッ
トオフすることができる。
【００６６】（第４実施形態）図４は、本発明の第４実
施形態のアクティブ・バイアス回路１Ｃの構成を示す。
このアクティブ・バイアス回路１Ｃは、図１の第１実施
形態のアクティブ・バイアス回路１において、電界効果
トランジスタＭ１〜Ｍ４をバイポーラ・トランジスタＱ
１〜Ｑ４にそれぞれ置換したものであり、その他の構成
は同じである。よって、同一構成の部分には図１と同じ
符号を付してその説明は省略する。
施形態のアクティブ・バイアス回路１Ｃの構成を示す。
このアクティブ・バイアス回路１Ｃは、図１の第１実施
形態のアクティブ・バイアス回路１において、電界効果
トランジスタＭ１〜Ｍ４をバイポーラ・トランジスタＱ
１〜Ｑ４にそれぞれ置換したものであり、その他の構成
は同じである。よって、同一構成の部分には図１と同じ
符号を付してその説明は省略する。
【００６７】図４において、ＩC1、ＩC2、ＩC3、Ｉ
C4は、それぞれトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４の
コレクタ電流を示す。
C4は、それぞれトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４の
コレクタ電流を示す。
【００６８】第４実施形態においても、第１実施形態の
場合と実質的に同じ動作をする。よって、第４実施形態
のアクティブ・バイアス回路１Ｃにおいても、第１実施
形態のそれと同じ効果が得られる。
場合と実質的に同じ動作をする。よって、第４実施形態
のアクティブ・バイアス回路１Ｃにおいても、第１実施
形態のそれと同じ効果が得られる。
【００６９】（第５実施形態）図５は、本発明の第５実
施形態のアクティブ・バイアス回路１Ｄの構成を示す。
このアクティブ・バイアス回路１Ｄは、図２の第２実施
形態のアクティブ・バイアス回路１Ａにおいて、電界効
果トランジスタＭ１〜Ｍ４をバイポーラ・トランジスタ
Ｑ１〜Ｑ４にそれぞれ置換したものであり、その他の構
成は同じである。よって、同一構成の部分には図２と同
じ符号を付してその説明は省略する。
施形態のアクティブ・バイアス回路１Ｄの構成を示す。
このアクティブ・バイアス回路１Ｄは、図２の第２実施
形態のアクティブ・バイアス回路１Ａにおいて、電界効
果トランジスタＭ１〜Ｍ４をバイポーラ・トランジスタ
Ｑ１〜Ｑ４にそれぞれ置換したものであり、その他の構
成は同じである。よって、同一構成の部分には図２と同
じ符号を付してその説明は省略する。
【００７０】第５実施形態においても、第１実施形態の
場合と実質的に同じ動作をする。よって、第５実施形態
のアクティブ・バイアス回路１Ｄにおいても、第１実施
形態のそれと同じ効果が得られる。
場合と実質的に同じ動作をする。よって、第５実施形態
のアクティブ・バイアス回路１Ｄにおいても、第１実施
形態のそれと同じ効果が得られる。
【００７１】（第６実施形態）図６は、本発明の第６実
施形態のアクティブ・バイアス回路１Ｅの構成を示す。
このアクティブ・バイアス回路１Ｅは、図３の第３実施
形態のアクティブ・バイアス回路１Ｂにおいて、電界効
果トランジスタＭ１〜Ｍ４をバイポーラ・トランジスタ
Ｑ１〜Ｑ４にそれぞれ置換したものであり、その他の構
成は同じである。よって、同一構成の部分には図３と同
じ符号を付してその説明は省略する。
施形態のアクティブ・バイアス回路１Ｅの構成を示す。
このアクティブ・バイアス回路１Ｅは、図３の第３実施
形態のアクティブ・バイアス回路１Ｂにおいて、電界効
果トランジスタＭ１〜Ｍ４をバイポーラ・トランジスタ
Ｑ１〜Ｑ４にそれぞれ置換したものであり、その他の構
成は同じである。よって、同一構成の部分には図３と同
じ符号を付してその説明は省略する。
【００７２】この第６実施形態では、第３実施形態とは
異なり、ベース電流がダイオードＤを流れる。このた
め、そのベース電流によってダイオードＤの順方向電圧
降下Ｖ FDが生成される。
異なり、ベース電流がダイオードＤを流れる。このた
め、そのベース電流によってダイオードＤの順方向電圧
降下Ｖ FDが生成される。
【００７３】第６実施形態においても、第１実施形態の
場合と実質的に同じ動作をする。よって、第６実施形態
のアクティブ・バイアス回路１Ｅにおいても、第１実施
形態のそれと同じ効果が得られる。
場合と実質的に同じ動作をする。よって、第６実施形態
のアクティブ・バイアス回路１Ｅにおいても、第１実施
形態のそれと同じ効果が得られる。
【００７４】（変形例）本発明は、上記実施形態に限定
されるものではない。例えば、上記第１〜第６の実施形
態では、いずれも通常のｐ−ｎ接合ダイオードを使用し
ているが、所定の順方向電圧降下ＶFDを生じるダイオー
ドであれば、ショットキー・ダイオードなどの任意のダ
イオードを使用できる。順方向電圧降下ＶFDの値は、通
常のｐ−ｎ接合ダイオードのようにダイオードＤを流れ
る電流の値によって変化してもよいし、ツェナー・ダイ
オードのようにダイオードＤを流れる電流の値によって
一定であってもよい。
されるものではない。例えば、上記第１〜第６の実施形
態では、いずれも通常のｐ−ｎ接合ダイオードを使用し
ているが、所定の順方向電圧降下ＶFDを生じるダイオー
ドであれば、ショットキー・ダイオードなどの任意のダ
イオードを使用できる。順方向電圧降下ＶFDの値は、通
常のｐ−ｎ接合ダイオードのようにダイオードＤを流れ
る電流の値によって変化してもよいし、ツェナー・ダイ
オードのようにダイオードＤを流れる電流の値によって
一定であってもよい。
【００７５】また、電界効果トランジスタとしては、Ｍ
ＥＳ（MEtal-Semiconductor）型やＭＯＳ（Metal-Oxide
-Semiconductor）型の任意の電界効果トランジスタを使
用できる。また、ｎ−チャネル電界効果トランジスタに
代えてｐ−チャネル電界効果トランジスタを、ｎｐｎ型
バイポーラ・トランジスタに代えてｐｎｐ型バイポーラ
・トランジスタを使用してもよいことは勿論である。
ＥＳ（MEtal-Semiconductor）型やＭＯＳ（Metal-Oxide
-Semiconductor）型の任意の電界効果トランジスタを使
用できる。また、ｎ−チャネル電界効果トランジスタに
代えてｐ−チャネル電界効果トランジスタを、ｎｐｎ型
バイポーラ・トランジスタに代えてｐｎｐ型バイポーラ
・トランジスタを使用してもよいことは勿論である。
【００７６】さらに、被バイアス回路２としては、エン
ハンスメント型の電界効果トランジスタＭ５のみを使用
しているが、本発明はこれに限定されない。出力バイア
ス電圧ＶOUTが印加される素子がエンハンスメント型で
電圧駆動型の能動素子であれば、トランジスタＭ５に代
えて任意のデバイスを使用可能である。さらに、トラン
ジスタＭ５などの電圧駆動型の能動素子に加えて、他の
素子を含んでもよいことは言うまでもない。
ハンスメント型の電界効果トランジスタＭ５のみを使用
しているが、本発明はこれに限定されない。出力バイア
ス電圧ＶOUTが印加される素子がエンハンスメント型で
電圧駆動型の能動素子であれば、トランジスタＭ５に代
えて任意のデバイスを使用可能である。さらに、トラン
ジスタＭ５などの電圧駆動型の能動素子に加えて、他の
素子を含んでもよいことは言うまでもない。
【００７７】
【発明の効果】以上説明したように、本発明のアクティ
ブ・バイアス回路によれば、基準電流を生成するために
印加される基準電圧の値が０Ｖに達しなくても、出力バ
イアス電圧の値をほぼ０Ｖに設定することができる。ま
た、基準電圧の値の変化によって変えることができる被
バイアス回路の消費電力の可変範囲を、いっそう広くす
ることができる。さらに、電流遮断用に専用のスイッチ
を設けなくても、エンハンスメント型の能動素子を含む
被バイアス回路に流れる電流を遮断できる。
ブ・バイアス回路によれば、基準電流を生成するために
印加される基準電圧の値が０Ｖに達しなくても、出力バ
イアス電圧の値をほぼ０Ｖに設定することができる。ま
た、基準電圧の値の変化によって変えることができる被
バイアス回路の消費電力の可変範囲を、いっそう広くす
ることができる。さらに、電流遮断用に専用のスイッチ
を設けなくても、エンハンスメント型の能動素子を含む
被バイアス回路に流れる電流を遮断できる。
【図１】電界効果トランジスタを使用した、本発明の第
１実施形態のアクティブ・バイアス回路の構成を示す回
路図である。
１実施形態のアクティブ・バイアス回路の構成を示す回
路図である。
【図２】電界効果トランジスタを使用した、本発明の第
２実施形態のアクティブ・バイアス回路の構成を示す回
路図である。
２実施形態のアクティブ・バイアス回路の構成を示す回
路図である。
【図３】電界効果トランジスタを使用した、本発明の第
３実施形態のアクティブ・バイアス回路の構成を示す回
路図である。
３実施形態のアクティブ・バイアス回路の構成を示す回
路図である。
【図４】バイポーラ・トランジスタを使用した、本発明
の第４実施形態のアクティブ・バイアス回路の構成を示
す回路図である。
の第４実施形態のアクティブ・バイアス回路の構成を示
す回路図である。
【図５】バイポーラ・トランジスタを使用した、本発明
の第５実施形態のアクティブ・バイアス回路の構成を示
す回路図である。
の第５実施形態のアクティブ・バイアス回路の構成を示
す回路図である。
【図６】バイポーラ・トランジスタを使用した、本発明
の第６実施形態のアクティブ・バイアス回路の構成を示
す回路図である。
の第６実施形態のアクティブ・バイアス回路の構成を示
す回路図である。
【図７】電界効果トランジスタを使用した、従来のアク
ティブ・バイアス回路の構成を示す回路図である。
ティブ・バイアス回路の構成を示す回路図である。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ アクティブ・バイ
アス回路 ２ 被バイアス回路 Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５ 電界効果トランジスタ Ｑ１、Ｑ２、Ｑ３、Ｑ４ バイポーラ・トランジスタ Ｒ１ 抵抗器 Ｄ ダイオード Ｔ１、Ｔ２、Ｔ３ 端子
アス回路 ２ 被バイアス回路 Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５ 電界効果トランジスタ Ｑ１、Ｑ２、Ｑ３、Ｑ４ バイポーラ・トランジスタ Ｒ１ 抵抗器 Ｄ ダイオード Ｔ１、Ｔ２、Ｔ３ 端子
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−231229（ＪＰ，Ａ)
特開2001−168697（ＪＰ，Ａ)
特開 昭62−126662（ＪＰ，Ａ)
特開 平11−45947（ＪＰ，Ａ)
特開2000−163970（ＪＰ，Ａ)
特開 平６−230840（ＪＰ，Ａ)
特開 平５−7115（ＪＰ，Ａ)
特開 昭63−260206（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (6)
- 【請求項１】 抵抗器を介して基準電流が供給される、
ダイオード接続された第１トランジスタと、 前記第１トランジスタとカスコード接続された第２トラ
ンジスタと、 前記第１トランジスタの制御端子と接続された制御端子
を持つ、前記基準電流に対して所定比の電流値を持つ定
電流が流れる第３トランジスタと、 前記第３トランジスタとカスコード接続されると共に、
前記第２トランジスタの制御端子と接続された制御端子
を持つ、ダイオード接続された第４トランジスタとを備
え、 カスコード接続された前記第３トランジスタと前記第４
トランジスタの間に形成された出力端子から出力バイア
ス電圧を出力すると共に、その出力バイアス電圧がカス
コード接続された前記第１トランジスタと前記第２トラ
ンジスタの間に印加される基準電圧の値に応じて変化す
るアクティブ・バイアス回路において、 所定の順方向電圧降下を持つダイオードを有しており、 前記ダイオードに電流が流れることによって生じる順方
向電圧降下を利用して、前記出力バイアス電圧の絶対値
をその順方向電圧降下の値だけ減少させることを特徴と
するアクティブ・バイアス回路。 - 【請求項２】 前記ダイオードが、前記第３トランジス
タと前記出力端子の間に接続され、もって前記ダイオー
ドの順方向電圧降下の値だけ前記出力バイアス電圧の絶
対値が減少せしめられる請求項１に記載のアクティブ・
バイアス回路。 - 【請求項３】 前記ダイオードが、前記第３トランジス
タおよび前記第４トランジスタの接続点と前記出力端子
との間に接続され、もって前記ダイオードの順方向電圧
降下の値だけ前記出力バイアス電圧の絶対値が減少せし
められる請求項１に記載のアクティブ・バイアス回路。 - 【請求項４】 前記ダイオードのアノードおよびカソー
ドのいずれか一方が前記第１トランジスタの制御端子に
接続され、前記ダイオードのアノードおよびカソードの
他方が前第２トランジスタの制御端子に接続され、もっ
て前記ダイオードの順方向電圧降下の値だけ前記出力バ
イアス電圧の絶対値が減少せしめられる請求項１に記載
のアクティブ・バイアス回路。 - 【請求項５】 前記出力バイアス電圧の絶対値が、前記
基準電圧の値が０Ｖに達する前に０Ｖになる請求項１〜
４のいずれかに記載のアクティブ・バイアス回路。 - 【請求項６】 前記出力バイアス電圧が、エンハンスモ
ードで動作する電圧駆動の能動素子の制御端子に対して
印加されるように設計されており、前記基準電圧の値が
０Ｖに達する前に、前記出力バイアス電圧が前記能動素
子をカットオフできる値になる請求項１〜４のいずれか
に記載のアクティブ・バイアス回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052599A JP3450257B2 (ja) | 2000-02-28 | 2000-02-28 | アクティブ・バイアス回路 |
| US09/794,698 US6639453B2 (en) | 2000-02-28 | 2001-02-26 | Active bias circuit having wilson and widlar configurations |
| DE10109417A DE10109417A1 (de) | 2000-02-28 | 2001-02-28 | Aktive Vorspannschaltung mit Wilson- und Widlar-Konfigurationen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000052599A JP3450257B2 (ja) | 2000-02-28 | 2000-02-28 | アクティブ・バイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001244750A JP2001244750A (ja) | 2001-09-07 |
| JP3450257B2 true JP3450257B2 (ja) | 2003-09-22 |
Family
ID=18574092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000052599A Expired - Fee Related JP3450257B2 (ja) | 2000-02-28 | 2000-02-28 | アクティブ・バイアス回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6639453B2 (ja) |
| JP (1) | JP3450257B2 (ja) |
| DE (1) | DE10109417A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100574498B1 (ko) * | 2004-12-28 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 장치의 초기화 회로 |
| DE102007031054B4 (de) * | 2007-07-04 | 2018-08-02 | Texas Instruments Deutschland Gmbh | Referenzspannungsgenerator mit Bootstrap-Effekt |
| JP5646360B2 (ja) * | 2011-02-04 | 2014-12-24 | 株式会社東芝 | 半導体装置 |
| US9634625B2 (en) * | 2013-05-28 | 2017-04-25 | Mediatek Inc. | Radio frequency transmitter with extended power range and related radio frequency transmission method |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58198911A (ja) | 1982-05-17 | 1983-11-19 | Hitachi Ltd | 電界効果トランジスタ増幅器 |
| US4558242A (en) | 1983-02-11 | 1985-12-10 | Analog Devices, Incorporated | Extended reference range, voltage-mode CMOS D/A converter |
| JPS61292405A (ja) | 1985-06-19 | 1986-12-23 | Fujitsu Ltd | 半導体集積回路 |
| IT1190325B (it) * | 1986-04-18 | 1988-02-16 | Sgs Microelettronica Spa | Circuito di polarizzazione per dispositivi integrati in tecnologia mos,particolarmente di tipo misto digitale-analogico |
| FR2615636B1 (fr) | 1987-05-22 | 1989-07-28 | Radiotechnique Compelec | Miroir de courant a tension de sortie elevee |
| JP3086754B2 (ja) | 1992-01-31 | 2000-09-11 | 株式会社東芝 | 半導体論理集積回路 |
| US5604467A (en) * | 1993-02-11 | 1997-02-18 | Benchmarg Microelectronics | Temperature compensated current source operable to drive a current controlled oscillator |
| JP3315178B2 (ja) | 1993-02-19 | 2002-08-19 | 三菱電機株式会社 | レベルシフト回路 |
| US5955874A (en) * | 1994-06-23 | 1999-09-21 | Advanced Micro Devices, Inc. | Supply voltage-independent reference voltage circuit |
| US5777509A (en) * | 1996-06-25 | 1998-07-07 | Symbios Logic Inc. | Apparatus and method for generating a current with a positive temperature coefficient |
| JP3156664B2 (ja) * | 1998-03-25 | 2001-04-16 | 日本電気株式会社 | 基準電圧発生回路 |
| KR20000003932A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 온도 보상된 고정밀 전류원 |
-
2000
- 2000-02-28 JP JP2000052599A patent/JP3450257B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-26 US US09/794,698 patent/US6639453B2/en not_active Expired - Fee Related
- 2001-02-28 DE DE10109417A patent/DE10109417A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20010019287A1 (en) | 2001-09-06 |
| DE10109417A1 (de) | 2001-10-04 |
| JP2001244750A (ja) | 2001-09-07 |
| US6639453B2 (en) | 2003-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3759513B2 (ja) | バンドギャップ基準回路 | |
| US6982602B2 (en) | Low voltage input current mirror circuit and method | |
| US6384586B1 (en) | Regulated low-voltage generation circuit | |
| US7830200B2 (en) | High voltage tolerant bias circuit with low voltage transistors | |
| US7330056B1 (en) | Low power CMOS LVDS driver | |
| US5635869A (en) | Current reference circuit | |
| JPH09321586A (ja) | レベル比較器 | |
| EP0472202A2 (en) | Current mirror type constant current source circuit having less dependence upon supplied voltage | |
| KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
| TWI794345B (zh) | 逆流防止電路以及電源電路 | |
| JP3450257B2 (ja) | アクティブ・バイアス回路 | |
| US6515538B2 (en) | Active bias circuit having wilson and widlar configurations | |
| US7868686B2 (en) | Band gap circuit | |
| JP2005123861A (ja) | 高周波電力増幅回路および高周波電力増幅用電子部品 | |
| JP3349047B2 (ja) | 定電圧回路 | |
| US6380808B1 (en) | Push-pull amplifier circuit with idling current control | |
| JP6666716B2 (ja) | 温度検出回路及びそれを用いた回路装置 | |
| CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
| JP3488208B2 (ja) | アクティブ・バイアス回路 | |
| KR100380978B1 (ko) | 기준전압 발생기 | |
| KR20050093516A (ko) | 전류 레퍼런스 회로 | |
| JP2003186555A (ja) | 電源レギュレータ回路 | |
| JPH04330821A (ja) | 半導体装置 | |
| KR20000073710A (ko) | 기준전압 발생회로 | |
| KR100671210B1 (ko) | 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |