KR100380978B1 - 기준전압 발생기 - Google Patents

기준전압 발생기 Download PDF

Info

Publication number
KR100380978B1
KR100380978B1 KR10-2000-0037322A KR20000037322A KR100380978B1 KR 100380978 B1 KR100380978 B1 KR 100380978B1 KR 20000037322 A KR20000037322 A KR 20000037322A KR 100380978 B1 KR100380978 B1 KR 100380978B1
Authority
KR
South Korea
Prior art keywords
terminal
reference voltage
voltage generator
pmos transistor
transistor
Prior art date
Application number
KR10-2000-0037322A
Other languages
English (en)
Other versions
KR20020002951A (ko
Inventor
홍상훈
김시홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0037322A priority Critical patent/KR100380978B1/ko
Publication of KR20020002951A publication Critical patent/KR20020002951A/ko
Application granted granted Critical
Publication of KR100380978B1 publication Critical patent/KR100380978B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Abstract

본 발명은 기준전압 발생기에 관한 것으로, 특히, 모스의 프로세스 파라미터에 민감하면서 저항값이 아닌 그 비로 온도를 보상시킴으로써 저항의 트리밍이 불필요하고, 모스 프로세스 변화에 따른 속도와 전류소모 변화를 줄이는 방향으로 기준전압이 움직이도록 하는 저전압 모스특성 의존형 기준전압 발생기에 관한 것이다.

Description

기준전압 발생기{Reference voltage generator}
본 발명은 반도체 소자의 기준전압을 발생시키는 기준전압 발생회로로서, 모스의 프로세스 파라미터에 민감하면서 저항값이 아닌 그 비로 온도를 보상시킴으로써 저항 트리밍이 불필요하고, 모스 프로세스 변화에 따른 속도와 전류소모 변화를 줄이는 방향으로 기준전압을 움직이도록 하는 기준전압 발생기에 관한 것이다.
반도체 메모리 소자에서 내부 전원으로 사용하는 내부 전압 발생기(Vint generator)는 높은 외부 전압(External voltage)을 공급받아 낮은 내부 전압(Internal voltage)을 만드는 회로이다.
일반적으로, 메모리 반도체의 최근 추세가 저전압, 저소비 전력화되어 감에 따라 16메가 디램 제품에서도 내부 전압 발생기를 채용하고 있다. 내부 전압 발생기는 높은 외부전압을 가했을 때, 내부적으로 낮은 전압을 만들어 칩을 동작시킴으로써 소비 전력을 줄이고 성능을 향상시키는 것이다.
이러한 내부전압 발생기에서 특히 온도나 외부 전압 변동에 대해 안정하게 일정한 전압을 공급해 주는 회로를 기준 전압 발생기라고 한다.
이러한 종래의 기준전압 발생기를 도 1 내지 도 5를 참조하여 설명하고자 한다.
도 1은 종래의 VBE기준 전압 발생기에 관한 회로도이다.
먼저, VBE기준 전압 발생기(10)는 바이폴라(Bipolar)형 기준전압 발생기로 음의 온도계수 즉, -2㎷/℃의 온도계수를 갖는다. 이 VBE기준 전압 발생기(10)는 저항(12) 및 에미터 접지된 바이폴라 트랜지스터(11)로 구성된다. 바이폴라 트랜지스터(11)는 다이오드형으로 연결되어 그 게이트 단자와 콜렉터 단자가 연결됨으로써 항상 일정한 다이오드 전압이 인가되도록 한다. 즉, 베이스 단자와 콜렉터단자를 연결하여 다이오드화하면 베이스 에미터 간의 전압인 VBE와 일치하는 기준전압(VREF)을 만들 수 있다. 또한, 직렬 연결된 트랜지스터(11)의 갯수에 따라 전압 레벨을 조정할 수 있다.
도 2는 종래의 VTHRM기준 전압 발생기에 대한 회로도이다.
도 2 및 도 3을 참조하면, VTHRM(Thermal voltage)기준 전압 발생기(20)는 양의 온도 계수를 갖는다. 이 VTHRM기준 전압 발생기(20)의 VTHRM발생기(21)는 두 바이폴라 트랜지스터(Q1,Q2)의 VBE전압차를 생성하여 kT에 비례하는 전압을 발생한다. 이때, k(22)는 볼츠만 상수이고, T는 절대온도다. 제 1 NMOS트랜지스터(M1)와 제 2 NMOS트랜지스터(M2) 및 제 3 NMOS트랜지스터(M3)와 제 4 NMOS트랜지스터(M4) 사이의 전류 미러(Current mirror)동작에 의해 두 바이폴라 트랜지스터(Q1,Q2)에 흐르는 전류가 일치한다. 또한, 제 1 NMOS트랜지스터(M1)와 제 2 NMOS트랜지스터(M2)의 소스 전압이 일치해야 한다는 조건으로부터
I=IOUT,IR=VTHRMln(n), I=VTHRMln(n)/R가 되어 저항(R)의 양단에 인가되는 전압은 VTHRM와 바이폴라 트랜지스터(Q1, Q2)의 면적비 n에 의해서만 결정된다.
도 3은 종래의 밴드-갭(Band-Gap) 기준전압 발생기에 대한 회로도이다.
기준전압 발생기의 온도 계수는 일반적으로 100ppm/℃이하의 값을 가져야 한다. 이러한 값을 얻는 방법으로 먼저 예상하는 온도 계수를 갖는 회로를 선정한다음 반대 부호의 온도 계수를 갖는 회로를 찾아서 온도와 무관한 스켈링(Scaling) 계수를 곱한 뒤 두 회로를 합치게 된다. 이처럼, 상술된 VBE기준전압 발생기와 VTHRM기준전압 발생기를 합한 VREF=VBE+VTHRM로 온도 계수를 극소화 시킬 수 있는 회로가 바로 밴드-갭 기준전압 발생기이다.
도 4는 종래의 문턱(Threshold) 전압형 기준전압 발생기에 대한 회로도이다.
도 4에 도시된 바와 같이, 문턱전압형 기준전압 발생기는 저항(40)과 NMOS트랜지스터(41)로 구성된다. NMOS트랜지스터(41)는 그 게이트 단자와 드레인 단자를 다이오드 연결화하여 문턱전압 근처에서 항상 일정한 전압이 유지되도록 한다. 이러한 모스형 문턱전압 기준전압 발생기는 바이폴라형에 비해 감도가 크며 온도계수(TC : Thermal coefficient) TC=-2㎷/℃가 된다.
도 5는 종래의 모스형 기준전압 발생기를 나타낸 회로도이다.
도 5를 보면, 모스형 기준전압 발생기는 2개의 PMOS트랜지스터(P1,P2)와, 2개의 NMOS트랜지스터(N1,N2) 및 저항(R)으로 구성되어 있다. Vdd단에는 제 1 PMOS트랜지스터(P1) 및 제 2 PMOS트랜지스터(P2)가 병렬 연결되어 있다. 그리고, Vdd단과 Vss단 사이에는 제 1 PMOS트랜지스터(P1) 및 제 1 NMOS트랜지스터(N1)가 직렬 연결되어 있고, 제 2 PMOS트랜지스터(P2) 및 제 2 NMOS트랜지스터(N2)가 직렬 연결되어 있다. 또한, 제 1 PMOS트랜지스터(P1) 및 제 2 PMOS트랜지스터(P2)의 공통 게이트 단자는 제 1 PMOS트랜지스터(P1)와 제 1 NMOS트랜지스터(N1) 공통 드레인 단자에 연결되어 있다. 마찬가지로, 제 1 NMOS트랜지스터(N1) 및 제 2 NMOS트랜지스터(N2)의 공통 게이트 단자는 제 2 PMOS트랜지스터(P2)와 제 2 NMOS트랜지스터(N2)의 공통 드레인 단자에 연결되어 있다. 또한, 제 1 NMOS트랜지스터(N1)의 소스 단자와 Vss단 사이에는 저항(R)이 연결된다.
이러한 종래의 모스형 기준전압 발생기는 기준전압(VREF)이 저항(R) 트랜지스터의 사이에 의해서 결정되고 또 온도에 대한 보상을 할 수 있게 된다. 이때, 기준전압(VREF)은 저항(R)에 걸리는 전압과 제 1 NMOS트랜지스터(N1)의 게이트 소스간의 전압인 VGSN1의 합이 된다.
그런데, 상술된 종래의 기준전압 발생기는 프로세스에 따라 저항값으로 인해 변이가 생기기 때문에 기준전압 및 내부전압에 영향을 미치므로 칩의 안정적인 동작에 지장이 있게 되는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 저항값에 의존하지 않고 저항의 비에 의존하는 기준전압을 구성함으로써 저항값의 변동에 영향을 받지 않도록 하는 기준전압 발생기를 제공함에 그 목적이 있다.
도 1은 종래의 VBE기준전압 발생기를 나타낸 회로도,
도 2는 종래의 VTHRM기준전압 발생기를 나타낸 회로도,
도 3은 종래의 밴드-갭 기준전압 발생기를 나태낸 회로도,
도 4는 종래의 문턱전압형 기준전압 발생기를 나타낸 회로도,
도 5는 종래의 모스형 기준전압 발생기를 나타낸 회로도,
도 6은 본 발명에 따른 저전압 모스특성 의존형 기준전압 발생기를 나타낸 회로도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
A1 : 앰프 P1,P2,P3 : PMOS트랜지스터
N3 : NMOS트랜지스터 R1,R2 : 저항
Q1,Q2 : 바이폴라 트랜지스터
상기 목적을 달성하기 위하여, 본 발명에 의한 기준전압 발생기는, 각각 소스단자가 Vdd전압에 접속된 제 1 PMOS트랜지스터 및 제 3 PMOS트랜지스터와, 소스단자가 Vdd 전압에 접속되고 게이트 단자와 드레인 단자가 공통접속된 제 2 PMOS 트랜지스터; 상기 제 1 및 제 2 PMOS트랜지스터의 드레인 단자로부터 입력된 전압의 부궤환 및 정궤환을 통하여 상기 제 1 내지 제 3 PMOS 트랜지스터의 게이트에 증폭전압을 제공하는 앰프; 상기 제 3 PMOS트랜지스터와 직렬 연결되고, 그 게이트 단자와 드레인 단자가 연결된 다이오드형 NMOS트랜지스터; 컬렉터 단자와 베이스 단자가 Vss 전압에 접속되고, 이미터 단자가 상기 제1 PMOS 트랜지스터의 드레인 단자에 접속된 제1 바이폴라 트랜지스터; 상기 제 2 PMOS트랜지스터의 드레인 단자에 일단이 연결된 제 1저항; 컬렉터 단자와 베이스 단자가 Vss 전압에 접속되고, 이미터 단자가 상기 제1 저항의 타 단자에 연결된 제2 바이폴라 트랜지스터; 및 상기 NMOS트랜지스터의 소스 단자와 Vss단 사이에 연결된 제 2저항을 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 6은 본 발명에 따른 기준전압 발생기의 회로도이다.
도 6의 기준전압 발생기는 Vdd전압과 Vss전압 사이에 제 1 PMOS트랜지스터(P1), 제 2 PMOS트랜지스터(P2) 및 제 3 PMOS트랜지스터(P3)의 소스 단자가 병렬 접속된다. 그리고, 앰프(A1)의 출력단은 제 1 PMOS트랜지스터(P1), 제 2 PMOS트랜지스터(P2) 및 제 3 PMOS트랜지스터(P3)의 게이트 단자와 연결되는데, 제 1 PMOS트랜지스터(P1) 및 제 2 PMOS트랜지스터(P2)의 드레인 단자를 통하여 입력된 부궤환 및 정궤환을 통하여 제 1 PMOS트랜지스터(P1), 제 2 PMOS트랜지스터(P2) 및 제 3 PMOS트랜지스터(P3)의 게이트에 증폭전압을 제공한다. 또한, 제 2 PMOS트랜지스터(P2)의 게이트 단자와 드레인 단자를 연결하여 확실한 전류 미러(Current mirror) 효과를 나타내도록 한다.
그리고, 제 1 PMOS트랜지스터(13) 및 제 2 PMOS트랜지스터(P2)와 Vss단 사이에는 각각 바이폴라 트랜지스터(Q1,Q2)가 연결된다. 이 제 1 바이폴라 트랜지스터(Q1) 및 제 2 바이폴라 트랜지스터(Q2)는 각각 제 1 PMOS트랜지스터(P1)및 제 2 PMOS트랜지스터(P2)의 드레인 단자와 콜렉터 단자가 연결되고, 그 베이스 단자와 에미터 단자는 Vss단과 연결되어 접지된다. 제 2 PMOS트랜지스터(P2)와 제 2 바이폴라 트랜지스터(Q2) 사이에는 제 1 저항(R1)이 연결된다. 또한, NMOS트랜지스터(N3)는 그 드레인 단자가 제 3 PMOS트랜지스터(P3)의 드레인 단자와 연결되고, 게이트 단자가 드레인 단자와 연결된 다이오드형 트랜지스터이다. 그리고, NMOS트랜지스터(N3)와 Vss단 사이에 제 2 저항(R2)이 연결된다. 이러한 구성에 있어서, 제 3 PMOS트랜지스터(P3)의 드레인 단자와 NMOS트랜지스터(N3)의 드레인 단자를 통하여 기준전압(VREF)을 추출하게 된다.
본 발명의 기준전압 발생기는 종래의 VTHRM기준전압 발생기와 문턱 전압형 기준전압 발생기를 조합하여 이루어진 형태를 갖는다. 즉, 제 2 PMOS트랜지스터(P2)와 제 3 PMOS트랜지스터(P3)의 특성이 거의 일치할 때만 제 1저항(R1)과 제 2저항(R2)에 흐르는 전류가 같다. 그리고, 앰프(A1)를 통한 정궤환 및 부궤환을 통하여 안정된 증폭 전압을 얻을 수 있으므로, 작은 전압으로도 기준전압 발생기를 작동시킬 수 있게 된다. 또한, 앰프(A1)에 의해서 피드백된 노드 a와 b는 같은 전압을 갖게 된다. 따라서, 제 1 바이폴라 트랜지스터(Q1)와 제 2 바이폴라 트랜지스터(Q2)에 흐르는 전류가 일치하게 된다. 즉, Ib=VT*ln(N)/R1이 된다. 또한, 전류 미러에 의해서 제 2저항(R2)에 흐르는 전류도 Ib와 같고 결국 VREF=VGS1+R2/R1*VT*ln(N)이 된다. 여기서, R2/R1을 온도계수가 최소화 되는 방향으로 잡으면 기준전압이 잡히게 된다.
또한, 본 발명의 기준전압 발생기는 NMOS트랜지스터(N3)를 다이오드화 함으로써 앞에서 설명한 문턱전압형 기준전압 발생기의 특징을 갖도록 한다. 따라서, VREF=VTHRMln(n)R2/R1+VGS이다. 여기서 VTHRMln(n)의 온도계수는 +0.085㎷/℃이고, VGS의 온도계수는 -2㎷/℃이다. 일반적으로 기준전압 발생기의 온도계수는 100ppmV/℃이하여야 하므로, 문턱전압 근처에서 항상 일정한 전압을 유지할 수 있게 된다. 따라서, R2/R1의 비를 온도계수가 최소로 되도록 조절함으로써 기준전압 조절 과정이 필요없게 된다.
본 발명은 문턱전압형 기준전압 발생기와 VTHRM기준전압 발생기를 단순히 조합한 것이 아니라 앰프의 사용을 통하여 저전압으로 구동할 수 있게 하여 온도 보상이 이루어지도록 하고, 모스의 특성에 많이 의존하도록 구성하였다.
이상에서 설명한 바와 같이, 본 발명에 의한 기준전압 발생기는 기존의 기준전압 회로에서 존재하던 저항값의 프로세스 의존도를 없애므로서 저항값의 트리밍 공정이 필요없게 되면서 기존의 회로가 지닌 특성을 그대로 유지할 수 있다.

Claims (2)

  1. 각각 소스단자가 Vdd전압에 접속된 제 1 PMOS트랜지스터 및 제 3 PMOS트랜지스터와, 소스단자가 Vdd 전압에 접속되고 게이트 단자와 드레인 단자가 공통접속된 제 2 PMOS 트랜지스터;
    상기 제 1 및 제 2 PMOS트랜지스터의 드레인 단자로부터 입력된 전압의 부궤환 및 정궤환을 통하여 상기 제 1 내지 제 3 PMOS 트랜지스터의 게이트에 증폭전압을 제공하는 앰프;
    상기 제 3 PMOS트랜지스터와 직렬 연결되고, 그 게이트 단자와 드레인 단자가 연결된 다이오드형 NMOS트랜지스터;
    컬렉터 단자와 베이스 단자가 Vss 전압에 접속되고, 이미터 단자가 상기 제1 PMOS 트랜지스터의 드레인 단자에 접속된 제1 바이폴라 트랜지스터;
    상기 제 2 PMOS트랜지스터의 드레인 단자에 일단이 연결된 제 1저항;
    컬렉터 단자와 베이스 단자가 Vss 전압에 접속되고, 이미터 단자가 상기 제1 저항의 타 단자에 연결된 제2 바이폴라 트랜지스터; 및
    상기 NMOS트랜지스터의 소스 단자와 Vss단 사이에 연결된 제 2저항을 구비함을 특징으로 하는 기준전압 발생기.
  2. 제 1항에 있어서, 상기 기준전압은
    상기 제 1저항 및 제 2저항의 비 조절을 통해 얻어짐을 특징으로 하는 기준전압 발생기.
KR10-2000-0037322A 2000-06-30 2000-06-30 기준전압 발생기 KR100380978B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0037322A KR100380978B1 (ko) 2000-06-30 2000-06-30 기준전압 발생기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0037322A KR100380978B1 (ko) 2000-06-30 2000-06-30 기준전압 발생기

Publications (2)

Publication Number Publication Date
KR20020002951A KR20020002951A (ko) 2002-01-10
KR100380978B1 true KR100380978B1 (ko) 2003-04-23

Family

ID=19675554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0037322A KR100380978B1 (ko) 2000-06-30 2000-06-30 기준전압 발생기

Country Status (1)

Country Link
KR (1) KR100380978B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008487B1 (ko) 2009-04-22 2011-01-14 주식회사 실리콘웍스 온도 보상 레퍼런스 전류 공급 회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707306B1 (ko) * 2005-03-03 2007-04-12 삼성전자주식회사 온도에 반비례하는 다양한 온도계수들을 가지는 기준 전압발생기 및 이를 구비하는 디스플레이 장치
KR100831253B1 (ko) * 2006-11-27 2008-05-22 동부일렉트로닉스 주식회사 플래시 메모리 소자의 기준전압 트리밍 방법 및 장치
KR20080069387A (ko) 2007-01-23 2008-07-28 주식회사 하이닉스반도체 기준전압 발생회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980065847A (ko) * 1997-01-15 1998-10-15 김광호 정전류 발생회로
KR19980082921A (ko) * 1997-05-09 1998-12-05 윤종용 기준 전압 발생 회로
KR0172342B1 (ko) * 1995-11-13 1999-03-30 김광호 기준전압 발생회로
KR19990065308A (ko) * 1998-01-12 1999-08-05 윤종용 기준 전압 발생 장치
KR100253289B1 (ko) * 1997-04-29 2000-04-15 김영환 기준전압 발생기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172342B1 (ko) * 1995-11-13 1999-03-30 김광호 기준전압 발생회로
KR19980065847A (ko) * 1997-01-15 1998-10-15 김광호 정전류 발생회로
KR100253289B1 (ko) * 1997-04-29 2000-04-15 김영환 기준전압 발생기
KR19980082921A (ko) * 1997-05-09 1998-12-05 윤종용 기준 전압 발생 회로
KR19990065308A (ko) * 1998-01-12 1999-08-05 윤종용 기준 전압 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008487B1 (ko) 2009-04-22 2011-01-14 주식회사 실리콘웍스 온도 보상 레퍼런스 전류 공급 회로

Also Published As

Publication number Publication date
KR20020002951A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
JP3759513B2 (ja) バンドギャップ基準回路
KR100393226B1 (ko) 온도변화에 따라 내부 기준전압 값을 조절할 수 있는 내부기준전압 생성회로 및 이를 구비하는 내부 공급전압생성회로
US5955874A (en) Supply voltage-independent reference voltage circuit
JP5074542B2 (ja) 内部電圧発生回路
US5640122A (en) Circuit for providing a bias voltage compensated for p-channel transistor variations
JP2596697B2 (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
KR0153545B1 (ko) 기준 전위 발생 회로
JP3097899B2 (ja) Ｃｍｏｓ電流源回路
JP2788843B2 (ja) 基準電圧発生器
KR0139546B1 (ko) 연산 증폭기 회로
US5838191A (en) Bias circuit for switched capacitor applications
US9310825B2 (en) Stable voltage reference circuits with compensation for non-negligible input current and methods thereof
JP3287001B2 (ja) 定電圧発生回路
US20070152741A1 (en) Cmos bandgap reference circuit
US5635869A (en) Current reference circuit
US6124754A (en) Temperature compensated current and voltage reference circuit
US6940338B2 (en) Semiconductor integrated circuit
JP2000114891A (ja) 電流源回路
KR100380978B1 (ko) 기준전압 발생기
US8970257B2 (en) Semiconductor device for offset compensation of reference current
JPH11134048A (ja) 基準回路および方法
KR100825956B1 (ko) 기준전압 발생기
JP3227711B2 (ja) 基準電圧発生回路
KR0153049B1 (ko) 정전류회로
KR20080003048A (ko) 기준 전압 발생 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee