JP2788843B2 - 基準電圧発生器 - Google Patents
基準電圧発生器Info
- Publication number
- JP2788843B2 JP2788843B2 JP5219832A JP21983293A JP2788843B2 JP 2788843 B2 JP2788843 B2 JP 2788843B2 JP 5219832 A JP5219832 A JP 5219832A JP 21983293 A JP21983293 A JP 21983293A JP 2788843 B2 JP2788843 B2 JP 2788843B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- connection point
- reference voltage
- channel
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【技術分野】本発明は基準電圧発生器に関し、特に集積
回路に搭載して用いる広範囲の低電圧用ＭＯＳ温度補償
型基準電圧発生器に関する。
回路に搭載して用いる広範囲の低電圧用ＭＯＳ温度補償
型基準電圧発生器に関する。
【０００２】
【背景技術】電子デバイスの多くは設計の際に基準電圧
を必要とする。基準電圧は電子デバイスを制御するため
に使われたり、例えば他の電圧と比較されたりする。こ
れらの用途において基準電圧は安定であることが必要と
なる。温度変化や電源（電圧）などの変化にも拘らず電
圧を安定に供給する基準電圧発生器を提供することが課
題となっている。
を必要とする。基準電圧は電子デバイスを制御するため
に使われたり、例えば他の電圧と比較されたりする。こ
れらの用途において基準電圧は安定であることが必要と
なる。温度変化や電源（電圧）などの変化にも拘らず電
圧を安定に供給する基準電圧発生器を提供することが課
題となっている。
【０００３】バンドギャップ回路は基準電圧を発生する
ために使われる装置の一つである。バンドギャップ回路
は本来バイポーラ用に開発されたものであるが、ＣＭＯ
Ｓとともに用いられるように改良されている。バンドギ
ャップ回路を改良して用いる素子の中には、ダイオード
としてバイアスされたトランジスタがある。この種のバ
イアスでは、トランジスタのＰＮ接合を順方向にバイア
スする必要がある。しかしながら、基板電流の発生によ
ってバンドギャップ回路がラッチアップされることがあ
るので、ＣＭＯＳ用にはこの種のバイアスは不適であ
る。よって、電流を集めるために半導体の製造時に特別
にアイソレートしたウェルを用いてこの問題を回避して
いる。
ために使われる装置の一つである。バンドギャップ回路
は本来バイポーラ用に開発されたものであるが、ＣＭＯ
Ｓとともに用いられるように改良されている。バンドギ
ャップ回路を改良して用いる素子の中には、ダイオード
としてバイアスされたトランジスタがある。この種のバ
イアスでは、トランジスタのＰＮ接合を順方向にバイア
スする必要がある。しかしながら、基板電流の発生によ
ってバンドギャップ回路がラッチアップされることがあ
るので、ＣＭＯＳ用にはこの種のバイアスは不適であ
る。よって、電流を集めるために半導体の製造時に特別
にアイソレートしたウェルを用いてこの問題を回避して
いる。
【０００４】図５に示すように、他の基準電圧発生器で
は、装置に使われたトランジスタのしきい値電圧間の差
によって基準電圧が決められている。図５によれば、ト
ランジスタ４０のしきい値電圧ＶT1は、トランジスタ４
２のしきい値電圧ＶT2よりも小さい。ＶREF は次に示す
式（１）によって算出される。 ＶREF ＝ＶT2−ＶT1 （１） 例えば、ＶT1が−１．６Ｖ、ＶT2が−０．６Ｖであれ
ば、ＶREF は＋１．０Ｖとなる。この場合、トランジス
タは両方ともＰチャネル型であり、それぞれ異なるしき
い値電圧を有する。
は、装置に使われたトランジスタのしきい値電圧間の差
によって基準電圧が決められている。図５によれば、ト
ランジスタ４０のしきい値電圧ＶT1は、トランジスタ４
２のしきい値電圧ＶT2よりも小さい。ＶREF は次に示す
式（１）によって算出される。 ＶREF ＝ＶT2−ＶT1 （１） 例えば、ＶT1が−１．６Ｖ、ＶT2が−０．６Ｖであれ
ば、ＶREF は＋１．０Ｖとなる。この場合、トランジス
タは両方ともＰチャネル型であり、それぞれ異なるしき
い値電圧を有する。
【０００５】しかしながら、たいていのＣＭＯＳ技術
は、一様で単一の電圧ＶT のチップ上にＰチャネルＭＯ
Ｓトランジスタを提供する。他のＶT のＰチャネルトラ
ンジスタを形成するためには、マスキングやインプラン
トなどの別のプロセス工程が必要となる。これらの別の
工程によって、このデバイスとその回路との組立にかな
りの費用がかかることとなる。
は、一様で単一の電圧ＶT のチップ上にＰチャネルＭＯ
Ｓトランジスタを提供する。他のＶT のＰチャネルトラ
ンジスタを形成するためには、マスキングやインプラン
トなどの別のプロセス工程が必要となる。これらの別の
工程によって、このデバイスとその回路との組立にかな
りの費用がかかることとなる。
【０００６】本発明の目的は、上記問題点を鑑み、標準
的なＣＭＯＳやＭＯＳのプロセスの使用を可能として、
余分なあるいはコストの要するプロセス工程を避けるこ
とである。本発明の第２の目的は、広範囲の電圧変化に
も拘らず低電圧で動作する基準電圧発生器を提供するこ
とである。
的なＣＭＯＳやＭＯＳのプロセスの使用を可能として、
余分なあるいはコストの要するプロセス工程を避けるこ
とである。本発明の第２の目的は、広範囲の電圧変化に
も拘らず低電圧で動作する基準電圧発生器を提供するこ
とである。
【０００７】本発明の第３の目的は、消費電力が小さい
基準電圧発生器を提供することである。本発明の第４の
目的は、正、負、またはほぼ零となる温度係数を有する
ように設計することができる基準電圧発生器を提供する
ことである。
基準電圧発生器を提供することである。本発明の第４の
目的は、正、負、またはほぼ零となる温度係数を有する
ように設計することができる基準電圧発生器を提供する
ことである。
【０００８】
【発明の概要】安定した基準電圧を提供するに際し、本
発明の実施例は、定電流源とＭＯＳ型Ｐチャネルトラン
ジスタとを含む。定電流源は広範囲のＶCCにわたって定
電流を出力するように設計されている。定電流源の出力
は飽和してバイアスされたＰチャネルトランジスタに供
給される。実施例は、Ｖccが変化しても定電流源の電流
は一定となるように構成されている。このＶccによっ
て、Ｐチャネルトランジスタの電圧降下は一定になるの
で、安定した基準電圧を出力する。
発明の実施例は、定電流源とＭＯＳ型Ｐチャネルトラン
ジスタとを含む。定電流源は広範囲のＶCCにわたって定
電流を出力するように設計されている。定電流源の出力
は飽和してバイアスされたＰチャネルトランジスタに供
給される。実施例は、Ｖccが変化しても定電流源の電流
は一定となるように構成されている。このＶccによっ
て、Ｐチャネルトランジスタの電圧降下は一定になるの
で、安定した基準電圧を出力する。
【０００９】電圧を制御するために、０℃でのＶDS（ド
レイン・ソース電圧）が例えば温度９０℃までのＶDSと
ほぼ同一となるバイアス領域に相当する定電流をＰチャ
ネルトランジスタに供給することにより温度補償が行わ
れる。このバイアス領域でＰチャネルトランジスタが動
作している間は、トランジスタの抵抗は温度変化に対し
てほぼ一定となる。抵抗及び電流がほぼ一定であれば、
オームの法則によりＶ REF はほぼ一定となることが判
る。
レイン・ソース電圧）が例えば温度９０℃までのＶDSと
ほぼ同一となるバイアス領域に相当する定電流をＰチャ
ネルトランジスタに供給することにより温度補償が行わ
れる。このバイアス領域でＰチャネルトランジスタが動
作している間は、トランジスタの抵抗は温度変化に対し
てほぼ一定となる。抵抗及び電流がほぼ一定であれば、
オームの法則によりＶ REF はほぼ一定となることが判
る。
【００１０】このような基準電圧発生器の動作の新規で
重要な点は、バイアスされて飽和したＰチャネルトラン
ジスタと、ＶDS（ドレイン・ソース間電圧）がある温度
範囲にわたってほぼ同一となるトランジスタのバイアス
領域に相当する定電流と、定電流源にて使用される抵抗
器の温度係数の利用と、を備えていることである。さら
に、本発明は基準電圧を発生させる方法を有し、この方
法は、第１接続点から第１トランジスタを制御する行程
と、第２接続点から第２トランジスタを制御する行程
と、第３トランジスタのドレイン電極と制御電極とを連
結することにより第３トランジスタを制御する行程と、
一定の電圧降下が生じる第３トランジスタへ第２トラン
ジスタから定電流を供給することにより安定した基準電
圧を発生させる行程と、を有する。
重要な点は、バイアスされて飽和したＰチャネルトラン
ジスタと、ＶDS（ドレイン・ソース間電圧）がある温度
範囲にわたってほぼ同一となるトランジスタのバイアス
領域に相当する定電流と、定電流源にて使用される抵抗
器の温度係数の利用と、を備えていることである。さら
に、本発明は基準電圧を発生させる方法を有し、この方
法は、第１接続点から第１トランジスタを制御する行程
と、第２接続点から第２トランジスタを制御する行程
と、第３トランジスタのドレイン電極と制御電極とを連
結することにより第３トランジスタを制御する行程と、
一定の電圧降下が生じる第３トランジスタへ第２トラン
ジスタから定電流を供給することにより安定した基準電
圧を発生させる行程と、を有する。
【００１１】
【実施例】本発明の実施例を添付図面に基づいて詳細に
説明する。図１に本発明を適用した回路１０を示す。定
電流源２に第１電源電圧Ｖccが印加されるように接続さ
れて、トランジスタ６に定電流Ｉを供給する。接続点４
と接続点８との間（トランジスタ６の両端）の電圧降下
によって接続点４で基準電圧ＶREF が発生する。接続点
８は第２電源電圧、例えばＶSSが印加されるように接続
される。この回路１０は、必ずしも集積回路の一部とし
て組み込まれる必要性はない。
説明する。図１に本発明を適用した回路１０を示す。定
電流源２に第１電源電圧Ｖccが印加されるように接続さ
れて、トランジスタ６に定電流Ｉを供給する。接続点４
と接続点８との間（トランジスタ６の両端）の電圧降下
によって接続点４で基準電圧ＶREF が発生する。接続点
８は第２電源電圧、例えばＶSSが印加されるように接続
される。この回路１０は、必ずしも集積回路の一部とし
て組み込まれる必要性はない。
【００１２】図２に回路１０の適宜の実施例の詳細な構
成図を示す。第１接続点１２と抵抗器１４の一端子１４
ａとは電圧Ｖccに接続されている。図２において、第１
接続点１２と抵抗器１４の一端子１４ａとは配線１５に
て互いに接続されているが、一配線で接続点１２をＶcc
に接続し、別の配線で抵抗器１４の一端子１４ａをＶ cc
に接続することもできる。ＰチャネルＭＯＳＦＥＴ１６
のソース電極も第１接続点１２に接続されている。抵抗
器１４の他端子と、トランジスタ１６のゲート電極と、
ＰチャネルＭＯＳＦＥＴ１８のソース電極とは第２接続
点２０に接続されている。トランジスタ１６のドレイン
電極とトランジスタ１８のゲート電極とは、第３接続点
２２に接続されている。第２抵抗器２４の一端子２４ａ
が第３接続点２２に接続され、抵抗器２４の他端子２４
ｂが第２電源電圧（例えば接地面）に接続されている。
第４接続点２６にはトランジスタ１８のドレイン電極と
ＭＯＳＦＥＴ２８のソース電極とが接続されている。Ｖ
REF は第４接続点２６から出力される。トランジスタ２
８のゲート電極及びドレイン電極は第５接続点３０に接
続され、第５接続点は第２電源電圧（例えば接地面）に
接続されている。
成図を示す。第１接続点１２と抵抗器１４の一端子１４
ａとは電圧Ｖccに接続されている。図２において、第１
接続点１２と抵抗器１４の一端子１４ａとは配線１５に
て互いに接続されているが、一配線で接続点１２をＶcc
に接続し、別の配線で抵抗器１４の一端子１４ａをＶ cc
に接続することもできる。ＰチャネルＭＯＳＦＥＴ１６
のソース電極も第１接続点１２に接続されている。抵抗
器１４の他端子と、トランジスタ１６のゲート電極と、
ＰチャネルＭＯＳＦＥＴ１８のソース電極とは第２接続
点２０に接続されている。トランジスタ１６のドレイン
電極とトランジスタ１８のゲート電極とは、第３接続点
２２に接続されている。第２抵抗器２４の一端子２４ａ
が第３接続点２２に接続され、抵抗器２４の他端子２４
ｂが第２電源電圧（例えば接地面）に接続されている。
第４接続点２６にはトランジスタ１８のドレイン電極と
ＭＯＳＦＥＴ２８のソース電極とが接続されている。Ｖ
REF は第４接続点２６から出力される。トランジスタ２
８のゲート電極及びドレイン電極は第５接続点３０に接
続され、第５接続点は第２電源電圧（例えば接地面）に
接続されている。
【００１３】従って、Ｖccから接地面までの電流路は、
ＦＥＴ１６のソース・ドレイン間及び抵抗器２４を通過
する電流路と、抵抗器１４及びＦＥＴ１８，２８のソー
ス・ドレイン間を順次通過する電流路との２つがある。
抵抗値が１００〜５００ｋΩの抵抗器１４，２４を使用
することによって、回路を流れる電流量が低減される。
よって、消費電力も低減される。さらに、トランジスタ
１６は、トランジスタ１８，２８よりも、大きなチャネ
ル長対チャネル幅比を有することが望ましい。例えば、
トランジスタ１６は、２００：１のチャネル長対チャネ
ル幅比を有し、トランジスタ１８は４：１０のチャネル
長対チャネル幅比、及びトランジスタ２８は２．２：１
０のチャネル長対チャネル幅比を有し、抵抗器１４，２
４の抵抗値は５００ｋΩとなっている。
ＦＥＴ１６のソース・ドレイン間及び抵抗器２４を通過
する電流路と、抵抗器１４及びＦＥＴ１８，２８のソー
ス・ドレイン間を順次通過する電流路との２つがある。
抵抗値が１００〜５００ｋΩの抵抗器１４，２４を使用
することによって、回路を流れる電流量が低減される。
よって、消費電力も低減される。さらに、トランジスタ
１６は、トランジスタ１８，２８よりも、大きなチャネ
ル長対チャネル幅比を有することが望ましい。例えば、
トランジスタ１６は、２００：１のチャネル長対チャネ
ル幅比を有し、トランジスタ１８は４：１０のチャネル
長対チャネル幅比、及びトランジスタ２８は２．２：１
０のチャネル長対チャネル幅比を有し、抵抗器１４，２
４の抵抗値は５００ｋΩとなっている。
【００１４】次に、図２に示す回路の動作を説明する。
他の出願に開示された同様な構成として、１９９２年７
月２８日に発行されたモブレー(Mobley)とイートンジュ
ニア(Eaton,Jr.) による米国特許第５，１３４，３１０
号の「集積回路の高容量負荷を駆動する電流源装置」を
参照するが、上記特許ではＦＥＴ２８と配線３６とがな
い（以下に説明する）。図２に示す回路は、Ｖccが変化
しても接続点２０と２２の間の電位差が変化しないよう
に構成されている。Ｖccは接続点２０，２２間の電圧変
化よりも早い速度で変化する。トランジスタ１６，１
８，２８はバイアスされて飽和しているので、トランジ
スタ１６，１８，２８のソース・ドレイン間の電流は次
に示す式によって与えられる。
他の出願に開示された同様な構成として、１９９２年７
月２８日に発行されたモブレー(Mobley)とイートンジュ
ニア(Eaton,Jr.) による米国特許第５，１３４，３１０
号の「集積回路の高容量負荷を駆動する電流源装置」を
参照するが、上記特許ではＦＥＴ２８と配線３６とがな
い（以下に説明する）。図２に示す回路は、Ｖccが変化
しても接続点２０と２２の間の電位差が変化しないよう
に構成されている。Ｖccは接続点２０，２２間の電圧変
化よりも早い速度で変化する。トランジスタ１６，１
８，２８はバイアスされて飽和しているので、トランジ
スタ１６，１８，２８のソース・ドレイン間の電流は次
に示す式によって与えられる。
【００１５】 ＩDS＝βＷ／Ｌ（ＶGS−ＶT ）2 （２） ただし、βは酸化膜容量に飽和トランジスタの電流キャ
リアの移動度を掛けた値に等しい定数、Ｗはトランジス
タのチャネル幅、Ｌはトランジスタのチャネル長、ＶGS
はトランジスタのゲート・ソース間との電位差、ＶT は
トランジスタのしきい値電圧である。
リアの移動度を掛けた値に等しい定数、Ｗはトランジス
タのチャネル幅、Ｌはトランジスタのチャネル長、ＶGS
はトランジスタのゲート・ソース間との電位差、ＶT は
トランジスタのしきい値電圧である。
【００１６】Ｖccが増大すると、接続点１２，２０間の
電位差（トランジスタ１６のＶGS）が増大するような形
に接続点２０の電圧が上昇するので、式（２）にて算出
されるようにトランジスタ１６のソース・ドレイン電流
Ｉ16が増大する。電流Ｉ16が増加することによって、接
続点２２の電圧が接続点２０の電圧と同時に増大する。
これによって、接続点２０と２２との間の電位差（トラ
ンジスタ１８のＶGS）をほぼ同一に維持される。したが
って、電流Ｉ18は式（２）にて算出されるようにほとん
ど変化しない。
電位差（トランジスタ１６のＶGS）が増大するような形
に接続点２０の電圧が上昇するので、式（２）にて算出
されるようにトランジスタ１６のソース・ドレイン電流
Ｉ16が増大する。電流Ｉ16が増加することによって、接
続点２２の電圧が接続点２０の電圧と同時に増大する。
これによって、接続点２０と２２との間の電位差（トラ
ンジスタ１８のＶGS）をほぼ同一に維持される。したが
って、電流Ｉ18は式（２）にて算出されるようにほとん
ど変化しない。
【００１７】逆に、Ｖccが減少すると、接続点１２と２
０の間の電位差が減少するような形に接続点２０の電圧
が降下するので、電流Ｉ16は減少する。電流Ｉ16の減少
によって、接続点２２の電圧は接続点２０の電圧と共に
降下する。トランジスタ１８の接続点２０，２２間の電
位差は同一に保持され、これによって、電流Ｉ18は式
（２）にて算出されるようにほとんど変化しない。
０の間の電位差が減少するような形に接続点２０の電圧
が降下するので、電流Ｉ16は減少する。電流Ｉ16の減少
によって、接続点２２の電圧は接続点２０の電圧と共に
降下する。トランジスタ１８の接続点２０，２２間の電
位差は同一に保持され、これによって、電流Ｉ18は式
（２）にて算出されるようにほとんど変化しない。
【００１８】定電流Ｉ18は、ゲート電極とドレイン電極
とを互いに接続してバイアスされているトランジスタ２
８を流れる。これによって、トランジスタ２８は飽和状
態に保持される。トランジスタ２８が飽和していると、
その抵抗値は一定に保持される。故に、飽和したトラン
ジスタ２８を流れる定電流によって、一定の電圧降下が
生じ、接続点２６の電圧はＶREF に安定する。
とを互いに接続してバイアスされているトランジスタ２
８を流れる。これによって、トランジスタ２８は飽和状
態に保持される。トランジスタ２８が飽和していると、
その抵抗値は一定に保持される。故に、飽和したトラン
ジスタ２８を流れる定電流によって、一定の電圧降下が
生じ、接続点２６の電圧はＶREF に安定する。
【００１９】図３にＶccが変化する際の基準電圧ＶREF
の値の変化を示す。図３の正の勾配の部分は、トランジ
スタ２８が線形状態にあることを示している。勾配がほ
ぼゼロの領域（すなわち、トランジスタ２８が飽和して
いる状態）は、Ｖccがおよそ２．５から６．０ボルトに
変化した時に、ＶREF はほとんど一定値を保持している
ことを示している。また、図３に、温度が変化してもＶ
REF がほぼ一定に保たれていることを、温度０℃（実
線）と温度９０℃（点線）との場合を例に示す。
の値の変化を示す。図３の正の勾配の部分は、トランジ
スタ２８が線形状態にあることを示している。勾配がほ
ぼゼロの領域（すなわち、トランジスタ２８が飽和して
いる状態）は、Ｖccがおよそ２．５から６．０ボルトに
変化した時に、ＶREF はほとんど一定値を保持している
ことを示している。また、図３に、温度が変化してもＶ
REF がほぼ一定に保たれていることを、温度０℃（実
線）と温度９０℃（点線）との場合を例に示す。
【００２０】Ｖccが２．３ボルトよりも低くなると、ト
ランジスタ２８は飽和状態から外れて線形状態に入る。
トランジスタ２８が線形状態にある間は、Ｖccが変動す
るとトランジスタ２８の抵抗値も変化し、ＶREF も変化
する。回路中の他の部品の変動の他に、トランジスタの
タイプや寸法によって、この回路が生成する安定なＶ
REF の電圧範囲も変化する。
ランジスタ２８は飽和状態から外れて線形状態に入る。
トランジスタ２８が線形状態にある間は、Ｖccが変動す
るとトランジスタ２８の抵抗値も変化し、ＶREF も変化
する。回路中の他の部品の変動の他に、トランジスタの
タイプや寸法によって、この回路が生成する安定なＶ
REF の電圧範囲も変化する。
【００２１】図４にトランジスタ２８のＩ−Ｖ特性を示
す。図４の２本の線は、２つの温度（２５℃及び９０
℃）に関するトランジスタ２８の抵抗の逆数（１／Ｒ）
を示す。これらの線の交点は、ドレイン・ソース電圧Ｖ
DSが所定の温度範囲においてほぼ一定となるトランジス
タ２８のバイアス領域である。このバイアス領域は、ト
ランジスタに供給された定電流によるトランジスタの電
圧降下が温度によって変化しないトランジスタの抵抗値
に相当する。図４のＩで示す電流がトランジスタ２８に
流れると、２５から９０℃までの温度範囲内及びその近
傍の温度変化にも拘らずＶREF はほぼ安定に一定値に保
持される。トランジスタ２８に供給される電流が増加し
た場合、図４に点線で示すように、２５℃の線と９０℃
の線とは、互いに異なるＶREF の値で交差する。したが
って、温度による変化を避けるために、定電流を適宜の
範囲内でバイアスする必要がある。
す。図４の２本の線は、２つの温度（２５℃及び９０
℃）に関するトランジスタ２８の抵抗の逆数（１／Ｒ）
を示す。これらの線の交点は、ドレイン・ソース電圧Ｖ
DSが所定の温度範囲においてほぼ一定となるトランジス
タ２８のバイアス領域である。このバイアス領域は、ト
ランジスタに供給された定電流によるトランジスタの電
圧降下が温度によって変化しないトランジスタの抵抗値
に相当する。図４のＩで示す電流がトランジスタ２８に
流れると、２５から９０℃までの温度範囲内及びその近
傍の温度変化にも拘らずＶREF はほぼ安定に一定値に保
持される。トランジスタ２８に供給される電流が増加し
た場合、図４に点線で示すように、２５℃の線と９０℃
の線とは、互いに異なるＶREF の値で交差する。したが
って、温度による変化を避けるために、定電流を適宜の
範囲内でバイアスする必要がある。
【００２２】式（２）において、所定温度におけるキャ
リアの移動度をμ及びゲート酸化膜の容量をＣOXとする
μＣOXにβを置換し、ＶＧＳ＝−ＶREF とする。キャリ
アの移動度は温度の上昇に伴い減少する。しきい値電圧
ＶT もまた温度の上昇に伴い減少する。式（２）の括弧
内の値は、ＶT が減少すると増加する。したがって、Ｉ
−Ｖ曲線Ｔ２５，Ｔ９０は指数関数的な特性を呈する。
リアの移動度をμ及びゲート酸化膜の容量をＣOXとする
μＣOXにβを置換し、ＶＧＳ＝−ＶREF とする。キャリ
アの移動度は温度の上昇に伴い減少する。しきい値電圧
ＶT もまた温度の上昇に伴い減少する。式（２）の括弧
内の値は、ＶT が減少すると増加する。したがって、Ｉ
−Ｖ曲線Ｔ２５，Ｔ９０は指数関数的な特性を呈する。
【００２３】図４に示すように、温度に依存しないほぼ
一定のＶREF を発生するトランジスタ２８に電流を供給
することが重要である。このような電流が存在すること
を示すために、次に示す式が必要となる。 ＩDS25＝μ25ＣOX（Ｗ／Ｌ）（ＶGS−ＶT25 ）2 （３） ＩDS90＝μ90ＣOX（Ｗ／Ｌ）（ＶGS−ＶT90 ）2 （４） 但し、μ25，μ90は、それぞれ温度２５℃，９０℃にお
ける移動度、ＶT25 ，ＶT90 は、それぞれ温度２５℃，
９０℃におけるしきい値電圧、ＩDS25とＩDS90は、それ
ぞれ温度２５℃，９０℃におけるソース・ドレイン間電
流である。
一定のＶREF を発生するトランジスタ２８に電流を供給
することが重要である。このような電流が存在すること
を示すために、次に示す式が必要となる。 ＩDS25＝μ25ＣOX（Ｗ／Ｌ）（ＶGS−ＶT25 ）2 （３） ＩDS90＝μ90ＣOX（Ｗ／Ｌ）（ＶGS−ＶT90 ）2 （４） 但し、μ25，μ90は、それぞれ温度２５℃，９０℃にお
ける移動度、ＶT25 ，ＶT90 は、それぞれ温度２５℃，
９０℃におけるしきい値電圧、ＩDS25とＩDS90は、それ
ぞれ温度２５℃，９０℃におけるソース・ドレイン間電
流である。
【００２４】ＩDS25＝ＩDS90（電流Ｉ18は任意の温度に
対してほぼ一定）とすると、次に示す式が導かれる。 （μ25−μ90）（ＶGS）2 ＋（−μ25２ＶT25 ＋μ90２ＶT90 ）ＶGS −μ90（ＶT90 ）2 ＋μ25（ＶT25 ）2 ＝０ （５） 式（５）は２次式なので、定電流をほぼ一定とするＶGS
の値がみつかる。他の温度にて計算されるＶGSの値はほ
とんど同じである。したがって、対応する定電流Ｉ18を
トランジスタ２８に供給することによって、温度が変化
してもほぼ一定レベルのＶREF が生成される。
対してほぼ一定）とすると、次に示す式が導かれる。 （μ25−μ90）（ＶGS）2 ＋（−μ25２ＶT25 ＋μ90２ＶT90 ）ＶGS −μ90（ＶT90 ）2 ＋μ25（ＶT25 ）2 ＝０ （５） 式（５）は２次式なので、定電流をほぼ一定とするＶGS
の値がみつかる。他の温度にて計算されるＶGSの値はほ
とんど同じである。したがって、対応する定電流Ｉ18を
トランジスタ２８に供給することによって、温度が変化
してもほぼ一定レベルのＶREF が生成される。
【００２５】キャリヤの移動度μ及びＶT は、温度が変
化すると、互いの変化を補償し合うので、Ｔ25とＴ90と
の線が交差する。この自己補償作用によって、他の温度
の線（図示せず）においてもＴ25とＴ90との線が交差す
る点とほぼ同じ点で交差する。したがって、トランジス
タ２８に定電流を供給することによって、キャリアの移
動度μ及びＶT の相互の自己補償作用によって温度変化
にも拘らずほぼ一定のＶREF が発生する。
化すると、互いの変化を補償し合うので、Ｔ25とＴ90と
の線が交差する。この自己補償作用によって、他の温度
の線（図示せず）においてもＴ25とＴ90との線が交差す
る点とほぼ同じ点で交差する。したがって、トランジス
タ２８に定電流を供給することによって、キャリアの移
動度μ及びＶT の相互の自己補償作用によって温度変化
にも拘らずほぼ一定のＶREF が発生する。
【００２６】さらに温度変化を補償するために、実施例
において使用した抵抗器の温度係数を利用することもで
きる。例えば、負の温度係数を有する（温度の上昇に伴
い抵抗値が減少する）抵抗器によって、温度が上昇する
と抵抗値が下がるためにさらに多くの電流を流すことが
できる。よって、トランジスタ２８にはより多くの電流
が流れてＶREF はさらに大きくなる。図３に示すよう
に、温度が例えば９０℃に上昇してＶREF が大きくなる
と、０℃を示す線に点線が近接する。
において使用した抵抗器の温度係数を利用することもで
きる。例えば、負の温度係数を有する（温度の上昇に伴
い抵抗値が減少する）抵抗器によって、温度が上昇する
と抵抗値が下がるためにさらに多くの電流を流すことが
できる。よって、トランジスタ２８にはより多くの電流
が流れてＶREF はさらに大きくなる。図３に示すよう
に、温度が例えば９０℃に上昇してＶREF が大きくなる
と、０℃を示す線に点線が近接する。
【００２７】トランジスタ１６，１８，２８の基板は、
図２の配線３６で示すように、トランジスタのソース電
圧に等しい電圧でバイアスされている。これはボディ効
果を排除するために行われる。ボディ効果とは、ソース
から基板へのバイアス差から生じるしきい値電圧の特徴
的なシフトのことである。ボディ効果が強ければしきい
値電圧は増大し、ボディ効果が小さければしきい値電圧
は減少する。ソース電極の電圧と同じ電圧で基板をバイ
アスすることによって、しきい値電圧を変化させるボデ
ィ効果を排除できる。
図２の配線３６で示すように、トランジスタのソース電
圧に等しい電圧でバイアスされている。これはボディ効
果を排除するために行われる。ボディ効果とは、ソース
から基板へのバイアス差から生じるしきい値電圧の特徴
的なシフトのことである。ボディ効果が強ければしきい
値電圧は増大し、ボディ効果が小さければしきい値電圧
は減少する。ソース電極の電圧と同じ電圧で基板をバイ
アスすることによって、しきい値電圧を変化させるボデ
ィ効果を排除できる。
【００２８】ＶREF が印加される回路に応じて、ＶT や
移動度などのプロセスパラメータの変動を補償するため
にＶREF を所望の値に調整する必要がある。ＶREF を調
整するためには、図２に示す回路の接続点２６と接地面
（ＶSS）との間に、１つのトランジスタ２８ではなく、
図６に示すように複数のトランジスタを組み込むと良
い。この場合、必要なＶREF を生成するトランジスタが
選択されてトランジスタ２８として動作する。その他の
トランジスタは動作しないように構成される。
移動度などのプロセスパラメータの変動を補償するため
にＶREF を所望の値に調整する必要がある。ＶREF を調
整するためには、図２に示す回路の接続点２６と接地面
（ＶSS）との間に、１つのトランジスタ２８ではなく、
図６に示すように複数のトランジスタを組み込むと良
い。この場合、必要なＶREF を生成するトランジスタが
選択されてトランジスタ２８として動作する。その他の
トランジスタは動作しないように構成される。
【００２９】図６において、Ｐチャネル調整用トランジ
スタ５０，５２，５４，５６のソース電極は接続点２６
に接続される。調整用トランジスタ５０，５２，５４，
５６のゲート電極及びドレイン電極は、それぞれＮチャ
ネルトランジスタ５８，６０，６２，６４のドレイン電
極に接続されている。トランジスタ５８，６０，６２，
６４のゲート電極は、それぞれ外部信号源（図示せず）
から供給される信号Ａ，Ｂ，Ｃ，Ｄが入力するように接
続されている。トランジスタ５８，６０，６２，６４の
ソース電極は第２電源電圧に接続されるのが良い。トラ
ンジスタ５０，５２，５４，５６のソース電極も、図６
に配線６６で示すように基板に接続されている。
スタ５０，５２，５４，５６のソース電極は接続点２６
に接続される。調整用トランジスタ５０，５２，５４，
５６のゲート電極及びドレイン電極は、それぞれＮチャ
ネルトランジスタ５８，６０，６２，６４のドレイン電
極に接続されている。トランジスタ５８，６０，６２，
６４のゲート電極は、それぞれ外部信号源（図示せず）
から供給される信号Ａ，Ｂ，Ｃ，Ｄが入力するように接
続されている。トランジスタ５８，６０，６２，６４の
ソース電極は第２電源電圧に接続されるのが良い。トラ
ンジスタ５０，５２，５４，５６のソース電極も、図６
に配線６６で示すように基板に接続されている。
【００３０】調整用トランジスタ５０，５２，５４，５
６は次に示す式によって決まるチャネル長対チャネル幅
比を有すると良い。 Ｗn ／Ｌn ＝Ｋn-1 （Ｗ1 ／Ｌ1 ） （６） 但し、ｎは調整用トランジスタの数、Ｗn はトランジス
タｎのチャネル幅、Ｌ n はトランジスタｎのチャネル
長、Ｋは調整用トランジスタ間のチャネル長対チャネル
幅比の最小差を設定する定数、Ｗ1 ／Ｌ1 は、他のチャ
ネル長対チャネル幅比を決める基準として使用されるト
ランジスタのチャネル長対チャネル幅比である。Ｋが大
きいとＶREF の変化範囲を広くカバーするが、ＶREF を
小刻みに増やすことができないので調整はかなり粗くな
る。故に、Ｋはできるだけ小さく、しかしＶREF の最悪
の変化をカバーするために十分な大きさを有するように
選択しなければならない。
６は次に示す式によって決まるチャネル長対チャネル幅
比を有すると良い。 Ｗn ／Ｌn ＝Ｋn-1 （Ｗ1 ／Ｌ1 ） （６） 但し、ｎは調整用トランジスタの数、Ｗn はトランジス
タｎのチャネル幅、Ｌ n はトランジスタｎのチャネル
長、Ｋは調整用トランジスタ間のチャネル長対チャネル
幅比の最小差を設定する定数、Ｗ1 ／Ｌ1 は、他のチャ
ネル長対チャネル幅比を決める基準として使用されるト
ランジスタのチャネル長対チャネル幅比である。Ｋが大
きいとＶREF の変化範囲を広くカバーするが、ＶREF を
小刻みに増やすことができないので調整はかなり粗くな
る。故に、Ｋはできるだけ小さく、しかしＶREF の最悪
の変化をカバーするために十分な大きさを有するように
選択しなければならない。
【００３１】ＶREF の調整を図６に基づいて説明する。
この場合、トランジスタ５８，６０，６２，６４にそれ
ぞれ信号Ａ，Ｂ，Ｃ，Ｄが入力されると、各トランジス
タはＯＮになる。一旦ＯＮとなると、トランジスタ５
８，６０，６２，６４は、接続点２６から各トランジス
タ５０，５２，５４，５６を介して第２電源電圧（ＶS
S）に至る電流路を形成する。信号Ａ，Ｂ，Ｃ，Ｄの様
々な組合せによって起動される調整用トランジスタ５
０，５２，５４，５６によって、接続点２６での種々な
電圧降下が生じ、所望レベルのＶREF が生成される。
この場合、トランジスタ５８，６０，６２，６４にそれ
ぞれ信号Ａ，Ｂ，Ｃ，Ｄが入力されると、各トランジス
タはＯＮになる。一旦ＯＮとなると、トランジスタ５
８，６０，６２，６４は、接続点２６から各トランジス
タ５０，５２，５４，５６を介して第２電源電圧（ＶS
S）に至る電流路を形成する。信号Ａ，Ｂ，Ｃ，Ｄの様
々な組合せによって起動される調整用トランジスタ５
０，５２，５４，５６によって、接続点２６での種々な
電圧降下が生じ、所望レベルのＶREF が生成される。
【００３２】信号Ａ，Ｂ，Ｃ，Ｄの組合せを選択する
と、選択された信号Ａ，Ｂ，Ｃ，Ｄの組合せを保持する
ために適宜のヒューズ回路がチップ上に構成される。他
のタイプの回路を使って、選択された組合せを恒久的に
導通状態とすることもできる。当業者においては、図６
で使用したＰチャネルまたはＮチャネルトランジスタを
他のタイプのトランジスタに容易に置換できる。図６で
使用された調整用トランジスタの数は一例であって、使
用される調整用トランジスタの数は、ＶREF の調整に必
要とされる精度や、ＶT やその他のプロセスパラメータ
の変化から予測されるＶREF の変化範囲に依存する。
と、選択された信号Ａ，Ｂ，Ｃ，Ｄの組合せを保持する
ために適宜のヒューズ回路がチップ上に構成される。他
のタイプの回路を使って、選択された組合せを恒久的に
導通状態とすることもできる。当業者においては、図６
で使用したＰチャネルまたはＮチャネルトランジスタを
他のタイプのトランジスタに容易に置換できる。図６で
使用された調整用トランジスタの数は一例であって、使
用される調整用トランジスタの数は、ＶREF の調整に必
要とされる精度や、ＶT やその他のプロセスパラメータ
の変化から予測されるＶREF の変化範囲に依存する。
【００３３】また、当業者においては、抵抗器１４，２
４を、抵抗として機能する他の部品に置換することもで
きる。トランジスタは一例である。上記説明は本発明の
適宜の実施例に関するものであり、本発明においては、
請求項に示す範囲から逸脱することなく数々の変形例や
適用例が導出される。
４を、抵抗として機能する他の部品に置換することもで
きる。トランジスタは一例である。上記説明は本発明の
適宜の実施例に関するものであり、本発明においては、
請求項に示す範囲から逸脱することなく数々の変形例や
適用例が導出される。
【図１】本発明の一実施例を示す回路構成図である。
【図２】図１に示す回路の詳細図である。
【図３】図１に示す回路のＶCCの変化に対する基準電圧
の安定性を示すグラフである。
の安定性を示すグラフである。
【図４】適宜にバイアスされＶDS（ソース・ドレイン間
電圧）がある温度範囲に亘ってほぼ同一となる図１に示
すＰチャネルトランジスタのバイアス領域を示すグラフ
である。
電圧）がある温度範囲に亘ってほぼ同一となる図１に示
すＰチャネルトランジスタのバイアス領域を示すグラフ
である。
【図５】従来の基準電圧発生器の構成図である。
【図６】図２に示すトランジスタのＶREF の調整回路の
構成図である。
構成図である。
２ 定電流源 ４ 接続点 ６ トランジスタ ８ 接続点 １２ 第１接続点 １４ 第１抵抗素子 １６ 第１トランジスタ １８ 第２トランジスタ ２０ 第２接続点 ２２ 第３接続点 ２４ 第２抵抗素子 ２６ 第４接続点 ２８ 第３トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ブイ． コードバ アメリカ合衆国 コロラド州 80906 コロラドスプリングス ＃337 クアイ ル レイク ロード 3388 (72)発明者 キム シー． ハーディー アメリカ合衆国 コロラド州 80920 コロラドスプリングス キット カーソ ン レーン 9760 (72)発明者 ダクラス ビー． バトラー アメリカ合衆国 コロラド州 80919 コロラドスプリングス デルモニコ ド ライブ 7335 (56)参考文献 特開 昭52−81548（ＪＰ，Ａ) 特開 平２−103611（ＪＰ，Ａ) 特開 昭56−143022（ＪＰ，Ａ) 特開 昭57−206939（ＪＰ，Ａ) 特開 平６−132739（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G05F 3/00 H01L 27/04 G11C 11/34
Claims (12)
- 【請求項１】 第１電源電圧が印加される第１接続点
と、 前記第１電源電圧が印加される第１電極と第２接続点に
接続された第２電極とを有する第１抵抗素子と、 前記第１接続点に接続された第１電極と第３接続点に接
続された第２電極と前記第２接続点に接続された制御電
極とを有する第１トランジスタと、 前記第２接続点に接続された第１電極と第４接続点に接
続された第２電極と前記第３接続点に接続された制御電
極とを有する第２トランジスタと、 前記第３接続点に接続された第１電極と第２電源電圧に
接続された第２電極とを有する第２抵抗素子と、 前記第４接続点に接続された第１電極と、前記第２電源
電圧に接続された第２電極及び制御電極とを有し、飽和
状態で動作する第３トランジスタとを有し、 基準電圧が前記第４接続点から出力されることを特徴と
する基準電圧発生器。 - 【請求項２】 前記第１、第２、及び第３トランジスタ
はＰチャネル電界効果型トランジスタであることを特徴
とする請求項１記載の基準電圧発生器。 - 【請求項３】 前記第１、第２及び第３トランジスタの
前記第１電極の各々と各基板とは等電位であることを特
徴とする請求項１記載の基準電圧発生器。 - 【請求項４】 前記第１及び第２抵抗素子は負の温度係
数を有していることを特徴とする請求項１記載の基準電
圧発生器。 - 【請求項５】 前記第１、第２及び第３トランジスタの
各々はチャネルを有し、前記第１トランジスタの前記チ
ャネルは、前記第２及び第３トランジスタの前記チャネ
ルよりも大きいチャネル長対チャネル幅比を有すること
を特徴とする請求項１記載の基準電圧発生器。 - 【請求項６】 前記第３トランジスタは、前記第４接続
点に並列に接続された複数のトランジスタから選択され
ることを特徴とする請求項１記載の基準電圧発生器。 - 【請求項７】 第１電源電圧及び第２電源電圧に各々が
接続された第１及び第２電流路と、 前記第２電流路に接続された出力部とを有し、 前記第１電流路は、直列に接続された第１接続点、第１
トランジスタのソース・ドレイン間の電流路、第３接続
点、及び第２抵抗を含み、 前記第２電流路は、直列に接続された第１抵抗、第２接
続点、第２トランジスタのソース・ドレイン間の電流
路、第４接続点、及び第３トランジスタのソース・ドレ
イン間の電流路を含み、 前記第１トランジスタのゲート電極は前記第２接続点に
接続され、 前記第２トランジスタのゲート電極は前記第３接続点に
接続され、 前記出力部が前記第４接続点に接続されていることを特
徴とする集積回路用基準電圧発生器。 - 【請求項８】 前記トランジスタはＰチャネルＦＥＴを
含むことを特徴とする請求項７記載の集積回路用基準電
圧発生器。 - 【請求項９】 前記トランジスタのすべてがＰチャネル
ＦＥＴであることを特徴とする請求項７記載の集積回路
用基準電圧発生器。 - 【請求項１０】 前記Ｐチャネルトランジスタの各々
は、基板または前記トランジスタを含む領域に接続され
たソース電極を有することを特徴とする請求項９記載の
集積回路用基準電圧発生器。 - 【請求項１１】 前記第３トランジスタはゲート電極と
ドレイン電極とを有し、前記電極同士は共に短絡されて
いることを特徴とする請求項７記載の集積回路用基準電
圧発生器。 - 【請求項１２】 前記第３トランジスタは、キャリヤの
移動度及びしきい値電圧が自己補償されで前記基準電圧
が温度変化によって殆ど変化しない領域にて動作される
ことを特徴とする請求項７記載の集積回路用基準電圧発
生器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7/94084 | 1992-09-03 | ||
| US07/940084 | 1992-09-03 | ||
| US07/940,084 US5315230A (en) | 1992-09-03 | 1992-09-03 | Temperature compensated voltage reference for low and wide voltage ranges |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204838A JPH06204838A (ja) | 1994-07-22 |
| JP2788843B2 true JP2788843B2 (ja) | 1998-08-20 |
Family
ID=25474202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5219832A Expired - Fee Related JP2788843B2 (ja) | 1992-09-03 | 1993-09-03 | 基準電圧発生器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5315230A (ja) |
| EP (1) | EP0585755B1 (ja) |
| JP (1) | JP2788843B2 (ja) |
| DE (1) | DE69323818T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102662427A (zh) * | 2012-05-25 | 2012-09-12 | 中国科学院微电子研究所 | 一种电压源电路 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2799535B2 (ja) * | 1992-10-16 | 1998-09-17 | 三菱電機株式会社 | 基準電流発生回路 |
| US5345195A (en) * | 1992-10-22 | 1994-09-06 | United Memories, Inc. | Low power Vcc and temperature independent oscillator |
| US5614815A (en) * | 1994-03-10 | 1997-03-25 | Fujitsu Limited | Constant voltage supplying circuit |
| US5892249A (en) * | 1996-02-23 | 1999-04-06 | National Semiconductor Corporation | Integrated circuit having reprogramming cell |
| US5877616A (en) * | 1996-09-11 | 1999-03-02 | Macronix International Co., Ltd. | Low voltage supply circuit for integrated circuit |
| WO1998011660A1 (en) * | 1996-09-11 | 1998-03-19 | Macronix International Co., Ltd. | Low voltage supply circuit |
| US5889394A (en) * | 1997-06-02 | 1999-03-30 | Motorola Inc. | Temperature independent current reference |
| US5977832A (en) * | 1997-12-18 | 1999-11-02 | Philips Electronics North America Corporation | Method of biasing an MOS IC to operate at the zero temperature coefficient point |
| JP3244057B2 (ja) | 1998-07-16 | 2002-01-07 | 日本電気株式会社 | 基準電圧源回路 |
| JP2000155620A (ja) * | 1998-11-20 | 2000-06-06 | Mitsubishi Electric Corp | 基準電圧発生回路 |
| US6612737B1 (en) * | 1999-12-29 | 2003-09-02 | Affymetrix, Inc. | System and method for self-calibrating measurement |
| JP3575453B2 (ja) * | 2001-09-14 | 2004-10-13 | ソニー株式会社 | 基準電圧発生回路 |
| EP1315063A1 (en) | 2001-11-14 | 2003-05-28 | Dialog Semiconductor GmbH | A threshold voltage-independent MOS current reference |
| JP2004318235A (ja) * | 2003-04-11 | 2004-11-11 | Renesas Technology Corp | 基準電圧発生回路 |
| US7042205B2 (en) * | 2003-06-27 | 2006-05-09 | Macronix International Co., Ltd. | Reference voltage generator with supply voltage and temperature immunity |
| US6982883B2 (en) | 2004-03-22 | 2006-01-03 | Summer Steven E | Radiation tolerant electrical component with non-radiation hardened FET |
| DE102005043376B4 (de) | 2005-09-12 | 2013-08-01 | Austriamicrosystems Ag | Oszillatoranordnung und Verfahren zum Erzeugen eines periodischen Signals |
| KR100738957B1 (ko) * | 2005-09-13 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 집적회로의 내부전압 발생장치 |
| US7679352B2 (en) * | 2007-05-30 | 2010-03-16 | Faraday Technology Corp. | Bandgap reference circuits |
| US7990128B2 (en) * | 2008-04-25 | 2011-08-02 | Infineon Technologies Ag | Circuit and method for pulling a potential at a node towards a feed potential |
| EP2256578A1 (fr) * | 2009-05-15 | 2010-12-01 | STMicroelectronics (Grenoble 2) SAS | Régulateur de tension à faible tension de dechet et faible courant de repos |
| US8669808B2 (en) * | 2009-09-14 | 2014-03-11 | Mediatek Inc. | Bias circuit and phase-locked loop circuit using the same |
| US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
| US8188785B2 (en) | 2010-02-04 | 2012-05-29 | Semiconductor Components Industries, Llc | Mixed-mode circuits and methods of producing a reference current and a reference voltage |
| US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
| TW201217934A (en) * | 2010-10-29 | 2012-05-01 | Nat Univ Chung Cheng | Programmable low dropout linear regulator |
| US8351291B2 (en) * | 2011-05-06 | 2013-01-08 | Freescale Semiconductor, Inc | Electrically programmable fuse module in semiconductor device |
| US8866536B1 (en) | 2013-11-14 | 2014-10-21 | United Microelectronics Corp. | Process monitoring circuit and method |
| CN106782333B (zh) * | 2017-02-23 | 2018-12-11 | 京东方科技集团股份有限公司 | Oled像素的补偿方法和补偿装置、显示装置 |
| CN109582076B (zh) * | 2019-01-09 | 2023-10-24 | 上海晟矽微电子股份有限公司 | 基准电流源 |
| CN114253342A (zh) * | 2022-01-26 | 2022-03-29 | 北京信息科技大学 | 稳压电路和放大电路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1131497A (en) * | 1965-11-04 | 1968-10-23 | Hawker Siddeley Dynamics Ltd | Improvements relating to reference voltage circuits |
| US3828241A (en) * | 1971-07-30 | 1974-08-06 | Sony Corp | Regulated voltage supply circuit which compensates for temperature and input voltage variations |
| FR2315811A1 (fr) * | 1975-06-27 | 1977-01-21 | Labo Cent Telecommunicat | Dipole electronique pour le bouclage d'une ligne telephonique |
| US4009432A (en) * | 1975-09-04 | 1977-02-22 | Rca Corporation | Constant current supply |
| JPS61103223A (ja) * | 1984-10-26 | 1986-05-21 | Mitsubishi Electric Corp | 定電圧発生回路 |
| JPS62188255A (ja) * | 1986-02-13 | 1987-08-17 | Toshiba Corp | 基準電圧発生回路 |
| US4686449A (en) * | 1986-04-07 | 1987-08-11 | The United States Of America As Represented By The Secretary Of The Navy | JFET current source with high power supply rejection |
| JP2809768B2 (ja) * | 1989-11-30 | 1998-10-15 | 株式会社東芝 | 基準電位発生回路 |
| US5121049A (en) * | 1990-03-30 | 1992-06-09 | Texas Instruments Incorporated | Voltage reference having steep temperature coefficient and method of operation |
| US5117177A (en) * | 1991-01-23 | 1992-05-26 | Ramtron Corporation | Reference generator for an integrated circuit |
| US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
-
1992
- 1992-09-03 US US07/940,084 patent/US5315230A/en not_active Expired - Lifetime
-
1993
- 1993-08-20 EP EP93113334A patent/EP0585755B1/en not_active Expired - Lifetime
- 1993-08-20 DE DE69323818T patent/DE69323818T2/de not_active Expired - Fee Related
- 1993-09-03 JP JP5219832A patent/JP2788843B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102662427A (zh) * | 2012-05-25 | 2012-09-12 | 中国科学院微电子研究所 | 一种电压源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5315230A (en) | 1994-05-24 |
| DE69323818D1 (de) | 1999-04-15 |
| JPH06204838A (ja) | 1994-07-22 |
| EP0585755B1 (en) | 1999-03-10 |
| EP0585755A1 (en) | 1994-03-09 |
| DE69323818T2 (de) | 1999-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2788843B2 (ja) | 基準電圧発生器 | |
| US7064601B2 (en) | Reference voltage generating circuit using active resistance device | |
| US5955874A (en) | Supply voltage-independent reference voltage circuit | |
| US6204724B1 (en) | Reference voltage generation circuit providing a stable output voltage | |
| US4814686A (en) | FET reference voltage generator which is impervious to input voltage fluctuations | |
| EP0747800B1 (en) | Circuit for providing a bias voltage compensated for P-channel transistor variations | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| JPH06224648A (ja) | Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路 | |
| JP2804162B2 (ja) | 定電流定電圧回路 | |
| JPH0679262B2 (ja) | 参照電圧回路 | |
| JP3680122B2 (ja) | 基準電圧発生回路 | |
| JPH11338559A (ja) | 定電圧回路 | |
| JPS6239446B2 (ja) | ||
| KR100278486B1 (ko) | 집적회로에서의 용량성 구조체 | |
| US5083079A (en) | Current regulator, threshold voltage generator | |
| US6060871A (en) | Stable voltage regulator having first-order and second-order output voltage compensation | |
| JP2809768B2 (ja) | 基準電位発生回路 | |
| JP2000114891A (ja) | 電流源回路 | |
| GB2265479A (en) | Reference current generating circuit | |
| EP0397408A1 (en) | Reference voltage generator | |
| US6069503A (en) | High value FET resistors on a submicron MOS technology | |
| KR0136371B1 (ko) | 모스(mos) 기술의 집적화 트랜지스터회로 | |
| JPH05250050A (ja) | 基準電圧発生回路 | |
| KR0172436B1 (ko) | 반도체 장치의 기준전압 발생회로 | |
| KR100380978B1 (ko) | 기준전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |