KR19980082921A - 기준 전압 발생 회로 - Google Patents

기준 전압 발생 회로 Download PDF

Info

Publication number
KR19980082921A
KR19980082921A KR1019970018027A KR19970018027A KR19980082921A KR 19980082921 A KR19980082921 A KR 19980082921A KR 1019970018027 A KR1019970018027 A KR 1019970018027A KR 19970018027 A KR19970018027 A KR 19970018027A KR 19980082921 A KR19980082921 A KR 19980082921A
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
power supply
resistance
resistance means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970018027A
Other languages
English (en)
Other versions
KR100428592B1 (ko
Inventor
안기식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970018027A priority Critical patent/KR100428592B1/ko
Publication of KR19980082921A publication Critical patent/KR19980082921A/ko
Application granted granted Critical
Publication of KR100428592B1 publication Critical patent/KR100428592B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전압 발생 회로에 관한 것으로서, 제 1 저항과 제 2 저항을 구비하며, 상기 제 1 및 제 2 저항들의 저항비에 따라 외부로부터 인가되는 기준 전압을 분압하기 위한 분압 회로와; 상기 기준 전압의 기준이 되는 전압과 상기 분압 회로에 의해 분압된 전압을 인가받아 상기 두 전압을 비교하여 비교 신호를 발생하는 비교 회로와; 상기 비교 신호에 응답하여 상기 전원 전압이 인가되는 전원 단자로부터 상기 기준 전압을 전달하기 위한 기준 전압 라인으로 소정 양의 전하를 공급하는 구동부를 포함한다.

Description

기준 전압 발생 회로
본 발명은 전압 변환 회로에 관한 것으로서, 구체적으로는 전원 전압을 소정 레벨의 기준 전압(reference voltage)으로 변환하는 반도체 메모리 장치의 기준 전압 발생 회로에 관한 것이다.
반도체 디바이스(semiconductor device)는 여러 가지 주변 환경들 및 그것의 제조 공정에 따라 특성이 변화한다. 디바이스는 주변 환경에서 특히 외부 온도에 따라 그것의 캐리어 이동도(a carrier mobility)가 변화하게 된다. 상기 캐리어 이동도는 2 가지의 산란 매카니즘들(scattering machanism), 즉 격자 산란(lattice scattering) 및 이온 불순물 산란(ionized impurity scattering)에 따라 가변된다. 여기서, 상기 이온 불순물의 양은 디바이스를 N 또는 P형 불순물을 주입함으로써 가변되며, 상기 격자 산란은 외부 온도에 따라 가변된다.
외부 온도가 감소함에 따라 상기 격자 산란에 기인한 캐리어 이동도는 증가한다. 직감적으로, 산란이 발생할 가능성이 감소함을 암시하는 외부 온도가 감소함에 따라 격자 진동(lattice vivrations)이 감소하게 된다. 따라서, 캐리어 이동도는 증가한다. 그리고, 반도체 디바이스, 예를 들면, MOS 트랜지스터는 상기 캐리어 이동도가 증가하게 되면 디바이스의 전도성(conductivity) 역시 증가하는 반면에 그것의 저항성(resistivity)은 감소하는 특성을 갖는다.
통상적으로, 반도체 장치에서 기준 전압을 발생하는 회로는 광범위하게 사용되고 있다. 특히, 반도체 메모리 장치인 에스램(static random access memory, SRAM)의 메모리 셀에 저장된 데이터를 독출할 때 사용되는 감지 증폭 회로 내의 전류원(current source)으로서 동작하는 MOS 트랜지스터의 게이트로 상기 기준 전압을 인가하게 된다. 상기 트랜지스터의 게이트로 일정 기준 전압이 인가되도록하여 전원 전압 및 온도 변화에 둔감하게 동작하도록 한다.
도 1은 종래 기술에 따른 기준 전압 발생 회로이다.
도 1에서, 기준 전압 발생 회로는 비교기(comparator) (10), 드라이버(driver) (20), 및 분압 회로(voltage dividing circuit) (30)로 구성되어 있다. 상기 분압 회로(30)는 제 1 저항(R1)과 트랜지스터들(1)∼(4)로 구성된 제 2 저항(R2)의 저항비에 따라 전압 (REFSA)를 분압하기 위한 것으로서, 상기 제 1 저항(R1)은 폴리실리콘(polysilicon)과 같은 재료로서 형성된 것이다. 그리고, 상기 트랜지스터들(1)∼(4)은 상기 제 1 저항(R1)과 접지 사이에 전류 통로(current path)가 직렬로 형성되는 PMOS 트랜지스터들로 구성된다.
상기 비교기(10)는 상기 분압 회로(30)에 의해서 분압된 전압 (REFSA0)과 상기 전압 (REFSA)의 기준이 되는 전압 (REF0)의 차를 비교하기 위한 것이다. 그리고, 상기 드라이버(20)는 비교기(10)를 통해 상기 두 전압들(REFAS0) 및 (REF0)을 비교한 결과에 따라 일정 전류를 흘려주기 위한 것이다. 상기 분압 회로(30)의 제 1 저항(R1)은 외부 온도가 증가 또는 감소하더라도 그것의 저항성(resistivity), 즉 저항값은 일정하게 유지된다. 반면, 상기 트랜지스터들(1)∼(4)은 외부 온도가 증가 또는 감소하게 되면, 그것의 저항성(resistivity)은 외부 온도에 따라 가변된다.
즉, 온도가 변화함에 따라 분압 회로(30) 내의 제 1 저항(R1)은 일정한 저항성을 갖는 반면에 트랜지스터들(1)∼(4)의 저항값은 가변된다. 이러한 경우, 외부 온도가 낮은 온도에서 높은 온도로 또는 높은 온도에서 낮은 온도로 변화할 경우 기준 전압(REFSA)의 폭은 협소(도 3 참조)하게 변화된다. 다시말해서, 낮은 온도에서 감지 증폭 회로가 동작할 경우 전류원의 저항값이 증가하여 속도가 저하되고 높은 온도에서 동작할 경우 그것의 저항값이 감소하여 전류가 증가하게 된다.
이와같이, 전류원의 트랜지스터는 낮은 온도에서의 전류가 높은 온도에서의 그것보다 많이 흐르고 속도가 저하되는 특성을 갖는다. 하지만, 분압 회로에 의해서 가변될 수 있는 기준 전압(REFSA)의 폭은 저항들(R1) 및 (R2)이 가변되는 폭에 비례하여 변하게 된다. 그러나, 저항(R1)의 저항값이 온도에 따라 가변되지 않고 고정되어 있기 때문에 저항들(R1) 및 (R2)에 의한 기준 전압의 변화 폭이 상기 트랜지스터의 특성을 제어하기에 충분하게 크지 않은 문제점이 생겼다.
따라서 본 발명의 목적은 온도가 가변됨에 따라 기준 전압이 가변되는 폭을 종래의 그것보다 크게 가변시킬 수 있는 기준 전압 발생 회로를 제공하는 것이다.
도 1은 종래 기술에 따른 기준 전압 발생 회로를 보여주는 회로도;
도 2는 본 발명에 따른 기준 전압 발생 회로를 보여주는 회로도;
도 3은 온도 변화시 종래 및 본 발명에 따른 기준 전압들(REFSA)의 레벨이 변화되는 것을 보여주는 도면,
*도면의 주요 부분에 대한 부호 설명*
100 : 비교기 110 : 드라이버
120 : 분압회로 130 : 모오스 커패시터
상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 전원 전압이 인가될 때 상기 전원 전압을 소정 레벨의 기준 전압으로 변환하는 전압 변환 회로에 있어서, 제 1 저항 수단과 제 2 저항 수단을 구비하며, 상기 제 1 및 제 2 저항 수단들의 저항비에 따라 상기 기준 전압을 분압하기 위한 수단과; 상기 제 1 및 제 2 저항 수단들은 외부 온도가 변화함에 따라 그것들의 저항 값들이 가변되며; 상기 기준 전압의 기준이 되는 전압과 상기 분압 수단에 의해 분압된 전압을 인가받아 상기 두 전압을 비교하여 비교 신호를 발생하는 수단 및; 상기 비교 신호에 응답하여 상기 전원 전압이 인가되는 전원 단자로부터 상기 기준 전압을 전달하기 위한 기준 전압 라인으로 소정 양의 전하를 공급하는 구동 수단을 포함한다.
이 실시예에 있어서, 상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 접지되는 게이트를 갖는 PMOS 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 상기 전원 전압이 인가되는 게이트를 갖는 NMOS 트랜지스터를 포함한다.
이 실시예에 있어서, 상기 제 2 저항 수단은 상기 제 1 저항 수단과 접지 사이에 순차로 직렬로 형성되는 전류 통로들 및, 공통으로 접지되는 게이트들을 갖는 복수 개의 PMOS 트랜지스터들을 포함한다.
이 실시예에 있어서, 상기 구동 수단에 의해서 소정의 전하가 상기 기준 전압 라인으로 공급될 때 상기 기준 전압 라인 상의 노이즈를 제거하기 위해, 상기 비교 수단의 출력단에 접속되는 게이트와 상기 기준 전압 라인에 공통으로 접속되는 소오스 및 드레인을 갖는 모오스 커패시터를 부가적으로 포함한다.
이와같은 회로에 의해서, 분압 회로 내의 저항들을 MOS 트랜지스터들로 구현함으로써 그것의 저항비를 온도 변화에 따라 큰 폭으로 변화되도록 하였다.
이하 본 발명의 실시예에 따른 참조도면 도 2 내지 도 3에 의거하여 상세히 설명한다.
도 2를 참조하면, 본 발명의 신규한 기준 전압 발생 회로는 기준 전압(REFSA)을 분압하기 위한 분배 회로(120) 내의 제 1 및 제 2 저항들(R1) 및 (R2)을 온도에 따라 그것의 저항성(resistivity), 즉 캐리어 이동도가 가변되는 MOS 트랜지스터들을 제공한다. 이로써, 온도가 가변될 경우 분압 회로(120) 내의 저항들(R1) 및 (R2)의 값 역시 가변됨으로써 온도에 따라 기준 전압(REFSA)의 가변 폭을 크게 할 수 있다.
즉, 낮은 온도(cold temperature, 예를들면 -10℃)에서 센싱 동작이 수행되는 동안 감지 증폭 회로의 전류원으로 인가되는 기준 전압의 레벨을 종래의 그것보다 낮춰 전류원으로서 동작하는 트랜지스터로 인가함으로써 그것을 통해 흐르는 전류의 양을 종래의 그것보다 줄일 수 있다. 그리고, 높은 온도(hot temperature, 예를들면 80℃)에서는 기준 전압의 레벨을 높게하여 상기 트랜지스터로 인가함으로써 그것의 채널을 통해 흐르는 전류의 양, 즉 속도를 종래의 그것보다 빠르게 할 수 있다.
도 2에는 본 발명의 바람직한 실시예에 따른 기준 전압 발생 회로이다.
도 2를 참조하면, 비교기(100)는 전압 (REF0)와 전압 (REFSA0)의 차를 비교하기 위한 회로이며, 전원 전압(VCC)이 인가되는 단자(201)와 접속점 (203) 사이에 전류 통로들이 직렬로 형성되는 PMOS 트랜지스터들(202) 및 (204)과 PMOS 트랜지스터들(206) 및 (208)은 그것의 게이트들이 각각 접속점 (205)에 공통으로 접속되어 있다. 그리고, 접속점 (203)과 접지 사이에 순차로 직렬로 전류 통로들이 형성되는 NMOS 트랜지스터들(210)∼(220)은 그것의 게이트들로 각각 전압 (REF0)이 인가된다. 여기서, 상기 트랜지스터들(214)∼(220)은 전압 (REF0)이 인가됨에 따라 활성화되는 전류원으로서 동작한다. 그리고, 접속점 (205)과 접속점 (207) 사이에 전류 통로들이 직렬로 형성되는 NMOS 트랜지스터들(222) 및 (224)은 게이트들이 상기 분압 회로(120)의 출력단 (209)에 공통으로 접속되어 있다.
상기 전압 (REF0)이 전압 (REFSA0)보다 높은 레벨이면 트랜지스터들(210) 및 (212)가 턴-온되고 트랜지스터들(222) 및 (224)은 턴-오프된다. 이에 따라, 접속점 (203)의 레벨이 접속점 (205)의 레벨보다 낮아짐으로써 로우 레벨의 신호 (COMP)를 출력한다. 반면, 상기 전압 (REF0)가 전압 (REFSA0)보다 낮은 레벨이면 상기 트랜지스터들(210) 및 (212)가 턴-온되고 트랜지스터들(222) 및 (224)은 턴-오프된다. 이에 따라, 접속점 (203)의 레벨이 접속점 (205)의 레벨보다 높아짐으로써 하이 레벨의 신호 (COMP)를 출력한다.
그리고, 드라이버(110)는 전원 단자 (201)와 접속점 (211) 사이에 연결되며 상기 비교기(200)의 출력 (COMP)에 따라 활성화 또는 비활성화되어 단자 (201)로부터 접속점 (211)으로 일정 전류, 즉 전하를 공급하거나 차단하는 역할을 한다. PMOS 트랜지스터(228)의 전류 통로와 저항 (228)은 전원 단자 (201)과 접속점 (211) 사이에 직렬로 형성되며 상기 트랜지스터(228)의 게이트는 접속점 (203)에 연결되어 있다. 그리고, 접속점들 (203) 및 (211) 사이에 연결된 모오스(MOS) 커패시터(130)는 상기 드라이버(110)에 의해서 일정 전류가 공급되는 접속점 (211), 즉 전압 (REFSA)에 포함되는 노이즈를 제거하기 위한 것이다.
분압 회로(120)는 제 1 및 제 2 저항들(R1) 및 (R2)을 포함하며, 상기 제 1 및 제 2 저항들(R1) 및 (R2)의 저항비에 따라 상기 전압 (REFSA)를 분압하기 위한 것이다. 상기 제 1 저항(R1)은 접속점들 (211) 및 (209) 사이에 형성되는 전류 통로와 접지되는 게이트를 갖는 PMOS 트랜지스터(230)로 이루어져 있다. 상기 제 2 저항(R2)은 접속점 (209)와 접지 사이에 순차로 직렬로 형성되는 전류 통로들과 각각 접지되는 게이트들을 갖는 PMOS 트랜지스터들(232)∼(238)로 이루어져 있다.
상기 트랜지스터들(230)∼(238)은 온도가 증가함에 따라 캐리어 이동도(mobility)가 감소하는 특성을 갖는다. 그리고, 캐리어 이동도가 감소함에 따라 전도성(conductivity)은 감소하고 저항성(resistivity)은 증가하게 된다. 역으로, 온도가 감소할 경우는 온도가 증가할 때의 그것들과 반대의 결과를 얻게 된다. 즉, 높은 온도(hot temperature)에서 저항(R1)의 값은 커지기 때문에 전압 (REFSA)의 레벨을 높게 조절할 수 있다. 그리고, 낮은 온도(cold temperature)에서 저항(R1)의 값은 작아지기 때문에 전압 (REFSA)의 레벨을 낮게 조절할 수 있다.
도 3은 온도가 변할 때 종래 및 본 발명에 따른 기준 전압(REFSA)의 레벨 변화를 보여주는 도면이다.
도 3을 참조하면, X축은 전원 전압을 나타내고 Y축은 기준 전압 발생 회로의 출력 (REFSA)의 전압 레벨을 나타낸다. 감지 증폭 회로(미 도시된) 내의 전류원으로서 동작하는 NMOS 트랜지스터의 게이트로 인가되는 전압은 통상적으로 온도 및 전원 전압의 변화에 따라 일정한 레벨을 갖도록 설계되었다.
이에따라, 도 3에서, 종래 기술에 따른 기준 전압(old REFSA)은 온도가 변화(80℃ ∼ -10℃)하더라도 그것의 레벨은 소폭 변화(A)함을 알 수 있다. 반면, 본 발명에 따른 기준 전압(new REFSA)은 온도(80℃ ∼ -10℃)가 변화할 경우 그것의 레벨은 변화 폭(A)보다 큰 폭(B)으로 변화함을 알 수 있다.
이와 같이, 온도가 낮을 경우(cold temperature) 디바이스의 전자 이동도가 증가하기 때문에 분압 회로(120)의 저항(R1)의 값은 감소하게 된다. 이로써, 전압 (REFSA)의 레벨이 낮아지며, 감지 증폭 회로의 전류원의 트랜지스터로 상기 전압 (REFSA)을 인가함으로써 그것의 채널을 통해 흐르는 전류의 양을 종래의 그것보다 줄어들게 된다. 반면, 온도가 높은 경우(hot temperature) 디바이스의 전자 이동도가 감소하기 때문에 분압 회로(120)의 저항(R1)의 값은 증가하게 된다. 이로써 전자의 경우와 반대로 전압 (REFSA)의 레벨이 높아지며, 상기 트랜짓터로 상기 전압 (REFSA)을 인가함으로써 그것의 채널을 통해 흐르는 전류의 양, 즉 속도이 종래의 그것보다 향상된다.
상기한 바와같이, 온도가 가변됨에 따라 기준 전압의 레벨을 그에 따라 큰 폭으로 가변시킴으로써 감지 증폭 회로 내의 전류원으로서 동작하는 트랜지스터에 의한 높은 온도(hot temperature)에서의 속도 손실을 방지함과 아울러 낮은 온도(cold temperature)에서의 전류를 줄일 수 있다.

Claims (5)

  1. 전원 전압이 인가될 때 상기 전원 전압을 소정 레벨의 기준 전압으로 변환하는 전압 변환 회로에 있어서,
    제 1 저항 수단과 제 2 저항 수단을 구비하며, 상기 제 1 및 제 2 저항 수단들의 저항비에 따라 상기 기준 전압을 분압하기 위한 수단과;
    상기 제 1 및 제 2 저항 수단들은 외부 온도가 변화함에 따라 그것들의 저항 값들이 가변되며;
    상기 기준 전압의 기준이 되는 전압과 상기 분압 수단에 의해 분압된 전압을 인가받아 상기 두 전압을 비교하여 비교 신호를 발생하는 수단 및;
    상기 비교 신호에 응답하여 상기 전원 전압이 인가되는 전원 단자로부터 상기 기준 전압을 전달하기 위한 기준 전압 라인으로 소정 양의 전하를 공급하는 구동 수단을 포함하는 전압 변환 회로.
  2. 제 1 항에 있어서,
    상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 접지되는 게이트를 갖는 PMOS 트랜지스터를 포함하는 전압 변환 회로.
  3. 제 2 항에 있어서,
    상기 제 1 저항 수단은 상기 기준 전압 라인과 상기 제 2 저항 수단 사이에 형성되는 전류 통로 및, 상기 전원 전압이 인가되는 게이트를 갖는 NMOS 트랜지스터를 포함하는 전압 변환 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 2 저항 수단은 상기 제 1 저항 수단과 접지 사이에 순차로 직렬로 형성되는 전류 통로들 및, 공통으로 접지되는 게이트들을 갖는 복수 개의 PMOS 트랜지스터들을 포함하는 전압 변환 회로.
  5. 제 1 항에 있어서,
    상기 구동 수단에 의해서 소정의 전하가 상기 기준 전압 라인으로 공급될 때 상기 기준 전압 라인 상의 노이즈를 제거하기 위해, 상기 비교 수단의 출력단에 접속되는 게이트와 상기 기준 전압 라인에 공통으로 접속되는 소오스 및 드레인을 갖는 모오스 커패시터를 부가적으로 포함하는 전압 변환 회로.
KR1019970018027A 1997-05-09 1997-05-09 기준 전압 발생 회로 Expired - Fee Related KR100428592B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970018027A KR100428592B1 (ko) 1997-05-09 1997-05-09 기준 전압 발생 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018027A KR100428592B1 (ko) 1997-05-09 1997-05-09 기준 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR19980082921A true KR19980082921A (ko) 1998-12-05
KR100428592B1 KR100428592B1 (ko) 2004-06-16

Family

ID=37335196

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970018027A Expired - Fee Related KR100428592B1 (ko) 1997-05-09 1997-05-09 기준 전압 발생 회로

Country Status (1)

Country Link
KR (1) KR100428592B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004651A (ko) * 1997-06-28 1999-01-15 김영환 반도체 메모리소자의 기준전압 발생회로
KR100380978B1 (ko) * 2000-06-30 2003-04-23 주식회사 하이닉스반도체 기준전압 발생기
KR100776750B1 (ko) * 2006-06-08 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 기준전압 발생장치 및 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004651A (ko) * 1997-06-28 1999-01-15 김영환 반도체 메모리소자의 기준전압 발생회로
KR100380978B1 (ko) * 2000-06-30 2003-04-23 주식회사 하이닉스반도체 기준전압 발생기
KR100776750B1 (ko) * 2006-06-08 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 기준전압 발생장치 및 방법
US7427935B2 (en) 2006-06-08 2008-09-23 Hynix Semiconductor Inc. Apparatus and method of generating reference voltage of semiconductor integrated circuit

Also Published As

Publication number Publication date
KR100428592B1 (ko) 2004-06-16

Similar Documents

Publication Publication Date Title
JP2788843B2 (ja) 基準電圧発生器
JP4544458B2 (ja) 半導体装置
JP3139542B2 (ja) 参照電圧発生回路
US5838189A (en) Substrate voltage generating circuit of semiconductor memory device
US7592862B2 (en) Digital temperature sensing device using temperature depending characteristic of contact resistance
US20010005160A1 (en) Reference voltage generation circuit using source followers
JPH05198176A (ja) 電圧供給回路、電圧発生供給回路、電圧レギュレータ、及びバンドギャップ電圧基準ジェネレータ
KR100218078B1 (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
KR0141157B1 (ko) 기준전압발생회로
US7068547B2 (en) Internal voltage generating circuit in semiconductor memory device
JP2885312B2 (ja) テクノロジー及び温度の補償をした電圧検出回路
KR960009158A (ko) 기준전압 발생회로
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
KR940004445B1 (ko) 기준전압 발생장치
KR100502972B1 (ko) 리프레쉬 동작용 클럭발생기
US7489578B2 (en) Boosted voltage level detector in semiconductor memory device
US6275100B1 (en) Reference voltage generators including first and second transistors of same conductivity type and at least one switch
KR100428592B1 (ko) 기준 전압 발생 회로
GB2265479A (en) Reference current generating circuit
KR19990023237A (ko) 정전압회로를 갖는 반도체 기억장치
US11830540B2 (en) Circuit for sensing antifuse of DRAMs
US6265932B1 (en) Substrate control voltage circuit of a semiconductor memory
US6175267B1 (en) Current compensating bias generator and method therefor
US6172554B1 (en) Power supply insensitive substrate bias voltage detector circuit
KR100223849B1 (ko) 반도체 메모리장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970509

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020508

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970509

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040412

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040413

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20070327

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20070327

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090310