KR0141157B1 - 기준전압발생회로 - Google Patents

기준전압발생회로

Info

Publication number
KR0141157B1
KR0141157B1 KR1019950009640A KR19950009640A KR0141157B1 KR 0141157 B1 KR0141157 B1 KR 0141157B1 KR 1019950009640 A KR1019950009640 A KR 1019950009640A KR 19950009640 A KR19950009640 A KR 19950009640A KR 0141157 B1 KR0141157 B1 KR 0141157B1
Authority
KR
South Korea
Prior art keywords
voltage
reference voltage
gate
pmos transistor
clamping control
Prior art date
Application number
KR1019950009640A
Other languages
English (en)
Other versions
KR960038542A (ko
Inventor
경계현
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950009640A priority Critical patent/KR0141157B1/ko
Priority to JP10008696A priority patent/JP3731833B2/ja
Priority to US08/636,116 priority patent/US5783935A/en
Publication of KR960038542A publication Critical patent/KR960038542A/ko
Application granted granted Critical
Publication of KR0141157B1 publication Critical patent/KR0141157B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S323/00—Electricity: power supply or regulation systems
    • Y10S323/907—Temperature compensation of semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 장치의 기준전압 발생회로에 관한 것으로, 특히 외부전원전압을 입력하여 전압강하된 기준전압을 기준전압 출력단자에 발생하는 분배수단, 상기 기준전압 출력단자와 접지사이에 연결되고, 상기 분배수단에서 상기 기준전압이 전압강하된 클램핑 제어전압이 게이트에 인가되어 상기 기준전압을 소정 전압레벨로 클램핑하기 위한 피모스 트랜지스터, 상기 기준전압과 상기 클램핑 제어전압에 응답하여 상기 기준전압의 레벨변동을 보상하는 방향으로 상기 피모스 트랜지스터의 기판전압을 조정하기 위한 보상수단을 구비하는 것을 특징으로 한다.
따라서, 본 발명에서는 기준전압을 일정하게 유지하기 위하여 공정변수의 변화에 의한 기준전압의 보상할 수 있다.

Description

기준전압발생회로
제1도는 종래의 기준전압 발생회로를 나타낸 회로도.
제2도는 본 발명에 의한 기준전압 발생회로의 바람직한 일실시예의 회로도.
제3도는 본 발명에 의한 기준전압 발생회로의 바람직한 다른 실시예의 회로도.
제4도는 제2도 및 제3도의 전압 분배기 및 차동 증폭기의 상세회로도를 나타낸 회로도.
본 발명은 반도체 장치의 기준전압 발생회로에 관한 것으로서, 특히 기준전압 발생회로에 관한 것이다.
최근 반도체 제조기술의 극미세화 및 고집적화 경향이 증대되면서 소자의 신뢰성과 전력소모량을 고려하면 소자에 인가되는 전원전압은 낮은 것이 바람직하다. 그러나, 일반적으로 5볼트를 전원전압으로 사용하고 있는 외부회로와 3.3볼트의 낮은 전원전압을 사용하는 반도체 장치의 내부회로에 전원전압을 공급하기 위해서 대용량의 반도체장치에서는 소정의 낮은 전압을 공급해 주기 위한 외부전원전압 강하용 내부전원전압 발생회로를 채용하고 있다. 일반적으로 내부전원전압 발생회로는 기준전압 발생회로와 내부전원전압 구동회로로 이루어지며, 기준전압 발생회로는 내부전원전압의 기준이 되는 기준전압을 발생하며, 내부전원전압 구동회로는 기준전압 발생회로로부터의 출력에 근거하여 내부전원전압을 일정하게 유지하게 된다.
이와같은 내부전원전압 발생회로는 반도체소자의 신뢰성을 확보하기 위하여 외부에서 인가되는 외부 전원전압의 변화나 온도변화, 그리고 공정변화에 무관하게 일정한 전압을 유지해야 한다 한편, 내부전원전압의 레벨은 기준전압 발생회로의 출력에 가장 크게 의존함으로써 여러가지 조거의 변화에도 불구하고 일정 레벨을 유지하는 기준전압 발생회로가 내부전원전압 발생회로에서는 필수적이다. 하지만, 종래의 모스트랜지스터를 사용하는 기준전압 발생회로에서 전압을 일정하게 유지하기 위한 클램프용 트랜지스터로 주로 피모스트랜지스터를 사용한다. 그러나, 주로 사용되는 피모스 트랜지스터의 특성은 공정변화 및 온도변화에 민감하게 변화함으로써 기준전압을 일정하게 유지시키기 위해서는 이를 보상하는 방법이 필요하게 된다.
본 발명의 목적은 이와같은 종래 기술의 문제를 해결하기 위하여 외부전원전압의 변동뿐만아니라 공정변화 및 온도변화에도 불구하고 일정레벨의 기준전압을 발생할 수 있는 기준전압 발생회로를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명에서는 기준전압 발생회로에서 주로 사용되는 피모스 트랜지스터의 웰전압을 기준전압이나 내부전원전압의레벨에 따라 조정함으로써 클램프 트랜지스터의 특성변화를 보상한다. 즉, 기준전압이 피모스 트랜지스터의 공정변화나 온도변화 등의 특성변화에 의해 상승하며, 웰전압을 낮추과, 하강하면 웰전압을 높임에 의해 기준전압의 레벨을 일정하게 유지시킨다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
본 발명의 설명에 앞서서 종래의 기준전압 발생회로를 상세하게 살펴보면 다음과 같다. 제1도는 모스트랜지스터를 사용하는 종래의 기준전압 발생회로를 나타낸다. 제1도에서 기준전압 발생회로는 외부전원전압(Vcc)와 기준전압 출력단자(10)사이에 연결되는 저항(R1)과, 기준전압 출력단자(10)와 제1노드(12)사이에 연결되는 저항(R2)과, 제1노드(12)와 접지사이에 전류채널이 직렬로 연결되는 엔모스트랜지스터들(NM1, NM2)과, 저항(R2)의 양단에 소오스 및 게이트가 연결되고 드레인이 접지된 클램프용 피모스 트랜지스터(PM1)를 포함한다. NM1의 게이트에는 기준전압 출력단자(10)가 연결되고 NM2의 게이트에는 외부전원전압(Vcc)가 인가된다. PM1의 웰전압은 기준전압이 인가된다. 제1도에서 기준전압(Vref)은 피모스 트랜지스터의 문턱전압(Vtp) 과 엔모스 트랜지스터의 드레인전압(Vn1)의 합이며, 따라서, 기준전압은 다음식(1)과 같이 나타낼 수 있다.
-------------(1)
(1)식에서 Rtr은 엔모스 트래지스터의 등가저항의 합이다. 기준전압 발생회로는 외부전원전압에 무과하게 된다. 하지만, 온도변화에 대해서는 문턱전압은 온도에 역비례하고 트랜지스터의 등가저항의 합은 온도에 비례하므로 어느 정도 보상효과를 얻을 수 있다. 그런, 공정변화에 의해 피모스 트랜지스터의 문턱전압이 변화하게 되는 경웨 기준전압 발생회로는 일정 레벨의 기준전압을 유지하지 못하게 된다.
제2도는 본 발명에 의한 기준전압 발생회로의 바람직한 일시예의 회로도를 나타내고, 제3도는 본 발명에 의한 기준전압 발생회로의 바람직한 다른 실시예의 회로도를 나타내며, 제4도는 제2도 및 제3도의 전압분배기 및 차동 증폭기의 상세회로도를 나타낸 회로도를 나타낸다. 상술한 제1도와 동일한 부분은 동일 부호로 처리한다.
제2도를 참조하며, 일 실시예에서는 외부전원전압(Vcc)을 입력하여 전압강하된 기준전압(Vref)를 기준전압 출력단자(10)에 발생하는 분베수단(11)과, 기준전압 출력단자(10)와 접지(Vss) 사이에 연결되고 분배수단(11)에서 기준전압(Vref) 전압강하된 클램핑 제어전압 (Vn1)이 게이트에 인가되어 기준전압 (Verf)을 소정 전압레벨로 클램핑하기 위한 피모스 트랜지스터(PM1)와, 기준전압(Verf)과 클램핑 제어전압(Vn1)을 입력으로 하여 기준전압(Vref)의 레벨변동을 보상하는 방향으로 피모스 트랜지스터( PM1)의 기판전압(Vbp)을 조정하기 위한 보상수단(17)을 포함한다. 보사수단(17)은 기준전압(Vref)을 전압분배하여 고정의 분배전압(Vn2)을 발생하는 분배기(16)와, 분배전압(Vn2)과 피모스 트랜지스터(PM1)의 게이트에 인가되는 클램핑 제어전압(Vn1)을 차동증폭하고 그 결과 전압을 피모스 트랜지스터(PM1)의 기판전압(Vbp)으로 제공하는 차동증폭기(18)를 포함한다. 피모스 트랜지스터(PM1)가 N형 불순물이 도핑된 웰내에 형성된다면 기판전압은 웬전압이 된다.
제3도의 다른실시예가 제2도의 일실시예와 다른 점은, 보상수단(17)이 기준전압(Vref)을 근거로 발생되는 내부전원전압(IVC)이 참조전압으로 사용되는 소정의 참조전압(VrefP)을 발생하는 참조전압 발생수단(14)을 더 포함하고, 분배기(16)이 참조전압(VrefP)을 전압분배하여 소정의 분배전압(Vn2)을 발생한다는 점이 다른다.
제4도를 참조하며, 제2도에 도시된 일실시예의 분배기(16)는 기준전압(Vref)가 접지(Vss)사이에 직렬 연결된 두개의 저항들(R3, R4)로 구성되어 R4의 양단에 전압분배된 분배전압(Vn2)를 발생한다.차동증폭기(18)는 기준전압(Vref)이 인가되는 단자(20)와 공통소오스노드(21)의 사이에 제1드레인 부하(R5)를 통해서 연결되고 피모스 트랜지스터(PM1)의 게이트 전압(Vn1)이 공급되는 단자(22)에 게이트가 연결된 제1엔모스 트랜지스터(NM3)와, 기준전압(Vref)과 공통 소오스 노드(21) 사이에 제 2 드레인 부하(R6)를 통해서 연결되고 게이트에 분배전압(Vn2)이 공급되는 제 2 엔모스 트랜지스터(NM4)와, 공통 소오스 노드(21)와 접지(Vss)사이에 전류통로가 연결되고 게이트에 기준전압(Vref)이 인가되는 전류싱크 트랜지스터(NM5)와, 제2엔모스 트랜지스터(NM4)의 드레인 출력을 피모스 트랜지스터(PM1)의 기판전압 및 웰전압(Vbp)으로 제공하는 출력단자(24)를 포함한다.
제3도에 도시된 다른 실시예의 분배기(16) 및 차동증폭기(18)은 상술한 일실시예와 동일한 구성이나 단지 기준전압(Vref) 대신에 참조전압(VrefP)이 사용된다는 점이 다르다.
이상과 같이 구성된 본 발명의 작용효과는 다음과 같다.
본 발명의 기준전압 발생회로는 전압 클램프용 피모스 트랜지스터의 웰전압을 기준전압이 피모스 트랜지스터의 문턱전압의 변화나 온도변화에 의해 상승하면 낮추고, 하강하면 높임에 의해 기준전압레벨을 일정하게 유지한다. 이때, 웰전압은 차동증폭기의 의해 발생되며 이 차동증폭기의 두입력 중의 하나는 피코스 트랜지스터의 게이트전압으로 하고 다른 하나의 입력은 기준전압(Vref)이나 내부전원전압의 참고레벨인 VrefP가 전압분배기에 의해 분배된 전압을 사용한다. 전압분배기를 사용하는 목적은 두 입력의 동작전압을 비숫하게 유지시키기 위함이다.
기준전압 발생회로에서 공정변화나 오도변화에 의해 문턱전압이 상승하며, 게이트전압은 하강하고 분배전압은 상승하게 되어 차동증폭기의 출력인 웰전압이 감소하게 된다. 한편, 기준전압 발생회로에서 공정변화나 온도변화에 의해 문턱전압이 하강하게 되면 게이트전압은 상승하게 되고 분배전압은 하강하게 되어 차동증폭기의 출력인 웰전압은 증가하게된다. 따라서, 웰전압이 높아지게 되어 하강한 문턱전압을 보상하게 된다.

Claims (5)

1. 외부전원전압을 입력하여 전압강하된 기준전압을 기준전압 출력단자에 발생하는 분배수단; 상기 기준전압 출력단자와 접지사이에 연결되과 상기 분배수단에서 상기 기준전압이 전압강하된 클램핑 제어전압이 게이트에 인가되어 상기 기준전압을 소정 전압레벨로 클램핑하기 위항 피모스 트랜지스터; 상기 기준전압과 상기 클램핑 제어전압에 응담하여 상기 기준전압의 레벨변동을 보상하는 방향으로 상기 피모스 트랜지스터의 기판전압을 조정하기 위한 보상수단을 구비하는 것을 특징으로 하는 기준전압 발생회로.
제1항에 있어서, 상기 보상수단은 상기 기준전압을 전압분배하여 소정의 분배전압을 발생하는 분배기; 및 상기 분배전압과 상기 피모스 트랜지스터의 게이트에 인가되는 상기 클램핑 제어전압을 차동 증폭하고 그 결과 전압을 상기 피모스 트랜지스터의 기판전압으로 제공하는 차동증폭기를 구비하는 것을 특징으로 하는 기준전압 발생회로.
제2항에 있어서, 상기 차동 증폭기는 상기 기준전압과 공동 소오스 노드 사이에 제1드레인 부하를 통해서 연결되고 게이트에 상기 클램핑 제어전압이 공급되는 제1엔모스 트랜지스터; 상기 기준전압과 상기 공통 소오스노드 사이에 제2드레인 부하를 통해서 연결되고 게이트에 상기 분배전압이 공급되는 제2엔모스 트랜지스터; 상기 공통 소오스 노드와 접지사이에 전류통포가 연결되고 게이트에 상기 기준전압이 인가되는 전류싱크 트랜지스터; 및 상기 제2엔모스 트랜지스터의 드레인 출력을 사기 피모스 트랜지스터의 기판전압으로 제공하는 출력단자를 구비하는 것을 특징으로 하는 기준전압 발생회로.
제1항에 있어서, 상기 보상수단은 상기 기준전압을 근거로 발생되는 내부전원전압의 참조전압으로 사용되는 소정의 참조전압을 발생하는 참조전압 발생수단; 상기 참조전압을 전압분배하여 소정의 분배전압을 발생하는 분배기; 및 상기 분배전압과 상기 피모스 트랜지스터의 게이트에 인가되는 상기 클램핑 제어전압을 차동 증폭하고 그 결과 전압을 상기 피모스 트랜지스터의 기판전압으로 제공하는 차동증폭기를 구비하는 것을 특징으로 하는 기준전압 발생회로.
제4항에 있어서, 상기 차동 증폭기는 상기 참조전압과 공통 소오스 노드 사이에 제1드레인 부하를 통해서 연결되고 게이트 상기 클램핑 제어전압이 공급되는 제1엔모스 트랜지스터; 상기 참조전압과 상기 공통 소오스 노드 사이에 제2드레인 부하를 통해서 연결되고 게이트에 상기 분배전압이 공급되는 제2엔모스 트랜지스터;상기 공통 소오스 노드와 접지사이에 전류통로가 연결되고 게이트에 상기 참조전압이 인가되는 전류싱크 트랜지스터; 및 상기 제2엔모스 트랜지스터의 드레인 출력을 상기 피모스 트랜지스터의 기판전압으로 제공하는 출력단자를 구비하는 것을 특징으로 하는 기준전압 발생회로.
KR1019950009640A 1995-04-24 1995-04-24 기준전압발생회로 KR0141157B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950009640A KR0141157B1 (ko) 1995-04-24 1995-04-24 기준전압발생회로
JP10008696A JP3731833B2 (ja) 1995-04-24 1996-04-22 基準電圧発生回路
US08/636,116 US5783935A (en) 1995-04-24 1996-04-22 Reference voltage generator and method utilizing clamping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009640A KR0141157B1 (ko) 1995-04-24 1995-04-24 기준전압발생회로

Publications (2)

Publication Number Publication Date
KR960038542A KR960038542A (ko) 1996-11-21
KR0141157B1 true KR0141157B1 (ko) 1998-07-15

Family

ID=19412802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009640A KR0141157B1 (ko) 1995-04-24 1995-04-24 기준전압발생회로

Country Status (3)

Country Link
US (1) US5783935A (ko)
JP (1) JP3731833B2 (ko)
KR (1) KR0141157B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607164B1 (ko) * 1999-09-08 2006-08-01 삼성전자주식회사 기준 전압 발생 회로

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2772155B1 (fr) * 1997-12-10 2000-02-11 Matra Mhs Dispositif de generation d'une tension continue de reference
KR100272508B1 (ko) * 1997-12-12 2000-11-15 김영환 내부전압(vdd) 발생회로
KR20000056765A (ko) 1999-02-25 2000-09-15 김영환 온도변화에 무관한 전압조정회로
US6515534B2 (en) * 1999-12-30 2003-02-04 Intel Corporation Enhanced conductivity body biased PMOS driver
JP3868756B2 (ja) * 2001-04-10 2007-01-17 シャープ株式会社 半導体装置の内部電源電圧発生回路
JP3575453B2 (ja) * 2001-09-14 2004-10-13 ソニー株式会社 基準電圧発生回路
US6593726B1 (en) * 2002-02-15 2003-07-15 Micron Technology, Inc. Voltage converter system and method having a stable output voltage
US6894473B1 (en) * 2003-03-05 2005-05-17 Advanced Micro Devices, Inc. Fast bandgap reference circuit for use in a low power supply A/D booster
JP4212036B2 (ja) * 2003-06-19 2009-01-21 ローム株式会社 定電圧発生器
JP2005038482A (ja) * 2003-07-17 2005-02-10 Toshiba Microelectronics Corp 半導体装置
JP4162092B2 (ja) * 2004-08-31 2008-10-08 シャープ株式会社 バスドライバ装置および半導体集積回路
US7453251B1 (en) * 2005-01-18 2008-11-18 Intersil Americas Inc. Voltage tracking reference for a power regulator
US7283010B2 (en) * 2005-10-20 2007-10-16 Honeywell International Inc. Power supply compensated voltage and current supply
KR100675016B1 (ko) * 2006-02-25 2007-01-29 삼성전자주식회사 온도 의존성이 낮은 기준전압 발생회로
JP2013074749A (ja) * 2011-09-28 2013-04-22 Seiko Instruments Inc 過充電防止回路及び半導体装置
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4095164A (en) * 1976-10-05 1978-06-13 Rca Corporation Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages
US4368420A (en) * 1981-04-14 1983-01-11 Fairchild Camera And Instrument Corp. Supply voltage sense amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100607164B1 (ko) * 1999-09-08 2006-08-01 삼성전자주식회사 기준 전압 발생 회로

Also Published As

Publication number Publication date
KR960038542A (ko) 1996-11-21
JPH08305454A (ja) 1996-11-22
US5783935A (en) 1998-07-21
JP3731833B2 (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR0141157B1 (ko) 기준전압발생회로
JP4544458B2 (ja) 半導体装置
US4716307A (en) Regulated power supply for semiconductor chips with compensation for changes in electrical characteristics or chips and in external power supply
US6329871B2 (en) Reference voltage generation circuit using source followers
US4814686A (en) FET reference voltage generator which is impervious to input voltage fluctuations
US7782041B1 (en) Linear regulator for use with electronic circuits
EP0573240A2 (en) Reference voltage generator
KR0153545B1 (ko) 기준 전위 발생 회로
JP2925995B2 (ja) 半導体素子の基板電圧調整装置
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
US5864230A (en) Variation-compensated bias current generator
GB2265478A (en) Reference voltage generating circuit
US6175267B1 (en) Current compensating bias generator and method therefor
KR100428592B1 (ko) 기준 전압 발생 회로
US6081108A (en) Level shifter/amplifier circuit
JPH11312930A (ja) 差動増幅器
JP2871309B2 (ja) 電源電圧検知回路
KR20000061319A (ko) 온도 보상 회로를 구비한 기준전류 발생회로
JP3147042B2 (ja) 半導体集積回路
JPH04117007A (ja) 多出力定電流駆動回路
KR960008146Y1 (ko) 전류원 회로
WO1999050731A1 (en) Electrical device
KR20000047587A (ko) 중간 전원 기준 전압 발생기
KR19980078494A (ko) 백바이어스 전압 레벨 검출기
KR19980028490A (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee