JP3868756B2 - 半導体装置の内部電源電圧発生回路 - Google Patents
半導体装置の内部電源電圧発生回路 Download PDFInfo
- Publication number
- JP3868756B2 JP3868756B2 JP2001111818A JP2001111818A JP3868756B2 JP 3868756 B2 JP3868756 B2 JP 3868756B2 JP 2001111818 A JP2001111818 A JP 2001111818A JP 2001111818 A JP2001111818 A JP 2001111818A JP 3868756 B2 JP3868756 B2 JP 3868756B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- voltage
- supply voltage
- internal power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の内部電源電圧発生回路に関する。
【０００２】
【従来の技術】
図４は従来の一般的な半導体装置の機能を示す機能ブロック図である。
半導体装置では、本来の機能をつかさどる機能回路（論理回路や記憶回路、制御回路など）１１の他に、保護回路１２や入出力回路１３が備えられている。データやアドレス等の信号Ｓは、保護回路１２と入出力回路１３を経て機能回路１１に入出力される。
【０００３】
これらの保護回路１２、入出力回路１３、機能回路１１には、外部電源から電源Ｐが供給されている。そして、機能回路１１に対しては、あらかじめ設定された電圧が供給されるように構成されているのが普通である。
【０００４】
一般に、半導体装置は、製造時のプロセス変動に対しても仕様を満足するようにマージンを見込んで設計されている。しかし、近年、半導体装置の仕様が複雑になるにつれ、マージンを見込んだ設計が困難になっている。また、微細化が進むにつれ、プロセス変動に対する各素子の特性変動の度合いが大きくなっているので、この大きな特性変動を見込んだ設計は困難になっている。このために、仕様を満足しない半導体チップやウェーハが製造され、歩留まりが低下する可能性がますます増加している。
【０００５】
このような、プロセス変動に対する歩留まり低下を防止するものとして、特開平６−３２６５８８号公報に記載の半導体装置が知られている。この半導体装置は、半導体チップ毎にプロセス変動に応じた最適の動作電圧を供給し、それぞれの半導体チップを最適に近い条件で使えるようにして、各半導体チップの性能を最大限に引き出すことを可能にしようとするものである。
【０００６】
この半導体装置の内部電源電圧を発生させる回路を図５に示す。この内部電源電圧を発生させる回路は、参照電位生成回路１４と定電圧回路１５から構成されている。
【０００７】
参照電位生成回路１４は、抵抗Ｒと、複数のダイオードＤと、一部のダイオードＤにそれぞれ並列に接続された複数のフューズＦを有している。この参照電位生成回路１４は、外部電源電圧Ｖccを、抵抗ＲとダイオードＤで分圧して、参照電位Ｖref を生成する。
【０００８】
定電圧回路１５は、カレントミラー回路とソースフォロワ回路から構成されている。この定電圧回路１５は、参照電位Ｖref と同電位の内部電源電圧Ｖint を出力する。
【０００９】
この内部電源電圧を発生させる回路では、フューズＦの一部を切断することにより、所望の内部電源電圧Ｖint を発生させるようにしている。例えば、ダイオードＤにシリコンダイオードを用いた場合、シリコンダイオードは、一個あたり約０．６Ｖの順方向バイアスで電流が立ち上がるので、参照電位Ｖref は、約０．６Ｖにダイオードの段数を乗じたものとなる。このことを利用し、ヒューズＦを切断してダイオードＤの段数を変えることで、参照電位Ｖref の値を変更するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した電圧発生回路では、参照電位Ｖref は、ダイオードＤと抵抗Ｒの値のみで決定されるので、ダイオードＤの順方向電位（約０．６Ｖの電圧値）から決定される離散的な値しかとれない。例えば、上記のシリコンダイオードを用いた場合では、０．６Ｖの整数倍の値しかとれない。
【００１１】
また、最適な内部電源電圧Ｖint を選択するために、ヒューズＦを切断する工程が必要であるので、製造工程数の増加による製造コストの上昇と製造期間（ＴＡＴ）の長期化といった問題もある。
【００１２】
本発明は、このような事情を考慮してなされたもので、ヒューズの切断といった工程を増加させることなく、プロセス変動が発生した場合でも、半導体装置の性能を最大限に引き出せるように、適切な内部電源電圧を供給することの可能な半導体装置の内部電源電圧発生回路を提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、半導体装置の半導体チップ内に組み込まれた一つの電界効果トランジスタと複数の抵抗とで構成した分圧回路を有し、この分圧回路により、外部から供給される電源電圧を、電界効果トランジスタの導通・非導通によって２種の電圧に分圧し、この分圧した電圧を半導体チップ内に組み込まれた複数の電界効果トランジスタに内部電源電圧として供給する半導体装置の内部電源電圧発生回路であって、前記分圧回路が、抵抗からなる第１の回路と、抵抗と前記電界効果トランジスタとの直列回路と抵抗とを並列に接続した第２の回路とを、直列に接続した電圧自動調整回路からなる半導体装置の内部電源電圧発生回路である。
【００１４】
本発明では、外部から供給される電源電圧を分圧回路で分圧する際、分圧回路を構成する電界効果トランジスタの導通・非導通によって２種の電圧に分圧し、この分圧した電圧を半導体チップ内に組み込まれた複数の電界効果トランジスタに内部電源電圧として供給する。これにより、半導体チップ製造時のプロセス変動によって変化した半導体チップ内の電界効果トランジスタの閾値電圧の値に応じて、内部電源電圧の値を変化させる。
【００１５】
分圧回路で分圧される電圧の値は、分圧回路が電界効果トランジスタと抵抗とで構成されているため、電界効果トランジスタの導通状態（すなわち、導通または非導通）によって変化する。これは、電界効果トランジスタのゲート電極に一定値の電圧を印加し、この電圧値よりも、電界効果トランジスタの閾値電圧のほうが大きいのか、小さいのかによって、電界効果トランジスタの導通状態が変化することを利用している。
【００１６】
一般に、半導体チップ製造時のプロセス変動によって、半導体チップ内に組み込まれた電界効果トランジスタの閾値電圧が低くなった場合、スタンバイ時の消費電力が大きくなり、所望の仕様を満足しなくなる。これを防止するには、半導体チップ内に組み込まれた電界効果トランジスタに供給する内部電源電圧を少し下げることが効果的である。
【００１７】
本発明では、半導体チップ内に組み込まれた電界効果トランジスタの閾値電圧、つまり分圧回路の電界効果トランジスタの閾値電圧が、電界効果トランジスタのゲート電極に印加された一定の電圧値よりも高い場合には、電界効果トランジスタが非導通状態であるため、その非導通状態の回路定数に応じた電圧が分圧回路から出力される。
【００１８】
一方、プロセス変動により、分圧回路の電界効果トランジスタの閾値電圧が、電界効果トランジスタのゲート電極に印加された一定の電圧値よりも下がった場合には、電界効果トランジスタが導通状態になるため、分圧回路の回路定数が切り替わり、導通状態の回路定数に応じた電圧が分圧回路から出力される。
【００１９】
このようにして、電界効果トランジスタの閾値電圧が下がった場合には、分圧回路の回路定数を変化させ、半導体チップ内に組み込まれた電界効果トランジスタに供給する内部電源電圧を低下させるようにしている。
【００２０】
したがって、本発明によれば、半導体装置内に備えられた内部電源電圧回路のヒューズの切断といったような工程を経ることなく、半導体チップ毎にプロセス変動に応じた最適の内部動作電圧を供給することができるため、それぞれの半導体チップを最適に近い条件で使うことが可能になる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図３に基づき説明するが、本発明はこれに限定されるものではなく、種々の変更が可能である。
【００２２】
図１は本発明の内部電源電圧発生回路が適用される半導体装置の機能ブロック図である。
本半導体装置は、本来の機能をつかさどる機能回路（論理回路や記憶回路、制御回路など）１１と、保護回路１２、入出力回路１３、及び内部電源電圧発生回路１から構成されている。データやアドレス等の信号Ｓは、保護回路１２と入出力回路１３を経て機能回路１１に入出力される。
【００２３】
保護回路１２、入出力回路１３、及び内部電源電圧発生回路１には、外部電源から電源Ｐが供給されている。機能回路１１の電源は内部電源電圧発生回路１により供給されている。この内部電源電圧発生回路１から発生される内部電源電圧は、本半導体装置の製造時のプロセス変動に応じて、最適な電圧値が自動的に設定されるようになっている。
【００２４】
すなわち、後述するＦＥＴ（電界効果トランジスタ）のオン・オフ特性の利用により、あらかじめ設定された複数の内部電源電圧の中から、所望の内部電源電圧を自動的に選択して発生させ、機能回路１１に供給する構成となっている。
以下、内部電源電圧発生回路１の２つの実施形態を説明する。
【００２５】
実施形態１
図２は本発明の内部電源電圧発生回路の実施形態１の構成を示す回路図である。
本実施形態の内部電源電圧発生回路は、基準電位発生回路２と、電圧自動調整回路３と、定電圧回路１５から構成されている。定電圧回路１５は図５の定電圧回路１５と同様に、カレントミラー回路とソースフォロワ回路から構成され、参照電位Ｖref と同電位の内部電源電圧Ｖint を出力するものである。
【００２６】
基準電位発生回路２は、抵抗Ｒ４とダイオードＤ１を有している。この基準電位発生回路２は、外部電源電圧Ｖccを、抵抗Ｒ４とダイオードＤ１で分圧して、判断電位Ｖcri を生成する。ダイオードＤ１は約０．６Ｖのバイアスで順方向電流が立ち上がるものを用いており、このため、判断電位Ｖcri は約０．６Ｖである。
【００２７】
電圧自動調整回路３は、抵抗Ｒ１，Ｒ２，Ｒ３とトランジスタＴｒ１を有している。この回路構成は、抵抗Ｒ１からなる第１の回路と、抵抗Ｒ２とトランジスタＴｒ１との直列回路と抵抗Ｒ３とを並列に接続した第２の回路とを、直列に接続した構成となっている。
【００２８】
トランジスタＴｒ１としては、Ｎ−ＭＯＳ ＦＥＴを用いている。このＮ−ＭＯＳ ＦＥＴは、本半導体装置の半導体チップ内に組み込まれたものであり、基板、ドレイン、ソース、ゲート等は、機能回路１１内のＮ−ＭＯＳ ＦＥＴと同じ素子を適用しているため、特性も同じ特性となっている。
【００２９】
この電圧自動調整回路３は、外部電源電圧Ｖccを、抵抗器Ｒ１，Ｒ２，Ｒ３とトランジスタＴｒ１で分圧して、参照電位Ｖref を生成する。この電圧自動調整回路３では、抵抗Ｒ２に直列にトランジスタＴｒ１が接続されており、このトランジスタＴｒ１のゲート電極には、このトランジスタの導通を制御する判断電位Ｖcri が印加されている。そして、このトランジスタＴｒ１が導通するか否かにより、あらかじめ設定された２種類の参照電位Ｖref の内から、所望の１種類の参照電位Ｖref を選択して発生させるようになっている。
【００３０】
ところで、製造時のプロセス変動により、機能回路１１内のトランジスタの閾値電圧が低くなった場合、次のような問題が生ずる。すなわち、例えば、設計の時点では０．６Ｖに設定していた閾値電圧が、プロセス変動で０．６Ｖより低くなった場合には、機能回路１１に供給する内部電源電圧を下げないで、通常の使い方をすると、スタンバイ時の消費電力が増え、半導体チップの仕様を満足しなくなる。これに対しては、機能回路１１に供給する内部電源電圧を下げることで、スタンバイ時の消費電力を下げることができ、半導体チップの性能、仕様を最大限に引き出せることがわかっている。
【００３１】
したがって、機能回路１１内のトランジスタの閾値電圧が低くなった場合には、内部電源電圧を下げてやれば、スタンバイ時に流れる電流を抑えた最適に近い条件で、機能回路１１内のトランジスタを使用することができる。
【００３２】
具体的な例を挙げると、電圧自動調整回路３のトランジスタＴｒ１のゲート電極に、判断電位Ｖcri として、例えば０．６Ｖを印加する。
【００３３】
この時、製造時のプロセス変動によって、トランジスタＴｒ１の閾値電圧の値（機能回路１１内のトランジスタの閾値電圧の値も同様）が、設計時の０．６Ｖから変化しているものとする。通常、この閾値電圧の値は、０．６±０．２Ｖ、つまり０．４〜０．８Ｖ程度の幅で変化する。
【００３４】
この閾値電圧の変化によって、トランジスタＴｒ１の導通・非導通は以下のように決定される。判断電位Ｖcri として０．６Ｖが印加されている場合、トランジスタＴｒ１の閾値電圧が０．６Ｖ以上になっていれば、トランジスタＴｒ１は非導通である。しかし、トランジスタＴｒ１の閾値電圧が０．６Ｖ未満になっていれば、トランジスタＴｒ１は導通する。
【００３５】
このトランジスタＴｒ１の導通・非導通に応じて、抵抗Ｒ１，Ｒ２，Ｒ３からなる合成抵抗の値も変化し、参照電位Ｖref を下記の２つの式にしたがって変化させることになり、トランジスタの閾値電圧が低い場合に内部電源電圧Ｖint を下げることが可能になる。
【００３６】
すなわち、上述したように、判断電位Ｖcri が０．６Ｖの場合、トランジスタＴｒ１の閾値電圧が０．６Ｖ以上であれば、トランジスタＴｒ１は非導通である。この時、参照電位Ｖref は下記の式で表すことができる。
トランジスタＴｒ１が非導通の場合：
Ｖref ＝Ｖcc×Ｒ３／（Ｒ１＋Ｒ３）
一例として、Ｖcc＝５Ｖで、Ｒ１＝１０Ω、Ｒ２＝１００Ω、Ｒ３＝５０００Ωに設定していたとすると、参照電位Ｖref は４．９９Ｖである。
【００３７】
本式によれば、外部電源電圧Ｖccが２．５〜５Ｖの範囲であれば、抵抗Ｒ１を１０〜１００Ω、抵抗Ｒ２を１０〜１ＫΩ、抵抗Ｒ３を１ＫΩ〜１０ＫΩ程度に設定することで、参照電位Ｖref を２．３〜４．９Ｖ程度に設定することが可能となる。
【００３８】
一方、トランジスタＴｒ１の閾値電圧が０．６Ｖ未満であれば、トランジスタＴｒ１は導通する。この時、参照電位Ｖref は下記の式で表すことができる。
トランジスタＴｒ１が導通の場合：
Ｖref ＝Ｖcc×Ｒ２×Ｒ３／（Ｒ１×Ｒ２＋Ｒ２×Ｒ３＋Ｒ１×Ｒ３）
上記と同様に、Ｖcc＝５Ｖで、Ｒ１＝１０Ω、Ｒ２＝１００Ω、Ｒ３＝５０００Ωに設定していたとすると、参照電位Ｖref は４．５４Ｖに下がる。
【００３９】
本式によれば、外部電源電圧Ｖccが２．５〜５Ｖの範囲であれば、抵抗Ｒ１を１０〜１００Ω、抵抗Ｒ２を１０〜５００Ω、抵抗Ｒ３を１ＫΩ〜１０ＫΩ程度に設定することで、参照電位Ｖref を０．４５〜４．９Ｖ程度に設定することが可能となる。
【００４０】
このように、プロセス変動によるトランジスタＴｒ１の閾値電圧の変化に応じて、参照電位Ｖref が変化するので、これにより内部電源電圧Ｖint を変化させることができる。具体的には、プロセス変動でトランジスタＴｒ１の閾値電圧が下がっていれば、参照電位Ｖref が下がるので、内部電源電圧Ｖint を下げることができる。
【００４１】
実施形態２
図３は本発明の内部電源電圧発生回路の実施形態２の構成を示す回路図である。
【００４２】
本実施形態の内部電源電圧発生回路は、実施形態１とは基準電位発生回路４のみが異なり、電圧自動調整回路３と定電圧回路１５については同じ構成となっている。
本基準電位発生回路４は、抵抗Ｒ４と抵抗Ｒ５とを有しており、外部電源電圧Ｖccを、抵抗Ｒ４と抵抗Ｒ５で分圧して、判断電位Ｖcri を生成する。
【００４３】
実施形態１では、電圧自動調整回路３のトランジスタＴｒ１の導通・非導通を決定するための判断電位Ｖcri の値を、抵抗Ｒ４とダイオードＤ１で決定していた。
【００４４】
ダイオードＤ１は、例えばシリコンダイオードを用いた場合、約０．６Ｖのバイアスで順方向電流が立ち上がる。この精度は比較的高いため、判断電位Ｖcri を約０．６Ｖの値に設定する場合は好都合であるが、その値しかとれない。
【００４５】
したがって、本実施形態では、ダイオードＤ１の代わりに抵抗を用いている。抵抗を用いた場合には、抵抗値の変化で、参照電位Ｖref の値を容易に変更することができる。
【００４６】
この内部電源電圧発生回路では、基準電位発生回路４で発生する判断電位Ｖcri は下記の式で表すことができる。
Ｖcri ＝Ｖcc×Ｒ５／（Ｒ４＋Ｒ５）
抵抗Ｒ４の値と抵抗Ｒ５の値を任意に設定すれば、判断電位Ｖcri の値を任意に変化させることができる。
【００４７】
この基準電位発生回路４によれば、外部電源電圧Ｖccが２．５〜５Ｖの範囲であれば、抵抗Ｒ４を２０〜３０００Ω、抵抗Ｒ５を２０〜２００Ω程度に設定することで、判断電位Ｖcri を０．０２〜４．５Ｖ程度に設定することができる。
【００４８】
なお、外部電源電圧Ｖccが２．５〜５Ｖの範囲外であっても、抵抗Ｒ４の値と抵抗Ｒ５の値を変更することで、判断電位Ｖcri の値を適切に設定することができる。
【００４９】
【発明の効果】
本発明によれば、ヒューズの切断といった工程を増加させることなく、最適な内部電源電圧を供給することができるので、半導体チップの性能を最大限に引き出すことができるとともに、歩留まりの低下を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の内部電源電圧発生回路が適用される半導体装置の機能ブロック図である。
【図２】本発明の内部電源電圧発生回路の実施形態１の構成を示す回路図である。
【図３】本発明の内部電源電圧発生回路の実施形態２の構成を示す回路図である。
【図４】従来の一般的な半導体装置の機能を示す機能ブロック図である。
【図５】従来の半導体装置の内部電源電圧を発生させる回路を示す図である。
【符号の説明】
１ 内部電源電圧発生回路
２，４ 基準電位発生回路
３ 電圧自動調整回路
１１ 機能回路
１２ 保護回路
１３ 入出力回路
１５ 定電圧回路
Ｄ１ ダイオード
Ｇｎｄ 接地電圧
Ｐ 電源
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
Ｓ 信号
Ｔｒ１ トランジスタ
Ｖcc 外部電源電圧
Ｖcri 判断電位
Ｖint 内部電源電圧
Ｖref 参照電位
【発明の属する技術分野】
本発明は、半導体装置の内部電源電圧発生回路に関する。
【０００２】
【従来の技術】
図４は従来の一般的な半導体装置の機能を示す機能ブロック図である。
半導体装置では、本来の機能をつかさどる機能回路（論理回路や記憶回路、制御回路など）１１の他に、保護回路１２や入出力回路１３が備えられている。データやアドレス等の信号Ｓは、保護回路１２と入出力回路１３を経て機能回路１１に入出力される。
【０００３】
これらの保護回路１２、入出力回路１３、機能回路１１には、外部電源から電源Ｐが供給されている。そして、機能回路１１に対しては、あらかじめ設定された電圧が供給されるように構成されているのが普通である。
【０００４】
一般に、半導体装置は、製造時のプロセス変動に対しても仕様を満足するようにマージンを見込んで設計されている。しかし、近年、半導体装置の仕様が複雑になるにつれ、マージンを見込んだ設計が困難になっている。また、微細化が進むにつれ、プロセス変動に対する各素子の特性変動の度合いが大きくなっているので、この大きな特性変動を見込んだ設計は困難になっている。このために、仕様を満足しない半導体チップやウェーハが製造され、歩留まりが低下する可能性がますます増加している。
【０００５】
このような、プロセス変動に対する歩留まり低下を防止するものとして、特開平６−３２６５８８号公報に記載の半導体装置が知られている。この半導体装置は、半導体チップ毎にプロセス変動に応じた最適の動作電圧を供給し、それぞれの半導体チップを最適に近い条件で使えるようにして、各半導体チップの性能を最大限に引き出すことを可能にしようとするものである。
【０００６】
この半導体装置の内部電源電圧を発生させる回路を図５に示す。この内部電源電圧を発生させる回路は、参照電位生成回路１４と定電圧回路１５から構成されている。
【０００７】
参照電位生成回路１４は、抵抗Ｒと、複数のダイオードＤと、一部のダイオードＤにそれぞれ並列に接続された複数のフューズＦを有している。この参照電位生成回路１４は、外部電源電圧Ｖccを、抵抗ＲとダイオードＤで分圧して、参照電位Ｖref を生成する。
【０００８】
定電圧回路１５は、カレントミラー回路とソースフォロワ回路から構成されている。この定電圧回路１５は、参照電位Ｖref と同電位の内部電源電圧Ｖint を出力する。
【０００９】
この内部電源電圧を発生させる回路では、フューズＦの一部を切断することにより、所望の内部電源電圧Ｖint を発生させるようにしている。例えば、ダイオードＤにシリコンダイオードを用いた場合、シリコンダイオードは、一個あたり約０．６Ｖの順方向バイアスで電流が立ち上がるので、参照電位Ｖref は、約０．６Ｖにダイオードの段数を乗じたものとなる。このことを利用し、ヒューズＦを切断してダイオードＤの段数を変えることで、参照電位Ｖref の値を変更するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記した電圧発生回路では、参照電位Ｖref は、ダイオードＤと抵抗Ｒの値のみで決定されるので、ダイオードＤの順方向電位（約０．６Ｖの電圧値）から決定される離散的な値しかとれない。例えば、上記のシリコンダイオードを用いた場合では、０．６Ｖの整数倍の値しかとれない。
【００１１】
また、最適な内部電源電圧Ｖint を選択するために、ヒューズＦを切断する工程が必要であるので、製造工程数の増加による製造コストの上昇と製造期間（ＴＡＴ）の長期化といった問題もある。
【００１２】
本発明は、このような事情を考慮してなされたもので、ヒューズの切断といった工程を増加させることなく、プロセス変動が発生した場合でも、半導体装置の性能を最大限に引き出せるように、適切な内部電源電圧を供給することの可能な半導体装置の内部電源電圧発生回路を提供するものである。
【００１３】
【課題を解決するための手段】
本発明は、半導体装置の半導体チップ内に組み込まれた一つの電界効果トランジスタと複数の抵抗とで構成した分圧回路を有し、この分圧回路により、外部から供給される電源電圧を、電界効果トランジスタの導通・非導通によって２種の電圧に分圧し、この分圧した電圧を半導体チップ内に組み込まれた複数の電界効果トランジスタに内部電源電圧として供給する半導体装置の内部電源電圧発生回路であって、前記分圧回路が、抵抗からなる第１の回路と、抵抗と前記電界効果トランジスタとの直列回路と抵抗とを並列に接続した第２の回路とを、直列に接続した電圧自動調整回路からなる半導体装置の内部電源電圧発生回路である。
【００１４】
本発明では、外部から供給される電源電圧を分圧回路で分圧する際、分圧回路を構成する電界効果トランジスタの導通・非導通によって２種の電圧に分圧し、この分圧した電圧を半導体チップ内に組み込まれた複数の電界効果トランジスタに内部電源電圧として供給する。これにより、半導体チップ製造時のプロセス変動によって変化した半導体チップ内の電界効果トランジスタの閾値電圧の値に応じて、内部電源電圧の値を変化させる。
【００１５】
分圧回路で分圧される電圧の値は、分圧回路が電界効果トランジスタと抵抗とで構成されているため、電界効果トランジスタの導通状態（すなわち、導通または非導通）によって変化する。これは、電界効果トランジスタのゲート電極に一定値の電圧を印加し、この電圧値よりも、電界効果トランジスタの閾値電圧のほうが大きいのか、小さいのかによって、電界効果トランジスタの導通状態が変化することを利用している。
【００１６】
一般に、半導体チップ製造時のプロセス変動によって、半導体チップ内に組み込まれた電界効果トランジスタの閾値電圧が低くなった場合、スタンバイ時の消費電力が大きくなり、所望の仕様を満足しなくなる。これを防止するには、半導体チップ内に組み込まれた電界効果トランジスタに供給する内部電源電圧を少し下げることが効果的である。
【００１７】
本発明では、半導体チップ内に組み込まれた電界効果トランジスタの閾値電圧、つまり分圧回路の電界効果トランジスタの閾値電圧が、電界効果トランジスタのゲート電極に印加された一定の電圧値よりも高い場合には、電界効果トランジスタが非導通状態であるため、その非導通状態の回路定数に応じた電圧が分圧回路から出力される。
【００１８】
一方、プロセス変動により、分圧回路の電界効果トランジスタの閾値電圧が、電界効果トランジスタのゲート電極に印加された一定の電圧値よりも下がった場合には、電界効果トランジスタが導通状態になるため、分圧回路の回路定数が切り替わり、導通状態の回路定数に応じた電圧が分圧回路から出力される。
【００１９】
このようにして、電界効果トランジスタの閾値電圧が下がった場合には、分圧回路の回路定数を変化させ、半導体チップ内に組み込まれた電界効果トランジスタに供給する内部電源電圧を低下させるようにしている。
【００２０】
したがって、本発明によれば、半導体装置内に備えられた内部電源電圧回路のヒューズの切断といったような工程を経ることなく、半導体チップ毎にプロセス変動に応じた最適の内部動作電圧を供給することができるため、それぞれの半導体チップを最適に近い条件で使うことが可能になる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図１〜図３に基づき説明するが、本発明はこれに限定されるものではなく、種々の変更が可能である。
【００２２】
図１は本発明の内部電源電圧発生回路が適用される半導体装置の機能ブロック図である。
本半導体装置は、本来の機能をつかさどる機能回路（論理回路や記憶回路、制御回路など）１１と、保護回路１２、入出力回路１３、及び内部電源電圧発生回路１から構成されている。データやアドレス等の信号Ｓは、保護回路１２と入出力回路１３を経て機能回路１１に入出力される。
【００２３】
保護回路１２、入出力回路１３、及び内部電源電圧発生回路１には、外部電源から電源Ｐが供給されている。機能回路１１の電源は内部電源電圧発生回路１により供給されている。この内部電源電圧発生回路１から発生される内部電源電圧は、本半導体装置の製造時のプロセス変動に応じて、最適な電圧値が自動的に設定されるようになっている。
【００２４】
すなわち、後述するＦＥＴ（電界効果トランジスタ）のオン・オフ特性の利用により、あらかじめ設定された複数の内部電源電圧の中から、所望の内部電源電圧を自動的に選択して発生させ、機能回路１１に供給する構成となっている。
以下、内部電源電圧発生回路１の２つの実施形態を説明する。
【００２５】
実施形態１
図２は本発明の内部電源電圧発生回路の実施形態１の構成を示す回路図である。
本実施形態の内部電源電圧発生回路は、基準電位発生回路２と、電圧自動調整回路３と、定電圧回路１５から構成されている。定電圧回路１５は図５の定電圧回路１５と同様に、カレントミラー回路とソースフォロワ回路から構成され、参照電位Ｖref と同電位の内部電源電圧Ｖint を出力するものである。
【００２６】
基準電位発生回路２は、抵抗Ｒ４とダイオードＤ１を有している。この基準電位発生回路２は、外部電源電圧Ｖccを、抵抗Ｒ４とダイオードＤ１で分圧して、判断電位Ｖcri を生成する。ダイオードＤ１は約０．６Ｖのバイアスで順方向電流が立ち上がるものを用いており、このため、判断電位Ｖcri は約０．６Ｖである。
【００２７】
電圧自動調整回路３は、抵抗Ｒ１，Ｒ２，Ｒ３とトランジスタＴｒ１を有している。この回路構成は、抵抗Ｒ１からなる第１の回路と、抵抗Ｒ２とトランジスタＴｒ１との直列回路と抵抗Ｒ３とを並列に接続した第２の回路とを、直列に接続した構成となっている。
【００２８】
トランジスタＴｒ１としては、Ｎ−ＭＯＳ ＦＥＴを用いている。このＮ−ＭＯＳ ＦＥＴは、本半導体装置の半導体チップ内に組み込まれたものであり、基板、ドレイン、ソース、ゲート等は、機能回路１１内のＮ−ＭＯＳ ＦＥＴと同じ素子を適用しているため、特性も同じ特性となっている。
【００２９】
この電圧自動調整回路３は、外部電源電圧Ｖccを、抵抗器Ｒ１，Ｒ２，Ｒ３とトランジスタＴｒ１で分圧して、参照電位Ｖref を生成する。この電圧自動調整回路３では、抵抗Ｒ２に直列にトランジスタＴｒ１が接続されており、このトランジスタＴｒ１のゲート電極には、このトランジスタの導通を制御する判断電位Ｖcri が印加されている。そして、このトランジスタＴｒ１が導通するか否かにより、あらかじめ設定された２種類の参照電位Ｖref の内から、所望の１種類の参照電位Ｖref を選択して発生させるようになっている。
【００３０】
ところで、製造時のプロセス変動により、機能回路１１内のトランジスタの閾値電圧が低くなった場合、次のような問題が生ずる。すなわち、例えば、設計の時点では０．６Ｖに設定していた閾値電圧が、プロセス変動で０．６Ｖより低くなった場合には、機能回路１１に供給する内部電源電圧を下げないで、通常の使い方をすると、スタンバイ時の消費電力が増え、半導体チップの仕様を満足しなくなる。これに対しては、機能回路１１に供給する内部電源電圧を下げることで、スタンバイ時の消費電力を下げることができ、半導体チップの性能、仕様を最大限に引き出せることがわかっている。
【００３１】
したがって、機能回路１１内のトランジスタの閾値電圧が低くなった場合には、内部電源電圧を下げてやれば、スタンバイ時に流れる電流を抑えた最適に近い条件で、機能回路１１内のトランジスタを使用することができる。
【００３２】
具体的な例を挙げると、電圧自動調整回路３のトランジスタＴｒ１のゲート電極に、判断電位Ｖcri として、例えば０．６Ｖを印加する。
【００３３】
この時、製造時のプロセス変動によって、トランジスタＴｒ１の閾値電圧の値（機能回路１１内のトランジスタの閾値電圧の値も同様）が、設計時の０．６Ｖから変化しているものとする。通常、この閾値電圧の値は、０．６±０．２Ｖ、つまり０．４〜０．８Ｖ程度の幅で変化する。
【００３４】
この閾値電圧の変化によって、トランジスタＴｒ１の導通・非導通は以下のように決定される。判断電位Ｖcri として０．６Ｖが印加されている場合、トランジスタＴｒ１の閾値電圧が０．６Ｖ以上になっていれば、トランジスタＴｒ１は非導通である。しかし、トランジスタＴｒ１の閾値電圧が０．６Ｖ未満になっていれば、トランジスタＴｒ１は導通する。
【００３５】
このトランジスタＴｒ１の導通・非導通に応じて、抵抗Ｒ１，Ｒ２，Ｒ３からなる合成抵抗の値も変化し、参照電位Ｖref を下記の２つの式にしたがって変化させることになり、トランジスタの閾値電圧が低い場合に内部電源電圧Ｖint を下げることが可能になる。
【００３６】
すなわち、上述したように、判断電位Ｖcri が０．６Ｖの場合、トランジスタＴｒ１の閾値電圧が０．６Ｖ以上であれば、トランジスタＴｒ１は非導通である。この時、参照電位Ｖref は下記の式で表すことができる。
トランジスタＴｒ１が非導通の場合：
Ｖref ＝Ｖcc×Ｒ３／（Ｒ１＋Ｒ３）
一例として、Ｖcc＝５Ｖで、Ｒ１＝１０Ω、Ｒ２＝１００Ω、Ｒ３＝５０００Ωに設定していたとすると、参照電位Ｖref は４．９９Ｖである。
【００３７】
本式によれば、外部電源電圧Ｖccが２．５〜５Ｖの範囲であれば、抵抗Ｒ１を１０〜１００Ω、抵抗Ｒ２を１０〜１ＫΩ、抵抗Ｒ３を１ＫΩ〜１０ＫΩ程度に設定することで、参照電位Ｖref を２．３〜４．９Ｖ程度に設定することが可能となる。
【００３８】
一方、トランジスタＴｒ１の閾値電圧が０．６Ｖ未満であれば、トランジスタＴｒ１は導通する。この時、参照電位Ｖref は下記の式で表すことができる。
トランジスタＴｒ１が導通の場合：
Ｖref ＝Ｖcc×Ｒ２×Ｒ３／（Ｒ１×Ｒ２＋Ｒ２×Ｒ３＋Ｒ１×Ｒ３）
上記と同様に、Ｖcc＝５Ｖで、Ｒ１＝１０Ω、Ｒ２＝１００Ω、Ｒ３＝５０００Ωに設定していたとすると、参照電位Ｖref は４．５４Ｖに下がる。
【００３９】
本式によれば、外部電源電圧Ｖccが２．５〜５Ｖの範囲であれば、抵抗Ｒ１を１０〜１００Ω、抵抗Ｒ２を１０〜５００Ω、抵抗Ｒ３を１ＫΩ〜１０ＫΩ程度に設定することで、参照電位Ｖref を０．４５〜４．９Ｖ程度に設定することが可能となる。
【００４０】
このように、プロセス変動によるトランジスタＴｒ１の閾値電圧の変化に応じて、参照電位Ｖref が変化するので、これにより内部電源電圧Ｖint を変化させることができる。具体的には、プロセス変動でトランジスタＴｒ１の閾値電圧が下がっていれば、参照電位Ｖref が下がるので、内部電源電圧Ｖint を下げることができる。
【００４１】
実施形態２
図３は本発明の内部電源電圧発生回路の実施形態２の構成を示す回路図である。
【００４２】
本実施形態の内部電源電圧発生回路は、実施形態１とは基準電位発生回路４のみが異なり、電圧自動調整回路３と定電圧回路１５については同じ構成となっている。
本基準電位発生回路４は、抵抗Ｒ４と抵抗Ｒ５とを有しており、外部電源電圧Ｖccを、抵抗Ｒ４と抵抗Ｒ５で分圧して、判断電位Ｖcri を生成する。
【００４３】
実施形態１では、電圧自動調整回路３のトランジスタＴｒ１の導通・非導通を決定するための判断電位Ｖcri の値を、抵抗Ｒ４とダイオードＤ１で決定していた。
【００４４】
ダイオードＤ１は、例えばシリコンダイオードを用いた場合、約０．６Ｖのバイアスで順方向電流が立ち上がる。この精度は比較的高いため、判断電位Ｖcri を約０．６Ｖの値に設定する場合は好都合であるが、その値しかとれない。
【００４５】
したがって、本実施形態では、ダイオードＤ１の代わりに抵抗を用いている。抵抗を用いた場合には、抵抗値の変化で、参照電位Ｖref の値を容易に変更することができる。
【００４６】
この内部電源電圧発生回路では、基準電位発生回路４で発生する判断電位Ｖcri は下記の式で表すことができる。
Ｖcri ＝Ｖcc×Ｒ５／（Ｒ４＋Ｒ５）
抵抗Ｒ４の値と抵抗Ｒ５の値を任意に設定すれば、判断電位Ｖcri の値を任意に変化させることができる。
【００４７】
この基準電位発生回路４によれば、外部電源電圧Ｖccが２．５〜５Ｖの範囲であれば、抵抗Ｒ４を２０〜３０００Ω、抵抗Ｒ５を２０〜２００Ω程度に設定することで、判断電位Ｖcri を０．０２〜４．５Ｖ程度に設定することができる。
【００４８】
なお、外部電源電圧Ｖccが２．５〜５Ｖの範囲外であっても、抵抗Ｒ４の値と抵抗Ｒ５の値を変更することで、判断電位Ｖcri の値を適切に設定することができる。
【００４９】
【発明の効果】
本発明によれば、ヒューズの切断といった工程を増加させることなく、最適な内部電源電圧を供給することができるので、半導体チップの性能を最大限に引き出すことができるとともに、歩留まりの低下を防止することが可能となる。
【図面の簡単な説明】
【図１】本発明の内部電源電圧発生回路が適用される半導体装置の機能ブロック図である。
【図２】本発明の内部電源電圧発生回路の実施形態１の構成を示す回路図である。
【図３】本発明の内部電源電圧発生回路の実施形態２の構成を示す回路図である。
【図４】従来の一般的な半導体装置の機能を示す機能ブロック図である。
【図５】従来の半導体装置の内部電源電圧を発生させる回路を示す図である。
【符号の説明】
１ 内部電源電圧発生回路
２，４ 基準電位発生回路
３ 電圧自動調整回路
１１ 機能回路
１２ 保護回路
１３ 入出力回路
１５ 定電圧回路
Ｄ１ ダイオード
Ｇｎｄ 接地電圧
Ｐ 電源
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５ 抵抗
Ｓ 信号
Ｔｒ１ トランジスタ
Ｖcc 外部電源電圧
Ｖcri 判断電位
Ｖint 内部電源電圧
Ｖref 参照電位
Claims (6)
- 半導体装置の半導体チップ内に組み込まれた一つの電界効果トランジスタと複数の抵抗とで構成した分圧回路を有し、この分圧回路により、外部から供給される電源電圧を、電界効果トランジスタの導通・非導通によって２種の電圧に分圧し、この分圧した電圧を半導体チップ内に組み込まれた複数の電界効果トランジスタに内部電源電圧として供給する半導体装置の内部電源電圧発生回路であって、
前記分圧回路が、抵抗からなる第１の回路と、抵抗と前記電界効果トランジスタとの直列回路と抵抗とを並列に接続した第２の回路とを、直列に接続した電圧自動調整回路からなる半導体装置の内部電源電圧発生回路。 - 前記分圧回路が、外部から供給される電源電圧を、電界効果トランジスタの導通・非導通によって２種の電圧に分圧することで、半導体チップ製造時のプロセス変動によって変化した半導体チップ内の電界効果トランジスタの閾値電圧の値に応じて、内部電源電圧の値を変化させる請求項１記載の半導体装置の内部電源電圧発生回路。
- 前記電圧自動調整回路の電界効果トランジスタのゲート電極に印加するための電圧を供給する基準電位発生回路をさらに備えてなる請求項１記載の半導体装置の内部電源電圧発生回路。
- 前記基準電位発生回路が、抵抗とダイオードを直列に接続した回路を有し、この回路を用いて外部から供給される電源電圧を分圧し、この分圧した電圧を電界効果トランジスタのゲート電極に印加するための電圧として出力する請求項３記載の半導体装置の内部電源電圧発生回路。
- 前記基準電位発生回路が、複数の抵抗を直列に接続した回路を有し、この回路を用いて外部から供給される電源電圧を分圧し、この分圧した電圧を電界効果トランジスタのゲート電極に印加するための電圧として出力する請求項３記載の半導体装置の内部電源電圧発生回路。
- 前記電圧自動調整回路からの出力を受けて内部電源電圧を発生させる定電圧回路をさらに備えてなる請求項１記載の半導体装置の内部電源電圧発生回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111818A JP3868756B2 (ja) | 2001-04-10 | 2001-04-10 | 半導体装置の内部電源電圧発生回路 |
| TW091107103A TW541679B (en) | 2001-04-10 | 2002-04-09 | Internal power voltage generating circuit of semiconductor device |
| US10/118,426 US6677801B2 (en) | 2001-04-10 | 2002-04-09 | Internal power voltage generating circuit of semiconductor device |
| KR10-2002-0019450A KR100463228B1 (ko) | 2001-04-10 | 2002-04-10 | 반도체장치의 내부전원전압 발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001111818A JP3868756B2 (ja) | 2001-04-10 | 2001-04-10 | 半導体装置の内部電源電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002304890A JP2002304890A (ja) | 2002-10-18 |
| JP3868756B2 true JP3868756B2 (ja) | 2007-01-17 |
Family
ID=18963348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001111818A Expired - Fee Related JP3868756B2 (ja) | 2001-04-10 | 2001-04-10 | 半導体装置の内部電源電圧発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6677801B2 (ja) |
| JP (1) | JP3868756B2 (ja) |
| KR (1) | KR100463228B1 (ja) |
| TW (1) | TW541679B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10218097B4 (de) * | 2002-04-23 | 2004-02-26 | Infineon Technologies Ag | Schaltungsanordnung zur Spannungsregelung |
| TWI225978B (en) * | 2003-08-25 | 2005-01-01 | Faraday Tech Corp | Voltage clamper capable of controlling a voltage drop according to an external input voltage |
| KR100605589B1 (ko) | 2003-12-30 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 소자의 내부전압 발생회로 |
| KR100596977B1 (ko) * | 2004-08-20 | 2006-07-05 | 삼성전자주식회사 | 외부 기준 전압과 내부 기준 전압을 동시에 이용하는 기준전압 발생 회로 및 이를 이용한 기준 전압 발생 방법 |
| KR101377155B1 (ko) * | 2007-07-19 | 2014-03-26 | 삼성전자주식회사 | 내부 전원전압 발생장치 및 그것의 제어 방법, 그리고그것을 포함하는 반도체 메모리 장치 및 시스템 |
| US20100171547A1 (en) * | 2009-01-07 | 2010-07-08 | Fang Emerson S | Pseudo bandgap voltage reference circuit |
| US8154320B1 (en) * | 2009-03-24 | 2012-04-10 | Lockheed Martin Corporation | Voltage level shifter |
| JP5318676B2 (ja) * | 2009-06-25 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2014126947A (ja) | 2012-12-25 | 2014-07-07 | Toshiba Corp | 半導体装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4857769A (en) * | 1987-01-14 | 1989-08-15 | Hitachi, Ltd. | Threshold voltage fluctuation compensation circuit for FETS |
| FR2619958B1 (fr) * | 1987-08-31 | 1992-02-21 | Thomson Semiconducteurs | Circuit de detection de seuil de temperature |
| JP3057100B2 (ja) * | 1991-02-12 | 2000-06-26 | 株式会社日立製作所 | 半導体集積回路装置 |
| JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
| JPH06326588A (ja) | 1993-05-14 | 1994-11-25 | Sharp Corp | 半導体装置 |
| JP2531104B2 (ja) * | 1993-08-02 | 1996-09-04 | 日本電気株式会社 | 基準電位発生回路 |
| KR0141157B1 (ko) * | 1995-04-24 | 1998-07-15 | 김광호 | 기준전압발생회로 |
| KR0148732B1 (ko) * | 1995-06-22 | 1998-11-02 | 문정환 | 반도체 소자의 기준전압 발생회로 |
| FR2737319B1 (fr) * | 1995-07-25 | 1997-08-29 | Sgs Thomson Microelectronics | Generateur de reference de tension et/ou de courant en circuit integre |
| JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
| TW336353B (en) * | 1996-09-12 | 1998-07-11 | Matsushita Electric Ind Co Ltd | Semiconductor circuit |
| TW383491B (en) * | 1997-02-28 | 2000-03-01 | Toshiba Co Ltd | Regulator for regulating power voltage and semiconductor integrated circuit including the same |
| US6157246A (en) * | 1997-07-03 | 2000-12-05 | Denso Corporation | Load driving circuit with boosting timing control |
| US5892409A (en) * | 1997-07-28 | 1999-04-06 | International Business Machines Corporation | CMOS process compensation circuit |
| KR100272508B1 (ko) * | 1997-12-12 | 2000-11-15 | 김영환 | 내부전압(vdd) 발생회로 |
| KR100280410B1 (ko) * | 1997-12-17 | 2001-02-01 | 김영환 | 출력구동회로 |
| US6342997B1 (en) * | 1998-02-11 | 2002-01-29 | Therm-O-Disc, Incorporated | High sensitivity diode temperature sensor with adjustable current source |
| DE19947115C2 (de) * | 1999-09-30 | 2002-01-03 | Infineon Technologies Ag | Schaltungsanordnung zur stromsparenden Referenzspannungserzeugung |
| JP2001202147A (ja) * | 2000-01-20 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 電源回路及びこれを有する半導体集積回路 |
| US6320809B1 (en) * | 2000-07-05 | 2001-11-20 | Micron Technology, Inc. | Low voltage level power-up detection circuit |
-
2001
- 2001-04-10 JP JP2001111818A patent/JP3868756B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-09 TW TW091107103A patent/TW541679B/zh not_active IP Right Cessation
- 2002-04-09 US US10/118,426 patent/US6677801B2/en not_active Expired - Lifetime
- 2002-04-10 KR KR10-2002-0019450A patent/KR100463228B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW541679B (en) | 2003-07-11 |
| KR100463228B1 (ko) | 2004-12-23 |
| JP2002304890A (ja) | 2002-10-18 |
| US6677801B2 (en) | 2004-01-13 |
| KR20020079567A (ko) | 2002-10-19 |
| US20020145466A1 (en) | 2002-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2888898B2 (ja) | 半導体集積回路 | |
| US7420857B2 (en) | Semiconductor integrated circuit and leak current reducing method | |
| JP2788843B2 (ja) | 基準電圧発生器 | |
| US5811861A (en) | Semiconductor device having a power supply voltage step-down circuit | |
| EP1058870A1 (en) | Internal cmos reference generator and voltage regulator | |
| US5552740A (en) | N-channel voltage regulator | |
| JP3868756B2 (ja) | 半導体装置の内部電源電圧発生回路 | |
| JP2002373942A (ja) | 半導体集積回路 | |
| US6392394B1 (en) | Step-down circuit for reducing an external supply voltage | |
| US7348833B2 (en) | Bias circuit having transistors that selectively provide current that controls generation of bias voltage | |
| US4290119A (en) | Memory device protected against undesirable supply voltage level | |
| JP2002108465A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
| US5828205A (en) | Integrated circuit with an onboard regulator having an optional external pass transistor | |
| US6154089A (en) | Fast bus driver with reduced standby power consumption | |
| JPH087636B2 (ja) | 半導体装置の電圧降下回路 | |
| EP0493828A2 (en) | On-chip variance detection for integrated circuit devices | |
| US11841728B2 (en) | Integrated circuit and semiconductor module | |
| US4785230A (en) | Temperature and power supply independent voltage reference for integrated circuits | |
| US6548994B2 (en) | Reference voltage generator tolerant to temperature variations | |
| US7692477B1 (en) | Precise control component for a substrate potential regulation circuit | |
| US6072306A (en) | Variation-compensated bias current generator | |
| US20030168915A1 (en) | Dynamic voltage scaling scheme for an on-die voltage differentiator design | |
| US20100219691A1 (en) | Supply voltage selector | |
| JP4062405B2 (ja) | 電源電圧レベル検出器 | |
| US6459329B1 (en) | Power supply auxiliary circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |