JP2001202147A - 電源回路及びこれを有する半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 半導体集積回路内に備える内部演算処理回路
の最低動作電源電圧の特性に合致した電源電圧を生成で
きる電源回路を提供する。 【解決手段】 電源回路内の基準電圧回路４は、バンド
ギャップレファリンス回路を基礎とした回路であって、
フィードバック回路５９内の差動増幅回路３３の−端子
には、ヒューズ３０付きの抵抗Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ
が並列接続される。端子Ａとグランドとの間には、第２
の可変抵抗ＶＲ４と電圧調整回路８とが直列接続され
る。前記第２の可変抵抗ＶＲ４の抵抗値を調整すると、
基準電圧（基準電圧回路４の出力電圧）の温度特性を変
更できる。第２の可変抵抗ＶＲ４は、前記第１の可変抵
抗ＶＲ２の抵抗値の変更に伴う前記基準電圧の絶対値を
調整する。前記電圧調整回路８は、プロセスばらつきに
伴う基準電圧の絶対値の変化を調整する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶対電圧や温度に
対して任意の特性の電源電圧を発生させる電源回路に関
する。

【０００２】

【従来の技術】半導体集積回路の電源は、従来、温度や
製造上の特性ばらつき等、あらゆる条件が変動しても、
内部の演算処理回路が確実に動くように、常に一定の電
圧が用いられている。しかし、内部演算処理回路が動作
する最低電源電圧の特性は、例えば、図１０に示すよう
に、従来の電源よりも小さい電圧値で且つ温度に対して
正の特性を持つ。そこで、半導体集積回路の電源電圧
を、内部演算処理回路が動作する最低電圧の絶対電圧や
温度特性に合わせると、各温度に対して最低の電源電圧
で内部演算処理回路が動作することになるので、半導体
集積回路の低消費電力化を図ることができる。

【０００３】電源電圧を降圧する回路には、リニアレギ
ュレータやスイッチングレギュレータが知られている。
これ等は共に、基準電圧回路と出力回路とから構成され
ていて、前者の基準電圧回路により基準電圧を作成し、
後者の出力回路により大電流を流せるように出力インピ
ーダンスを小さくする動作を行う。

【０００４】前記リニアレギュレータの回路例を図１１
に、スイッチングレギュレータの回路例を図１２に示
す。図１１のリニアレギュレータは、基準電圧回路４
と、演算増幅回路５０と、出力トランジスタ５１と、２
個の抵抗Ｒ１０、Ｒ１１とにより構成される。基準電圧
回路４が生成する基準電圧Ｖｒと、出力端子ｏの電圧Ｖ
２を２個の抵抗Ｒ１０、Ｒ１１で分割した電圧Ｖ２’の
電位とが等しくなるように、演算増幅回路５０が出力ト
ランジスタ５１のゲート電圧を制御することにより、降
圧を行う。

【０００５】一方、図１２のスイッチングレギュレータ
は、基準電圧回路４と、演算増幅器５０と、ｐ型出力ト
ランジスタ５４及びｎ型出力トランジスタ５５と、２個
の抵抗Ｒ１０、Ｒ１１、ＬＣ回路を構成するコイル５６
及びコンデンサ５７により、構成される。このスイッチ
ングレギュレータは、基準電圧Ｖｒと、出力端子ｏの電
圧Ｖ２を２個の抵抗Ｒ１０、Ｒ１１で分割した電圧Ｖ
２’の電位とが等しくなるように、ｐ型出力トランジス
タ５４とｎ型出力トランジスタ５５のオン比が制御され
て、ＰＷＭ波形を前記ＬＣ回路で平滑化して、出力端子
ｏの電圧（第２の電源）を生成する動作を行う。

【０００６】従って、前記リニアレギュレータ及びスイ
ッチングレギュレータ共に第２の電源電圧Ｖ２は、以下
の式で表される。

【０００７】 Ｖ２＝Ｖｒ＊（Ｒ１０＋Ｒ１１）／Ｒ１１ （式１） 例えば、基準電圧Ｖｒが１Ｖ、第２の電源電圧を２．５
Ｖになるようにするには、抵抗Ｒ１０、Ｒ１１の比を、
Ｒ１０：Ｒ１１＝３：２になるようにすればよい。ここ
で、式１より、第２の電源電圧Ｖ２の絶対値は、基準電
圧Ｖｒの絶対値と抵抗Ｒ１０、Ｒ１１とによって定ま
り、第２の電源電圧Ｖ２の温度特性は基準電圧Ｖｒの温
度特性によって定まることが判る。そのため、半導体集
積回路の低消費電力化を図るためには、第２の電源が内
部演算回路の最低動作電源電圧に合うように、基準電圧
Ｖｒの絶対電源電圧や温度特性を設定すればよいことが
判る。

【０００８】前記基準電圧回路４としては、例えば「ア
ナログ集積回路設計技術、上巻、ｐ２７６、培風館発
行」等に記載されるように、バンドギャップリファレン
ス回路が知られている。このバンドギャップリファレン
ス回路の構成例を図１３に示す。同図のバンドギャップ
リファレンス回路は、２個のダイオード４１、４２と、
３個の抵抗Ｒ１、Ｒ２、Ｒ３と、端子Ｂと端子Ｄの電位
が等しくなるように出力端子Ａの電圧を調節するフィー
ドバック回路５９とにより、構成される。

【０００９】前記出力端子Ａの電圧ＶＡは、以下の式で
表される。

【００１０】 ＶＡ＝Ｖｄ＋α・Ｔ α＝ｋ・ｑ・Ｒ１／Ｒ２ ・ｌｎ（Ｉｓ２／Ｉｓ１・Ｒ１／Ｒ３）（式２） ここで、Ｖｄはダイオード４２の端子間電圧、ｋはボル
ツマン定数、ｑは電子の電荷量、Ｉｓ１、Ｉｓ２は、各
々、ダイオード４２、４１の飽和電流、Ｔは絶対温度で
ある。ダイオード４２の端子間電圧Ｖｄは、通常、温度
に対して小さくなる特性を持つが、αの値、即ち、Ｒ１
／Ｒ２、Ｉｓ２／Ｉｓ１、Ｒ１／Ｒ３の比を変更するこ
とにより、出力端子Ａの電圧ＶＡの温度に対する特性を
フラット、又は正や負にすることが可能となる。

【００１１】従って、基準電圧回路４にバンドギャップ
リファレンス回路を用いると、温度に対して正や負の特
性を持った第２の電源を作ることが可能となる。

【００１２】

【発明が解決しようとする課題】しかしながら、バンド
ギャップリファレンス回路は、半導体の製造プロセスの
ばらつきにより、出力電圧やその温度特性がＬＳＩ毎に
一定とならずに、ばらついてしまう。例えば、電源回路
を図１４の太線の特性になるように設計しても、プロセ
スばらつきにより、絶対電圧値と温度傾きとが大きくな
ると図中ａの特性になり、絶対電圧値が大で温度傾きが
小になると図中ｂの特性に、絶対電圧値が小で温度傾き
が大になると図中ｃの特性に、絶対電圧値が小で温度傾
きが小になると図中ｄの特性になり、その結果、第２の
電源の電圧特性は斜線に示すような期待値になる。これ
等のばらつきが生じる原因は、前記式２において、ダイ
オード４２の端子間電圧Ｖｄの絶対電圧や温度特性のば
らつき、抵抗比精度Ｒ１／Ｒ２、Ｒ１／Ｒ３のばらつ
き、飽和電流比精度Ｉｓ２／Ｉｓ１のばらつきに起因す
る。これ等のばらつきが存在すると、動作保証のため
に、電源電圧の絶対電圧にマージンが必要となり、その
結果、半導体集積回路の低消費電力化の効果が低減され
てしまうという欠点がある。

【００１３】また、内部演算処理回路は、種々のアプリ
ケーション向けＬＳＩ毎に、最低動作電源電圧の絶対値
や温度特性が異なって、図１５に示すように、初期特性
に対して特性ｅに、又は特性ｆになったりする。このた
め、従来では、ＬＳＩの品種毎に、電源電圧特性をフィ
ッティングさせた電源回路が必要となって、複数の電源
回路を設計しなければならない欠点があった。

【００１４】本発明はかかる点に鑑み、その目的は、生
成する電源電圧の絶対電圧や温度特性を自由に設定でき
る電源回路を提供し、その電源回路を内蔵した半導体集
積回路の低消費電力化や、電源回路の設計コストの削減
に効果を上げることにある。

【００１５】

【課題を解決するための手段】以上の目的を達成するた
め、本発明では、電源回路内に、絶対電圧の調整回路
や、温度に対する出力電圧の傾きの調整回路を設けるこ
ととする。

【００１６】即ち、請求項１記載の発明の電源回路は、
第１の電源電圧を第２の電源電圧に変換する機能を有す
る電源回路であって、基準電圧回路及び出力回路により
構成され、前記基準電圧回路は、温度に対する基準電圧
回路の出力電圧傾きを調整する傾き調整手段と、基準電
圧回路の絶対出力電圧を調整する電圧調整手段とを備え
ることを特徴とする。

【００１７】請求項２記載の発明は、前記請求項１記載
の電源回路において、前記基準電圧回路は、カソード端
子がグランド端子に接続された第１及び第２のダイオー
ドと、前記第１のダイオードのアノード端子と第１端子
とに接続された第１の抵抗と、前記第２のダイオードの
アノード端子と第２端子とに接続された第１の可変抵抗
と、前記第１端子と前記第２端子とに接続された第２の
抵抗と、前記第１のダイオードのアノード端子の電位と
前記第２端子の電位とが等しくなるように前記第１端子
の電圧を制御するフィードバック回路と、前記第１端子
とグランド端子とに接続され、前記第１端子の電圧を減
圧した任意の基準電圧を出力する電圧調整回路とを備
え、前記第１の可変抵抗は、抵抗と切断要素とが直列に
接続された切断要素付き抵抗を複数個並列に接続された
構成であることを特徴とする。

【００１８】請求項３記載の発明は、前記請求項２記載
の電源回路において、前記第１の可変抵抗において、並
列に接続された複数個の抵抗の抵抗値の比は、２の階乗
の関係にあることを特徴とする。

【００１９】請求項４記載の発明は、前記請求項１、２
又は３記載の電源回路において、前記第１の可変抵抗に
おいて、切断要素はヒューズから成ることを特徴とす
る。

【００２０】請求項５記載の発明は、前記請求項２記載
の電源回路において、前記第１の可変抵抗において、切
断要素はトランジスタから成ることを特徴とする。

【００２１】請求項６記載の発明は、前記請求項２、
３、４又は５記載の電源回路において、前記基準電圧回
路は、前記第１端子と前記電圧調整回路との間に配置さ
れる第２の可変抵抗を備え、前記第２の可変抵抗は、抵
抗と切断要素とが並列に接続された切断要素付き抵抗を
複数個直列に接続されて成ることを特徴とする。

【００２２】請求項７記載の発明は、前記請求項６記載
の電源回路において、前記第２の可変抵抗において、直
列に接続された複数個の抵抗の抵抗値の比は、２の階乗
の関係にあることを特徴とする。

【００２３】請求項８記載の発明は、前記請求項５記載
の電源回路において、前記基準電圧回路は、前記第１端
子と前記電圧調整回路との間に配置される第２の可変抵
抗を備え、前記第２の可変抵抗は、抵抗とトランジスタ
とが並列に接続されたトランジスタ付き抵抗を、前記第
１の可変抵抗を構成する抵抗の数と同数直列に接続され
て成り、前記第１の可変抵抗を構成する抵抗の抵抗値の
小さい順と前記第２の可変抵抗を構成する抵抗の抵抗値
の大きい順とを互いにペアとして、これ等ペアのトラン
ジスタのゲート端子は共通化されていることを特徴とす
る。

【００２４】請求項９記載の発明の半導体集積回路は、
請求項１、２、３、４、５、６、７又は８記載の電源回
路と、所定の演算処理を行う内部演算処理回路とを備え
たことを特徴とする。

【００２５】以上により、請求項１ないし請求項９記載
の発明では、基準電圧回路には、温度に対する出力電圧
の傾き調整手段と、絶対出力電圧の調整手段とが備えら
れるので、電源回路の絶対電圧や温度特性を自由に設定
できる。従って、この電源回路を内蔵した半導体集積回
路では、この半導体集積回路の内部に備える演算処理回
路が動作可能な最低電源電圧特性に合致する電源電圧特
性を得ることができ、この半導体集積回路の低消費電力
化が可能である。

【００２６】特に、請求項５記載の発明の電源回路で
は、切断要素がトランジスタにより構成されているの
で、電源電圧を必要に応じて繰り返し再調整することが
できる。特に、半導体集積回路内部の演算処理回路がア
クティブ状態とスリープ状態とで最低動作電源電圧特性
が異なる場合には、この各状態に応じて適切な最低動作
電源電圧特性に切り換えることができるので、より一層
に低消費電力化が可能である。

【００２７】また、請求項８記載の発明の電源回路で
は、第１の可変抵抗を構成する複数個の抵抗と、第２の
可変抵抗を構成する複数個の抵抗との間で、抵抗ペアが
持つ切断要素（トランジスタ）のゲート端子を共通に制
御できるので、その制御線の本数を減らすことができ
る。

【００２８】

【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態の電源回路について図面を参照し
ながら説明する。

【００２９】図１は本実施の形態の電源回路を備えた半
導体集積回路の内部構成を示す図である。

【００３０】同図において、半導体集積回路１内には、
所定の演算処理を行う内部演算処理回路２と、電源回路
３とが内蔵される。前記電源回路３は、基準電圧回路４
と出力回路５とにより構成され、基準電圧回路４内には
温度傾き調整回路７と絶対電圧調整回路６とが内蔵され
る。

【００３１】半導体集積回路１の電源回路３には、第１
の電源電圧１０が供給される。この電源回路３は、前記
第１の電源電圧１０を第２の電源電圧１２に変換し、こ
の第２の電源電圧１２を内部演算処理回路２に電源電圧
として与える機能を有する。前記電源回路３の基準電圧
回路４において、温度傾き調整回路（傾き調整手段）７
は、基準電圧回路４の出力電圧である基準電圧１１の温
度特性を調整し、絶対電圧調整回路（電圧調整手段）６
は前記基準電圧１１の絶対出力電圧を調整する。出力回
路５は、出力の低インピーダンス化を行って、基準電圧
１１を電源電圧として用いて電流を流した場合の電圧ド
ロップを防止している。従って、出力回路５からは、任
意の絶対電圧値や任意の温度傾きを持った第２の電源電
圧１２が得られる。その結果、第１の電源電圧１０をそ
のまま内部演算処理回路２に与えた場合よりも、この処
理回路２が動作する最低動作電源電圧に合致する電圧特
性の第２の電源電圧１２を生成できて、低消費電力化を
実現することが可能になる。

【００３２】尚、第２の電源電圧１２の絶対電圧値の調
整は、基準電圧回路３内で調整するだけでなく、図２に
示すように、出力回路５内に絶対電圧調整回路６を内蔵
しても、任意の絶対電圧値や任意の温度傾きの第２の電
源電圧を生成する機能を実現できる。また、絶対電圧調
整回路６は、基準電圧回路４内と出力回路５内の双方に
内蔵してもよい。

【００３３】図３は前記電源回路３の内部構成の詳細を
示す。同図において、電源回路は、既述の通り、基準電
圧回路４と出力回路５とから構成される電源回路であっ
て、基準電圧回路４としては、図１３に示すバンドギャ
ップリファレンス回路を基礎とする。即ち、第１及び第
２のダイオード４２、４１は、カソード端子がグランド
端子に接続される。第１の抵抗Ｒ３は、前記第１のダイ
オード４２のアノード端子と第１端子Ａとに接続され、
第２の抵抗Ｒ１は前記第１端子Ａと第２端子Ｂとに接続
される。更に、図１３と比較して判るように、図１３に
おける抵抗Ｒ２が可変抵抗（第１の可変抵抗）ＶＲ２に
変更される。この第１の可変抵抗ＶＲ２は、抵抗Ｒ２
ａ、Ｒ２ｂ、Ｒ２ｃに各々フューズ（切断要素）３０が
直列に接続された直列ヒューズ付き抵抗が複数個（同図
では３個）並列に接続されて構成される。この第１の可
変抵抗ＶＲ２は、前記第２のダイオード４１のアノード
端子と前記第２端子Ｂとに接続される。フィードバック
回路５９は、２個のｐ型トランジスタ３１、３１とｎ型
トランジスタ３２と差動増幅回路３３とにより構成され
ていて、前記第１のダイオード４２のアノード端子の電
位と前記第２端子Ｂの電位とが等しくなるように前記第
１端子Ａの電圧を制御する機能を持つ。更に、第１端子
Ａとグランド端子の間には、電圧調整回路８が挿入追加
される。この電圧調整回路８は、前記第１端子Ａの電圧
を減圧した任意の基準電圧を出力する機能を持つ。

【００３４】従って、各々の直列ヒューズ付き抵抗Ｒ２
ａ、Ｒ２ｂ、Ｒ２ｃのヒューズ３０を切断する、又は切
断しないかの選択により、前記式２中の抵抗Ｒ２の抵抗
値を可変に変更できるので、基準電圧１１の温度特性を
任意に変更できるようになる。例えば、図３のように並
列数を３個にすると、可変ＶＲ２の抵抗値は７種類の値
を取り得るようになる。特に、３個の並列抵抗の関係
を、Ｒ２ａ＝Ｒ、Ｒ２ｂ＝２Ｒ、Ｒ２ｃ＝４Ｒと２の階
乗の関係に設定すると、第１の可変抵抗ＶＲ２の取り得
る値は、４Ｒ／１、４Ｒ／２、４Ｒ／３、・・・４Ｒ／
７と反比例の関係になり、式２から基準電圧ＶＡの温度
傾きを等間隔に調整できる。

【００３５】前記電圧調整回路８は、端子Ａの電圧ＶＡ
とグランドとの間の電圧から任意の電圧を取り出す機能
を果たす。電圧調整回路８の具体例を図４に示す。同図
では、端子Ａとグランド端子との間に複数個の抵抗２５
を挿入し、これ等抵抗２５の各接続点と基準電圧出力端
子Ｖｒとの間に各々スイッチ３４を挿入し、何れか１個
のスイッチのみをオンにして、任意の電圧を基準電圧出
力端子Ｖｒから取り出す。更に、電圧調整回路８の他の
具体例を図５に示す。同図の電圧調整回路８’では、端
子Ａとグランド端子との間に抵抗２５と可変抵抗２６と
を挿入し、抵抗２５と可変抵抗２６との接続端子を基準
電圧出力端子Ｖｒとし、可変抵抗２６の抵抗値を変更す
ることにより、任意の電圧を基準電圧出力端子Ｖｒから
取り出す。

【００３６】このように、図３の構成を取ることによ
り、任意の温度特性や絶対電圧の電源電圧を出力できる
電源回路を実現することができる。従って、この電源回
路を内蔵した半導体集積回路は、より少ない消費電力で
動作を行うことが可能となる。

【００３７】（第２の実施の形態）以下、本発明の第２
の実施の形態の電源回路を備えた半導体集積回路の構成
を図６を参照しながら説明する。

【００３８】図６は、前記第１の実施の形態の半導体集
積回路内に備える図３の基準電圧回路４において、第１
端子Ａと電圧調整回路８との間に第２の可変抵抗ＶＲ４
を挿入した構成をとる。この構成は、電圧調整回路８に
おいて、電圧調整の精度（即ち、最小調整電圧）を保ち
ながら回路規模を小さくするのに効果がある。以下、詳
述する。

【００３９】前記第１の実施の形態の基準電圧回路４
（図３）では、第１の可変抵抗ＶＲ２の変更による基準
電圧ＶＡの絶対値の変化と、ダイオード４２の端子間電
圧Ｖｄ、抵抗比精度（Ｒ１／Ｒ２、Ｒ１／Ｒ３）、ダイ
オード飽和電流比精度（Ｉｓ２／Ｉｓ１）のプロセスば
らつき等による基準電圧ＶＡの絶対値の変化とが、電圧
調整回路８のみによって所望の電圧に調整された。この
とき、電圧調整回路８は、第１の可変抵抗ＶＲ２の変更
と、プロセスばらつきとの両方の要因による絶対電圧の
変動を調整する必要があり、従って、広範囲の電圧から
所望の電圧に調整する必要がある。そのため、例えば、
図４の電圧調整回路８では、電圧の調整精度を良くしよ
うとすれば、端子Ａとグランド間の電圧分割数が非常に
多くなり、基準電圧回路８の回路規模が大きくなってし
まう欠点が生じる。一方、回路規模を小さくしようとす
ると、電圧分割数を少なくする必要があり、絶対電圧の
精度良い微調整が困難になる欠点が生じる。

【００４０】本実施の形態では、第１の可変抵抗ＶＲ２
の変更による電圧調整と、プロセスばらつきによる電圧
調整とを、異なった回路で行う回路構成を採用すること
により、電圧調整回路８の回路規模を小さくする。

【００４１】一般的に、第１の可変抵抗ＶＲ２の変更に
よる基準電圧ＶＡの絶対電圧の変化は大きく、プロセス
ばらつきによる絶対電圧の変化は小さい。そこで、図６
の基準電圧回路４では、端子Ａと電圧調整回路８との間
に第２の可変抵抗ＶＲ４を挿入し、この第２の可変抵抗
ＶＲ４を用いて第１の可変抵抗ＶＲ２の変更による電圧
変動を補正することにより、電圧調整回路８では変動の
小さなプロセスばらつきを補正するだけで良いようにす
る。

【００４２】前記第２の可変抵抗ＶＲ４は、前記第１の
可変抵抗ＶＲ２を構成する抵抗の数、即ち３個の抵抗Ｒ
４ａ、Ｒ４ｂ、Ｒ４ｃを有し、これ等３個の抵抗に各々
ヒューズ（切断要素）３０が並列に切断され、このヒュ
ーズ付き抵抗Ｒ４ａ、Ｒ４ｂ、Ｒ４ｃが直列に接続され
て構成される。前記第２の可変抵抗ＶＲ４による電圧の
補正方法は、温度傾きが大きく（即ち、第１の可変抵抗
ＶＲ２が小さく）なったとき、基準電圧ＶＡの電圧が大
きくなるので、第２の可変抵抗ＶＲ４の抵抗値を大きく
して電圧降下量を大きくし、逆に、温度傾きが小さく
（即ち、第１の可変抵抗ＶＲ２が大きく）なったときに
は、基準電圧ＶＡの電圧が小さくなるので、第２の可変
抵抗ＶＲ４の抵抗値を小さくして電圧降下量を小さくす
る。このように、第１の可変抵抗ＶＲ２による基準電圧
Ｖｒの変動を第２の可変抵抗ＶＲ４によってキャンセリ
ングさせる構成が本実施の形態である。

【００４３】本回路を式で説明すると、以下のようにな
る。

【００４４】可変抵抗ＶＲ２により、式２におけるαの
値が任意に変更できるので、端子Ａの電位ＶＡは任意の
温度特性をとることができる。しかし、第１の可変抵抗
ＶＲ２の抵抗値を変更すると、端子Ａの電位ＶＡの絶対
電圧が変動する。いま、第１の可変抵抗ＶＲ２の初期抵
抗値をＲ２ｘ、電圧調整後の抵抗値をＲ２ｙとすると、
端子Ａの電位ＶＡの変動幅ΔＶＡは、以下のようにな
る。

【００４５】 ΔＶＡ＝β・（１／Ｒ２ｙ−１／Ｒ２ｘ） β＝ｋ・ｑ・Ｒ１ ・ｌｎ（Ｉｓ２／Ｉｓ１・Ｒ１／Ｒ３） （式３） そこで、この端子Ａの電位ＶＡの絶対電圧の変動を第２
の可変抵抗ＶＲ４によってキャンセルする構成が本方式
であり、第２の可変抵抗ＶＲ４の抵抗値を以下の微小値
ΔＲ４だけ変動されればよい。

【００４６】 ΔＲ４＝ΔＶＡ／Ｉｒ ＝β・（１／Ｒ２ｙ−１／Ｒ２ｘ）／Ｉｒ （式４） 但し、Ｉｒは第２の可変抵抗ＶＲ４に流れる電流であ
る。Ｉｒはほぼ一定の電流であって、図５において基準
電圧をＶｒ、抵抗２５の抵抗値をＲｒとすれば、次式５
で表される。

【００４７】 Ｉｒ＝Ｖｒ／Ｒｒ （式５） 式４を見れば判るように、第２の可変抵抗ＶＲ４の抵抗
値は、第１の可変抵抗ＶＲ２によって一意に求まること
が判る。従って、第１の可変抵抗ＶＲ２の抵抗値の変化
量から、式４によって第２の可変抵抗ＶＲ４の抵抗値を
決定すればよい。

【００４８】特に、本実施の形態において、第１の可変
対抗ＶＲ２の並列抵抗Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃの抵抗値
を２の階乗の抵抗値の構成にし、更に、第２の可変抵抗
ＶＲ４の直列抵抗Ｒ４ａ、Ｒ４ｂ、Ｒ４ｃの抵抗値を２
の階乗の抵抗値に設定すれば、第１の可変抵抗ＶＲ２に
よる基準電圧Ｖｒの変動を第２の可変抵抗ＶＲ４によっ
て容易にキャンセルできる。具体的に説明すると、次の
通りである。即ち、図６において、第１の可変対抗ＶＲ
２の並列抵抗Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃにおいて、Ｒ２ａ
＝Ｒ、Ｒ２ｂ＝２Ｒ、Ｒ２ｃ＝４Ｒとすると、ヒューズ
を切断する組み合わせによって、ＶＲ２＝４Ｒ／７、４
Ｒ／６、・・４Ｒ／１の７通りの抵抗値をとり得る。こ
のとき、基準電圧ＶＡは、式２より、ＶＡ＝Ｖｄ＋７
γ、Ｖｄ＋６γ、・・Ｖｄ＋γとなる。但し、γ＝ｋ・
ｑＴ・Ｒ１／（４Ｒ）・ｌｎ（Ｉｓ２／Ｉｓ１・Ｒ１／
Ｒ３）である。このとき、第１の可変抵抗ＶＲ２の抵抗
値を変更したことによる基準電圧ＶＡの変動幅は、ΔＶ
Ａ＝γ、２γ、・・６γとなる。この変動幅を第２の可
変抵抗ＶＲ４によってキャンセルするためには、式４よ
り、ΔＶＲ４＝γ／Ｉｒ、２γ／Ｉｒ、・・６γ／Ｉｒ
とすればよいので、Ｒ４ａ＝γ／Ｉｒ、Ｒ４ｂ＝２γ／
Ｉｒ、Ｒ４ｃ＝４γ／Ｉｒの抵抗値を持つ抵抗で構成す
ればよい。つまり、第２の可変抵抗ＶＲ４の直列抵抗Ｒ
４ａ、Ｒ４ｂ、Ｒ４ｃの抵抗値の比は２の階乗となる。

【００４９】ヒューズを切断していない図６の状態（Ｖ
Ｒ２＝４Ｒ／７、ＶＲ４＝７γ／Ｉｒ）から、例えば、
図７に示すように、第１の可変抵抗ＶＲ２のヒューズを
２本切断して、ＶＲ２＝Ｒ２ｂ＝２Ｒとした場合には、
第２の可変抵抗ＶＲ４のヒューズを２本切断して、ＶＲ
４＝Ｒ４ｂ＝２γ／Ｉｒとすればよい。第１の可変抵抗
ＶＲ２による基準電圧ＶＡの降下幅はΔＶＡ＝（Ｖｄ＋
７γ）−（Ｖｄ＋２γ）＝５γ、第２の可変抵抗ＶＲ４
による電圧降下量の減少幅は、ΔＲ４＊Ｉｒ＝（７γ／
Ｉｒー２γ／Ｉｒ）＊Ｉｒ＝５γであって、ΔＶＡ＝Δ
Ｒ４＊Ｉｒとなるので、第１の可変抵抗ＶＲ２による基
準電圧ＶＡの変動を第２の可変抵抗ＶＲ４によってキャ
ンセルできる。

【００５０】このような本実施の形態の構成により、電
圧調整の精度（即ち、最小調整電圧）を保ちながら、電
圧調整回路８の回路規模が小さい電源回路を実現でき
る。従って、この電源回路を備えた半導体集積回路のレ
イアウト面積を小さくすることができる。

【００５１】（第３の実施の形態）次に、本発明の第３
の実施の形態の電源回路を備えた半導体集積回路につい
て、図８を参照しながら説明する。

【００５２】図８の半導体集積回路は、図６において第
１の可変抵抗ＶＲ２の３個の切断要素としてヒューズ３
０、３０、３０を使用したのに対して、切断要素として
トランジスタ３４ａ、３４ｂ、３４ｃに置換採用し、第
２の可変抵抗ＶＲ４の３個のヒューズ３０、３０、３０
をトランジスタ３５ａ、３５ｂ、３５ｃに置換した構成
をとる。前記図６においては、ヒューズ３０を切断、非
切断して温度特性や絶対電圧を調整し、任意を電源電圧
を生成するが、ヒューズを切断するためには、トリマー
装置を用いて物理的に切断する必要がある。物理的に切
断すると、電源電圧の再調整を行うことが不可能にな
る。そこで、ヒューズ３０をトランジスタ３４ａ〜３４
ｃ、３５ａ〜３５ｃに置換し、これ等トランジスタのゲ
ート端子を制御することにより、トランジスタをオン・
オフし、ヒューズと同等の機能を得たものである。これ
等トランジスタのオン・オフの制御は、ＬＳＩ外部から
の制御や内部マイコン、不揮発性メモリなどによって行
うことができる。

【００５３】従って、図８の半導体集積回路では、トラ
ンジスタ３４ａ〜３４ｃ、３５ａ〜３５ｃのオン・オフ
制御により、温度特性や絶対電圧を必要に応じて繰り返
し調整できる。例えば、内部演算処理回路２は、演算量
が多いアクティブ状態と、演算量が少ないスリープ状態
とで最低動作電源電圧の特性が違うことが多いので、内
部演算処理回路２の状態に応じて前記トランジスタ制御
により最低動作電源特性を変化させれば、更に低消費電
力化を実現することが可能となる。

【００５４】加えて、式４より、第１の可変抵抗ＶＲ２
と第２の可変抵抗ＶＲ４とは一意の関係にあるので、ト
ランジスタ３４ａ〜３４ｃ、３５ａ〜３５ｃのゲート端
子を第１の可変抵抗ＶＲ２と第２の可変抵抗ＶＲ４とで
共通化することができるので、これ等トランジスタ３４
ａ〜３４ｃ、３５ａ〜３５ｃの制御線の本数をヒューズ
３０の本数より少なくできる。例えば、図８において、
本実施の形態と同じように、Ｒ２ａ＝Ｒ、Ｒ２ｂ＝２
Ｒ、Ｒ２ｃ＝４Ｒ、Ｒ４ａ＝γ／Ｉｒ、Ｒ４ｂ＝２γ／
Ｉｒ、Ｒ４ｃ＝４γ／Ｉｒの抵抗値の抵抗で構成する
と、第１の可変抵抗ＶＲ２を構成する抵抗の抵抗値の小
さい順と、第２の可変抵抗ＶＲ４を構成する抵抗の抵抗
値の大きい順とを互いにペアとして、抵抗Ｒ２ａと抵抗
Ｒ４ｃ、抵抗Ｒ２ｂと抵抗Ｒ４ｂ、抵抗Ｒ２ｃと抵抗Ｒ
４ａの各トランジスタのゲート端子を共通化することが
可能となる。従って、ヒューズ３０が図６では６本必要
であるのに対し、本実施の形態の図８では、対応する抵
抗Ｒ２ａ、Ｒ４ｃのトランジスタ３４ａ、３５ｃの両ゲ
ート端子を共通の制御線Ｓ１で制御し、対応する抵抗Ｒ
２ｂ、Ｒ４ｂのトランジスタ３４ｂ、３５ｂの両ゲート
端子を共通の制御線Ｓ２で制御し、対応する抵抗Ｒ２
ｃ、Ｒ４ａのトランジスタ３４ｃ、３５ａの両ゲート端
子を共通の制御線Ｓ３で制御すれば良く、これ等制御線
の本数を半減できる。

【００５５】このように、図８の半導体集積回路によれ
ば、ヒューズを用いずに任意の温度特性や絶対電圧を出
力できる電源回路を実現することができ、この電源回路
を内蔵した半導体集積回路はより一層に少ない消費電力
で所望の動作を行うことが可能となる。

【００５６】尚、以上で説明した第１、第２及び第３の
実施の形態においては、共に、ダイオード４１、４２
を、ゲートとドレインが共通化されたトランジスタダイ
オードに置換できる。例えば、第２の実施の形態の図６
の構成において、ダイオード４１、４２を、図９に示す
ようにトランジスタダイオード４３、４４に置換するこ
とができる。

【００５７】

【発明の効果】以上説明したように、請求項１ないし請
求項９記載の発明によれば、電源回路において生成する
電源電圧の絶対電圧や温度特性を自由に設定できるよう
に構成したので、この電源回路を内蔵した半導体集積回
路において、内部に備える演算処理回路の動作可能な最
低電源電圧特性に合致する電源電圧特性を得ることがで
き、半導体集積回路の低消費電力化が可能である。

【００５８】特に、請求項５記載の発明の電源回路によ
れば、切断要素をトランジスタで構成し、電源電圧を必
要に応じて繰り返し再調整できるので、半導体集積回路
内部の演算処理回路の各種状態に応じて最低動作電源電
圧特性を切り換えることができ、より一層に低消費電力
化が可能である。

【００５９】また、請求項８記載の発明の電源回路によ
れば、抵抗ペアの切断要素（トランジスタ）のゲート端
子を共通に制御できるので、その制御線の本数を減らす
ことが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の電源回路を内蔵し
た半導体集積回路の構成を示す図である。

【図２】同実施の形態の他の構成を示す図である。

【図３】同実施の形態の電源回路の内部構成を示す図で
ある。

【図４】同実施の形態の電源回路に備える電圧調整回路
の内部構成を示す図である。

【図５】同電圧調整回路の他の構成例を示す図である。

【図６】本発明の第２の実施の形態の電源回路の構成を
示す図である。

【図７】同実施の形態の電源回路の電圧特性の調整の様
子の説明図である。

【図８】本発明の第３の実施の形態の電源回路の構成を
示す図である。

【図９】本発明の第２の実施の形態の電源回路の他の構
成を示す図である。

【図１０】最低動作電源電圧特性に対する従来の電源電
圧特性及び目標とする電源電圧特性を示す図である。

【図１１】リニアレギュレータ回路の構成を示す図であ
る。

【図１２】スイッチングレギュレータの構成を示す図で
ある。

【図１３】従来のバンドギャップリファレンス回路の構
成を示す図である。

【図１４】電源回路の出力電圧（第２の電源の電源電
圧）の温度特性のばらつきを示す図である。

【図１５】ＬＳＩ毎の最低動作電源電圧の温度特性を表
す図である。

【符号の説明】

１ 半導体集積回路 ２ 内部演算処理回路 ３ 電源回路 ４ 基準電圧回路 ５ 出力回路 ６ 絶対電圧調整回路（電圧
調整手段） ７ 温度傾き調整回路（傾き
調整手段） ８ 電圧調整回路 １０ 第１の電源電圧 １１ 基準電圧 １２ 第２の電源電圧（出力電
圧） Ｒ１、Ｒ３ 抵抗 ＶＲ２ 第１の可変抵抗 ＶＲ４ 第２の可変抵抗 Ｒ２ａ、Ｒ２ｂ、Ｒ２ｃ 切断要素付き抵抗 Ｒ４ａ、Ｒ４ｂ、Ｒ４ｃ 切断要素付き抵抗 ２５ 抵抗 ３０ ヒューズ（切断要素） ３４ スイッチ ３４ａ、３４ｂ、３４ｃ３５ａ、３５ｂ、３５ｃ ト
ランジスタ（切断要素） ３３ 差動増幅回路 ３４ スイッチ Ｓ１、Ｓ２、Ｓ３ 制御線 ４１、４２ ダイオード ４３、４４ トランジスタダイオード フィードバック回路 Ａ 第１端子 Ｂ 第２端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 崎山 史朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5F038 AV15 AV17 BB01 BB05 BB07 BB08 DF01 DF08 DF14 EZ20 5H420 NB02 NB22 NB25 NB37 NC03 NC17 NC31 NE23 NE26

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の電源電圧を第２の電源電圧に変換
   する機能を有する電源回路であって、 基準電圧回路及び出力回路により構成され、 前記基準電圧回路は、 温度に対する基準電圧回路の出力電圧傾きを調整する傾
   き調整手段と、 基準電圧回路の絶対出力電圧を調整する電圧調整手段と
   を備えることを特徴とする電源回路。
2. 【請求項２】 前記基準電圧回路は、 カソード端子がグランド端子に接続された第１及び第２
   のダイオードと、 前記第１のダイオードのアノード端子と第１端子とに接
   続された第１の抵抗と、 前記第２のダイオードのアノード端子と第２端子とに接
   続された第１の可変抵抗と、 前記第１端子と前記第２端子とに接続された第２の抵抗
   と、 前記第１のダイオードのアノード端子の電位と前記第２
   端子の電位とが等しくなるように前記第１端子の電圧を
   制御するフィードバック回路と、 前記第１端子とグランド端子とに接続され、前記第１端
   子の電圧を減圧した任意の基準電圧を出力する電圧調整
   回路とを備え、 前記第１の可変抵抗は、抵抗と切断要素とが直列に接続
   された切断要素付き抵抗を複数個並列に接続された構成
   であることを特徴とする請求項１記載の電源回路。
3. 【請求項３】 前記第１の可変抵抗において、 並列に接続された複数個の抵抗の抵抗値の比は、２の階
   乗の関係にあることを特徴とする請求項２記載の電源回
   路。
4. 【請求項４】 前記第１の可変抵抗において、 切断要素はヒューズから成ることを特徴とする請求項
   １、２又は３記載の電源回路。
5. 【請求項５】 前記第１の可変抵抗において、 切断要素はトランジスタから成ることを特徴とする請求
   項２記載の電源回路。
6. 【請求項６】 前記基準電圧回路は、 前記第１端子と前記電圧調整回路との間に配置される第
   ２の可変抵抗を備え、 前記第２の可変抵抗は、 抵抗と切断要素とが並列に接続された切断要素付き抵抗
   を複数個直列に接続されて成ることを特徴とする請求項
   ２、３、４又は５記載の電源回路。
7. 【請求項７】 前記第２の可変抵抗において、 直列に接続された複数個の抵抗の抵抗値の比は、２の階
   乗の関係にあることを特徴とする請求項６記載の電源回
   路。
8. 【請求項８】 前記基準電圧回路は、 前記第１端子と前記電圧調整回路との間に配置される第
   ２の可変抵抗を備え、 前記第２の可変抵抗は、 抵抗とトランジスタとが並列に接続されたトランジスタ
   付き抵抗を、前記第１の可変抵抗を構成する抵抗の数と
   同数直列に接続されて成り、 前記第１の可変抵抗を構成する抵抗の抵抗値の小さい順
   と前記第２の可変抵抗を構成する抵抗の抵抗値の大きい
   順とを互いにペアとして、これ等ペアのトランジスタの
   ゲート端子は共通化されていることを特徴とする請求項
   ５記載の電源回路。
9. 【請求項９】 請求項１、２、３、４、５、６、７又は
   ８記載の電源回路と、 所定の演算処理を行う内部演算処理回路とを備えたこと
   を特徴とする半導体集積回路。