CN101813960B - 一个精确的带隙基准源的双向微调方法和电路 - Google Patents

Abstract

一个带隙基准电路有上调电阻器和下调电阻器，用于进行双向微调。PNP晶体管将基极和集电极接地，并将发射极连接到并联电阻器。一个差值电阻器驱动一个运算放大器的反相输入端，其驱动一个产生带隙基准电压Vbg的晶体管。传感电阻器连接Vbg到一个分支节点，其通过第一并联电阻器连接到非反相输入端。分支节点也通过第二并联电阻器连接到反相输入端。熔丝或开关启用上调和下调电阻器。上调电阻器与传感电阻器串联，下调电阻器与一个输出电阻器串联，其连接Vbg到基准电压Vref。电路可以专为一个典型过程而设计，因为双向微调允许提高或降低Vref。当定位于某个典型值时，许多电路不需要进行微调。

Description

一个精确的带隙基准源的双向微调方法和电路

技术领域

本发明涉及带隙基准电路(bandgap reference circuit)，特别涉及用于带隙基准源的双向微调电路。

发明背景

带隙基准电路通常用于从硅带隙产生一个稳定基准电压。带隙基准产生电路可以用于DC-DC转换器、模数转换器(ADC)、低压差驱动器、以及许多其它类型的模拟电路。

在一个PNP晶体管内，基极-发射极电压Vbe，如等式EQN1所示：

EQN1： $V_{\mathrm{be}}=V_T\ln \frac{I_c}{A*J_s}$

其中V_T是热电压(thermal voltage)，A是发射极-基极的结面积，而J_s是电流密度(current density)。基极-发射极电压Vbe是相对稳定的，因为较大的集电极电流Ic变化仅导致较小的Vbe变化。一对比例式的PNP晶体管可被用于一个分压网络(voltage divider network)内吸入电流(sink current)，该分压网络产生基准电压。一个反馈回路和一个运算放大器(op amp)可以包括在内，运算放大器有从分压网络内的节点获取的比较输入。目前，许多不同版本的这种基本电路正在使用中。

基本的带隙基准电路产生一个基准电压，其与温度、供给电压、和工艺变化无关。但是，反馈回路可能产生一个偏移，其随着工艺发生变化。这些工艺变化可以通过微调分压网络上一个电阻器的电阻值来进行补偿。

在电路被制作之后，会将一个测试探针放在电压基准节点或另一个相关节点的焊盘(pad)上。使用该测试探针测量基准电压。通过烧断熔丝或利用激光微调电阻器、编程控制电阻值的寄存器、或通过一些其它方法，对电阻值进行微调或调整。基准电压被反复测量，并反复调整电阻值。通过持续地微调更小的电阻值，反复进行微调基准电压。

尽管微调是有用的，但精确地微调电阻值却非常困难。当永久熔丝被烧断时，基准电压可能过冲(overshot)，没法进行补偿。微调通常是单向的，要么提高基准电压，要么降低基准电压。

期望有一个双向微调电路用于带隙基准电路。并且期望有一个基准电路，其既能够向上微调基准电压又能向下微调基准电压。

附图说明

图1是一个带隙基准电路的模块图；

图2是一个具有上调电阻器的带隙基准电路；

图3是一个具有下调电阻器的带隙基准电路；

图4是用于上调和下调的Vref初始值的曲线图；

图5是一个具有输出Vref的带隙基准电路；

图6是一个具有上调和下调的带隙基准电路；

图7是一个双向微调过程的流程图；

图8是一个使用数字开关进行上调和下调的的带隙基准电路；

图9是一个使用数字开关而不是熔丝的双向微调过程的流程图；

图10是另一个利用电流微调进行上调和下调的带隙基准电路；

图11是另一个具有p-沟道开关利用电流微调进行上调和下调的带隙基准电路。

发明详述

本发明涉及一种改进的可微调带隙基准电路。以下描述使本领域技术人员能够根据特定应用及其要求来使用本发明。优选实施例的各种修改对本领域技术人员而言是显而易见的，在此设定的基本原理可被应用到其它实施例。因此，本发明并不受限于在此所述的特别实施例，其可以被扩展到与在此披露的原理和新特征一致的更广泛的范围。

图1是一个带隙基准电路的模块示意图。PNP晶体管12、14的集电极和基极接地。PNP晶体管14比PNP晶体管12大N倍，因此在相同的偏压条件下，多吸入大约N倍的集电极电流。

带隙基准电压Vbg是由p-沟道偏压晶体管16和p-沟道发电晶体管18产生，p-沟道偏压晶体管16的栅极由偏压电压Vbias驱动，其源极连接到电源，p-沟道产生晶体管18的漏极接地，其栅极由运算放大器10的输出驱动。运算放大器10有差分输入接收节点V+、V-。节点V+是PNP晶体管12的发射极，而V-是在并联电阻器24和差值电阻器26之间产生。

一个分压网络被连接在Vbg和PNP晶体管12、14之间。传感电阻器20被连接在Vbg和节点V1之间。电流在节点V1上分开。一个电流分支从节点V1流经并联电阻器22流到节点V+和PNP晶体管12，而另一个电流分支从节点V1流经并联电阻器24流到节点V-，然后经过差值电阻器26流到PNP晶体管14的发射极。

当Vbg上升到设定值(set point)以上，由于Vbg更高，更多电流流经分压网络。特别地，更多电流流经传感电阻器20，升高V1。更多电流也流经这两个分支。相对V+，流经差值电阻器26的更高电流会升高V-，因为PNP晶体管12、14的发射极电压仍然接近Vbe，其非常稳定。

施加在运算放大器10反相输入上的高V-，使得运算放大器10的输出的电压下降。由运算放大器10到p-沟道发电晶体管(generatingtransistor)18栅极的低电压输出会升高流经p-沟道发电晶体管18的电流。因此，流经p-沟道发电晶体管18的高电流将Vbg拉到一个低电压，从而补偿Vbg的初升。

当Vbg电压下降时，会出现一个类似但相反的反馈，促使运算放大器10进行补偿并升高Vbg。因此，Vbg是一个稳定的基准电压。Vbg的电压可利用一个机械探针通过接触Vbg探测焊盘50进行探测，并测量探针的电压。

带隙电压Vbg，可以使用以下等式进行计算：

EQN2： $V_{\mathrm{bg}}=V_{\mathrm{be}1}+\left[\frac{{2R}_1+R_2}{R_3}\right]\×\ln N\×V_T$

其中R1是传感电阻器20的电阻值，R2是并联电阻器22、24的电阻值，其电阻值相等，R3是差值电阻器26的电阻值。Vbe1是PNP晶体管12的基极-发射极电压，N是PNP晶体管14、12的发射极面积的比例，V_T是热电压。

图2是一个具有上调电阻器的带隙基准电路。图2的工作方式类似于图1电路。但是，现在R1包括串联的传感电阻器20和上调电阻器44。

每个上调电阻器44有一个与之并联的熔丝52。熔丝52位于焊盘54之间。探针可以放到熔丝52周围的焊盘54上，有高电流流经探针并会熔化或烧断熔丝52。一旦熔丝52被烧断，与该熔丝52并联的上调电阻器44变成与传感电阻器20串联，其电阻值被增加到EQN2中的R1。

如果没有熔丝52被烧断，R1等于传感电阻器20的电阻值。如果多个熔丝52被烧断，R1是传感电阻器20的电阻值和所有与被烧断熔丝52并联的上调电阻器44的电阻值的总和。

上调电阻器44的电阻值可以是二进制加权的。例如，熔丝F1使得电阻值为R，熔丝F2使得电阻值为2*R，熔丝F3使得电阻值为4*R，...，熔丝FP使得电阻值为2^(P-1)*R。

如果越来越多的熔丝52被烧断，可以提高被微调的电阻值R1。如EQN2所示，R1越大，会升高Vbg。但是，无法降低Vbg，因为熔丝仅能够被烧断，一旦烧断就不会发生短接。因此，上调电阻器44可用来升高Vbg或进行上调。对P个熔丝52和P个上调电阻器44，总共需要P+1个微调焊盘54。

图3是一个具有下调电阻器的带隙基准电路。图3的工作方式类似于图1电路。但是，现在R3包括串联的差值电阻器26和下调电阻器48。

每个下调电阻器48有一个与之并联的熔丝56。熔丝56位于焊盘58之间。探针可以放在熔丝56周围的焊盘58上，高电流流经探针并熔化或烧断熔丝56。一旦熔丝56被烧断，与该熔丝56并联的下调电阻器48变成与差值电阻器26串联，其电阻值被增加到EQN2中的R3。

如果没有熔丝56被烧断，R3等于差值电阻器26的电阻值。如果多个熔丝56被烧断，R3是差值电阻器26的电阻值和与被烧断熔丝56并联的所有下调电阻器48的电阻值的总和。

下调电阻器48的电阻值可以是二进制加权的。例如，熔丝F1使得电阻值为R，熔丝F2使得电阻值为2*R，熔丝F3使得电阻值为4*R，...，熔丝FM使得电阻值为2^(M-1)*R。

如果越来越多的熔丝56被烧断，可以提高被微调的电阻值R3。如等式EQN2所示，R3越大，会降低Vbg。但是，无法提高Vbg，因为熔丝仅能够被烧断，一旦烧断就不会发生短接。因此，下调电阻器48可用来降低Vbg或进行下调。对M个熔丝56和M个下调电阻器48，总共需要M+1个微调焊盘58。同时需要Vbg探针焊盘50，但在图2内，Vbg探针焊盘50可以与最顶部焊盘54共用。因此，进行下调需要多一个焊盘。焊盘所占的面积是很大的，如50微米*50微米，因此非常昂贵。

图4是一个用来进行上调和下调的Vbg的初始值的曲线图。当进行下调时，Vbg的初始值必须被设高，因为Vbg不能被升高。Vbg的初始值可以通过对影响驱动器状态、p-沟道偏压晶体管16和p-沟道发电晶体管18的偏移的温度、供给电压和工艺变化进行最坏情况仿真而确定。

当仅可能进行上调时，如图2的电路，曲线106显示最坏情况下的Vref的初始值与温度的函数关系。如图5所示，Vref可以由Vbg产生。曲线106很低，因为Vref不能被微调低于初始值。

当仅能够进行下调时，如图3的电路，曲线104显示最坏情况下的Vref的初始值与温度的函数关系。曲线104很高，因为Vref不能被微调高于初始值。

曲线104、106都不是令人期待的。但是，当上调和下调一起被集成到同一电路内时，如图6所示，Vref的初始值可以很接近目标值。Vref可以被微调到高于或低于初始值。这种改进电路是能够实现的，只要选择更好的电阻值。当能够进行上调和下调时，曲线102显示Vref的初始值。

测试时间被减少，因为一些电路根本不需要进行任何微调，例如当工艺条件与设计值匹配时。由于工艺变化通常是一个高斯分布，可以选择Vref的初始值以对应工艺变化的高斯分布的峰值。以初始电阻值和Vref为目标来匹配在高斯缝峰值下的工艺条件能够产生许多根本不需要进行任何微调的电路。只有工艺异常电路需要进行微调。

微调时间可以被进一步地减少，因为既可以进行上调又可以进行下调。如果目标值过冲，微调可以在相反方向上进行。烧断熔丝时不需要特别小心。这样可以有更少的微调时间。

曲线104、106的温度系数不好，如其斜率所示。相反，曲线102的温度系数很好，如其相对较平的斜率所示。当电路在一个预定温度范围上运行时，用曲线102比用曲线104、106可以获得更小的Vref变化，因此双向微调Vref有一个更好的温度系数。

图5是一个有输出基准电压Vref的带隙基准电路。图5的电路类似于图1的电路，并且工作方式类似。但是，输出电阻器30由Vbg产生Vref。吸入电阻器32从Vref吸入电流。Vref的电压可以比Vbg更低，在一些应用里这是令人期待的。Vref通过以下等式与Vbg建立关联：

EQN3：Vref＝Vbg*(R5/(R4+R5))

其中R4是输出电阻器30的电阻值，R5是吸入电阻器32的电阻值。

图6是一个能够进行上调和下调的带隙基准电路。图6的电路类似于图5和图1的电路，并且工作方式类似。R1包括串联的传感电阻器20和上调电阻器44。R4包括串联的输出电阻器30和下调电阻器48。

每个上调电阻器44有一个与之并联的熔丝52，其位于焊盘54之间。探针可以放到熔丝52周围的焊盘54上，流经探针的高电流会熔化或烧断熔丝52。一旦熔丝52被烧断，与该熔丝52并联的上调电阻器44变成与传感电阻器20串联，其电阻值被增加到EQN2中的R1。

如果没有熔丝52被烧断，R1等于传感电阻器20的电阻值。如果多个熔丝52被烧断，R1是传感电阻器20的电阻值和与被烧断熔丝52并联的所有上调电阻器44的电阻值的总和。

上调电阻器44的电阻值可以是二进制加权的。例如，熔丝F1使得电阻值为R，熔丝F3使得电阻值为2*R，熔丝F5使得电阻值为4*R，...，熔丝FP使得电阻值为2^(P-1)*R。

如果越来越多的熔丝52被烧断，可以提高被微调的电阻值R1。如EQN2所示，R1越大，会升高Vbg，并且如EQN3所示，Vbg越大，会升高Vref。

下调电阻器48与输出电阻器30串联。每个下调电阻器48有一个与之并联的熔丝56。熔丝56位于焊盘58之间。探针可以放在熔丝56周围的焊盘58上，高电流流经探针，并会熔化或烧断熔丝56。一旦熔丝56被烧断，与该熔丝56并联的下调电阻器48变成与差值电阻器26串联，其电阻值被增加到EQN3中的R4。

如果没有熔丝56被烧断，R4等于输出电阻器30的电阻值。如果多个熔丝56被烧断，R4是输出电阻器30的电阻值和与被烧断熔丝56并联的所有下调电阻器48的电阻值的总和。

下调电阻器48的电阻值可以是二进制加权的。例如，熔丝F2使得电阻值为R，熔丝F4使得电阻值为2*R，熔丝F6使得电阻值为4*R，...，熔丝FM使得电阻值为2^(M-1)*R。

如果越来越多的熔丝56被烧断，可以提高被微调的电阻值R4。如EQN3所示，R4越大，会降低Vref。因此通过烧断额外的熔丝52，可以升高(上调)Vref，通过烧断额外的熔丝56，可以降低(下调)Vref。因此微调是双向的。

Vbg探针焊盘50可以被共用来烧断顶部F1上调熔丝52和顶部F2下调熔丝56。对P个熔丝52和P个上调电阻器44，总共需要P个微调焊盘54，另外对M个熔丝56和M个下调电阻器48，总共需要M个微调焊盘58。所需的焊盘总共是P+M+1。

图7是一个双向微调过程的流程图。使用图7的过程，可以微调图6的电路。在制作之后，对电路进行测试，无论是以晶圆方式还是在芯片分离和封装之后，或进行两次。在步骤120，将探针放在探针焊盘上，测量Vref。在步骤122，测量的Vref与Vref目标值或Vref目标值范围进行比较。在步骤122，如果测量的Vref位于Vref值的目标值范围内，则微调完成。电路不需要进行任何微调。这种情况通常是令人期待的，因为初始最坏的Vref可能是专为典型过程设计，而不是一个最坏情况的过程，如一些电路仅在一个方向上进行微调。

在步骤122，如果测量的Vref低于目标值范围，那么在步骤124，与上调电阻器44并联的一个或多个熔丝被烧断。这样能够提高R1、Vbg和Vref。利用步骤120，测量过程可以被重复进行。

在步骤122，如果测量的Vref高于目标值范围，那么在步骤126，与下调电阻器48并联的一个或多个熔丝被烧断。这样可以提高R4和Vref，尽管Vbg不发生变化。利用步骤120，测量过程可以被重复进行。应该注意到，在对图7执行多次重复过程时，上调和下调可以在相同电路上进行。结果，对连续重复过程可以选择更小的电阻值。

图8是一个具有数字开关的能够进行上调和下调的带隙基准电路。图8的电路类似于图6、4和1的电路，并且工作方式类似。但是，其没有熔丝52、56，只使用p-沟道晶体管开关。熔丝52是由开关42代替，其与上调电阻器44并联。当寄存器110输出一个低电压(逻辑字0)时，开关42上的p-沟道晶体管的栅极被激活而导电，并当寄存器110输出一个高电压(逻辑字1)时开关42上的p-沟道晶体管的栅极被激活而隔离，类似于一个被烧断的熔丝。

寄存器110初始被赋予全零(0000)，其导致开关42、46导电并绕过上调电阻器44和下调电阻器48。在进行上调期间，存储在寄存器110内的数字值被更改，使得一些选择信号S1、S3、...、SP走高。高选择信号关闭一个开关42，迫使电流经过一个上调电阻器44，从而提高电阻值R1、Vbg和Vref。同样，在进行下调期间，存储在寄存器110内的数字值被更改，使得一些选择信号S2、S4、...、SM走高。高选择信号关掉一个开关46，迫使电流经过一个下调电阻器48，从而提高电阻值R3和Vref。

寄存器110内的数字值会发生改变，从而一些选择信号从高变回到低。不同于被永久烧断的熔丝52，开关42、46在微调期间可以在开启和关闭之间来回变动。因此，使用开关42、46，微调变得更加灵活。

寄存器110可以保留两个二进制值，其驱动选择信号到二进制加权的上调电阻器44和下调电阻器48。在开关42、46之间不需要探针焊盘，因为熔丝不会被烧断。相反，对Vref，仅需要一个焊盘(图中未显示)。

如果越来越多的开关42被关闭，可以提高被微调的电阻值R1。如EQN2所示，R1越大，会升高Vref。如果越来越多的开关46被关掉，可以提高被微调的电阻值R4。如EQN3所示，R4越大，会降低Vref。因此，通过断开额外的开关42，可以提高(上调)Vref，通过断开额外的开关46，可以降低(下调)Vref。因此，微调是双向的。

图9是一个使用数字开关而不是熔丝的双向微调过程的流程图。使用图9的过程，可以微调图8的电路。在制作之后，对电路进行测试，无论是以晶圆方式还是在芯片隔开和封装之后，或进行两次。在步骤120，将探针放在探针焊盘上，测量Vref。寄存器110内的初始值全是零。

在步骤122，测量的Vref与Vref目标值或Vref目标值范围进行比较。在步骤122，如果测量的Vref位于Vref目标值范围内，则完成微调。电路不需要进行任何微调。这种情况通常是令人期待的，因为Vref的初始最坏值可以是专为典型工艺设计。而不是一个最坏情况的过程，需要仅在一个方向上进行微调的电路。

在步骤122，如果测量的Vref低于目标值范围，那么在步骤134，与上调电阻器44并联的一个或多个开关被在其栅极上的驱动逻辑1断开。从而提高R1、Vbg和Vref。由于存储在寄存器110内的数字值会发生改变，测量过程可以由步骤120重复进行。例如，序列发生器或状态机或其它逻辑可以驱动数值到寄存器110内，或一个可执行程序可以加载新数值到寄存器110内。

在步骤122，如果测量的Vref高于目标值范围，那么在步骤126，与下调电阻器48并联的一个或多个开关46是被其栅极上的驱动逻辑1断开。从而提高R4和Vref，尽管Vbg不发生变化。测量过程可以由步骤120重复进行。应该注意到，执行多次图7的重复过程之后，上调和下调可以在相同电路上进行。结果，对连续重复过程，可以选择使用寄存器110内更高数字值的更小电阻值。

图10是另一个利用电流微调进行上调和下调的带隙基准电路。图10的电路类似于图5和图1的电路，并且工作方式类似。但是，不同于微调R1和R4，通过调整并联电阻器22、24，R在两个分支上被调整。

理想情况下，在两个分支上的电流是相等的，并且并联电阻器22、24的电阻值也相同。但是，在运算放大器内的偏移可能会影响这些电流，从而使得它们不相等，进而影响Vbg和Vref。

传感电阻器20从Vbg驱动节点V1。经过传感电阻器20的电流在节点V1上被分成两个分支。左侧电流分支经过下调电阻器48和并联电阻器22到节点V+和PNP晶体管12。节点V1的右侧电流分支经过上调电阻器44和并联电阻器24到节点V-，然后经过差值电阻器26和PNP晶体管14。

R21是并联电阻器22的电阻值加上任何启用的下调电阻器48的电阻值之和。R22是并联电阻器24加上任何启用的上调电阻器44的电阻值之和。如图10所示，在运算放大器10的非反相输入V+上的正偏移V_offset，将使Vbg上升。为了实现运算放大器10的相等输入，R21必须提高以降低PNP晶体管12的集电极电流，从而降低PNP晶体管12的发射极电压，Vbe1(＝V+)。从而降低Vbg。这是基于EQN1和EQN2。同样，在运算放大器10的反相输入V-上的正偏移，将导致Vbg下降。为了实现运算放大器10的相等输入，R22必须提高以降低PNP晶体管14的集电极电流，从而降低PNP晶体管14的发射极电压，与V-相等。从而Vbg上升。其它偏移可以用类似方式进行处理。

每个上调电阻器44有一个与之并联的熔丝52，其位于焊盘54之间。探针可以放在熔丝52周围的焊盘54上，流经探针的高电流或熔化或烧断熔丝52。一旦熔丝52被烧断，与该熔丝52并联的上调电阻器44变成与传感电容器20串联，其电阻值增加并联电阻器24的电阻值，即R22。

下调电阻器48与并联电阻器22串联。每个下调电阻器48有一个与之并联的熔丝56，其位于焊盘58之间。探针可以放在熔丝56周围的焊盘58上，流经探针的高电流会熔化或烧断熔丝56。一旦熔丝56被烧断，与该熔丝56并联的下调电阻器48变成与差值电阻器26串联，其电阻值被增加到R21。

上调电阻器44和下调电阻器48的电阻值可以是二进制加权的。例如，F1使得电阻值为R，熔丝F3使得电阻值为2*R，熔丝F5使得电阻值为4*R，...，熔丝FP使得电阻值为2^(P-1)*R。如果越来越多的熔丝52被烧断，可以提高微调的电阻值R22。从而R22越大，会提高Vref。

如果越来越多的熔丝56被烧断，可以提高微调的电阻值R21。R21提高越多，Vref下降越多。因此，通过烧断额外的熔丝52，可以提高(上调)Vref，通过烧断额外的熔丝56，可以降低(下调)Vref。因此，微调是双向的，如图7所示的一样。

图11是另一个具有p-沟道开关而利用电流微调进行上调和下调的带隙基准电路。图11的电路类似于图10和图1的电路，并且工作方式类似。但是，不同于微调R1和R4，R2是通过调整并联电阻器22、24在两个分支上进行调整，如图10所述一样。而且，使用p-沟道开关。

熔丝52可以由开关42代替，其与上调电阻器44并联。当寄存器110输出一个低电压(逻辑字0)时，在开关42上的p-沟道晶体管的栅极被激活而导电，而当寄存器110输出一个高电压(逻辑字1)时会被隔离，类似于一个被烧断的熔丝。

寄存器110初始被赋予全0(0000)，其导致开关42、46导电并绕过上调电阻器44和下调电阻器48。在进行上调期间，存储在寄存器110内的数字值被更改，使得一些选择信号S1、S3、...、SP走高。这些高的选择信号关闭一个开关42，迫使电流经过一个上调电阻器44，从而提高电阻值R22、Vbg和Vref。同样，在进行下调期间，存储在寄存器110内的数字值被更改，使得一些选择信号S2、S4、...、SM走高。这些高的选择信号关闭一个开关46，迫使电流经过一个下调电阻器48，从而提高电阻值R21并降低Vref。

如果越来越多的开关46被关闭，会提高微调的电阻值R21。R21提高越多，Vref下降越多。因此，通过关闭额外的开关42，可以提高(上调)Vref，通过关闭额外的开关46，可以降低(下调)Vref。因此，微调是双向的，如图9所示的一样。

其它实施例

发明人已经考虑了一些其它实施例。例如，尽管已经描述了寄存器110内的初始值全是零，但可以替换为其它初始值。根据工艺在长时间周期上的变动，或根据工艺的改进或工艺器件尺寸的减小，初始值可以随之调整。利用施加到p-沟道和n-沟道栅极的互补选择信号，可以替换一个并联p-沟道和n-沟道晶体管的完整传输门。相反的初始值可以添加到选择信号、或者选通或时钟上。利用一些其它改进，N-沟道晶体管可以替换p-沟道晶体管来控制信号逻辑。

尽管已经描述了并联电阻器22、24有相同电阻值，但它们可以是不同的电阻值，从而调整EQN2。可以替换为更复杂的分压网络，并可以添加用来进行滤波或其它目的的电容器。几乎相等的电阻值若误差在几个百分点内，如5％以内，仍然被看作是相等的。

本发明的背景部分可以包括有关本发明问题或环境的背景信息，而不仅仅是描述现有技术。因此，在背景部分内包含的材料并不是申请者所认同的现有技术。

在此描述的任何方法或过程是可以机器实施或计算机实施的，并意在由机器、计算机或其它装置执行，而并不是意在仅依靠人而不需要机器协助来执行。产生的有形结果可能包括报告或在显示器装置如计算机监控器、投影仪装置、音频产生装置和相关媒体装置上显示的其它机器生成的展示，并可能包括同样由机器产生的硬拷贝打印输出。其它机器的计算机控制是另一个有形结果。

描述的任何优势和好处不可能适合本发明的所有实施例。当在权利要求要素内叙述“装置”时，申请者意在指该权利要求元素属于35USC部分112，段落6。通常有一个或多个单词出现在“装置”之前。在“装置”之前的单词是一个参考权利要求元素的简易标记，而不是意在表达一个结构限制。这种“装置加功能”的权利要求意在不仅包括在此所述的用来执行此功能的结构及其结构等同物，而且包括等同的结构。例如，尽管钉子和螺丝钉具有不同的结构，但它们是等同的结构，因为它们都执行固定的功能。没有使用“装置”的权利要求并不是落在35USC S部分112，段落6。信号通常是电子信号，但也可以是光纤上的光信号。

前面对本发明的实施例描述只是为了叙述和说明本发明，这并不是穷尽性的或限制本发明的范围。根据本发明的上述讲述，许多改进和变化是有可能的。本发明的范围并不受制于详细描述，而是受制于所附的权利要求。

Claims (17)

1.一个双向微调基准电路，包括：

一个运算放大器，其有第一输入和第二输入，运算放大器由第一输入和第二输入之间的电压差产生一个运算放大器输出；

一个发电晶体管（generating transistor），其栅极接收运算放大器输出，并对应运算放大器输出在带隙基准节点上产生一个带隙基准电压；

多个上调电阻器单元，其被串联连接在带隙基准节点和第一节点之间，多个上调电阻器单元有第一可变电阻，其由程序确定；

一个传感电阻器，其被连接在第一节点和一个分支节点之间；

第一并联电阻器，其被连接在分支节点和运算放大器的第一输入之间；

第一双极晶体管，其被连接到运算放大器的第一输入；

第二并联电阻器，其被连接到分支节点和运算放大器的第二输入之间；

一个差值电阻器，其被连接到运算放大器的第二输入和第二节点之间；

第二双极晶体管，其被连接到第二节点，其基极被连接到第一双极晶体管的基极；

多个下调电阻器单元，其被串联连接在带隙基准节点和第三节点之间，多个下调电阻器单元有第二可变电阻，其由程序确定；和

一个输出电阻器，其被连接到第三节点和一个基准输出节点之间;

其中在多个上调电阻器单元内和多个下调电阻器单元内的每个电阻器单元包括：

一个微调电阻器，其被连接在一个单元输入节点和一个单元输出节点之间；

一个微调旁路元件（bypass element），其被连接在单元输入节点和单元输出节点之间；

其中微调旁路元件可被编程以在微调旁路元件处于短接状态时让电流绕过微调电阻器，并在微调旁路元件处于断开状态时使电流经过微调电阻器；

其中当微调旁路元件处于断开状态时，微调电阻器的微调电阻值被添加到总微调电阻值，并当微调旁路元件处于短接状态时，微调电阻器的微调电阻值不被添加到总微调电阻值;

其中微调电阻器的微调电阻值是一系列二进制加权的电阻值，由此多个上调电阻器单元和多个下调电阻器单元各自包括一系列二进制加权的微调电阻器。

2.根据权利要求1所述的双向微调基准电路，其中多个上调电阻器单元的总微调电阻值是第一可变电阻值，其随着在多个上调电阻器单元内的微调旁路元件的编程而变化；

其中多个上调电阻器单元的总微调电阻值可选择性地通过在微调过程期间进行的编程而增加，以提高带隙基准电压和基准输出节点上的一个基准电压；

其中多个下调电阻器单元的总微调电阻值是第二可变电阻值，其随着在多个下调电阻器单元内的微调旁路元件的编程而变化；

其中多个下调电阻器单元的总微调电阻值可选择性地通过在微调过程期间进行的编程而增加，以降低基准输出节点上的基准电压；

由此基准电压能够在微调过程期间被调高或调低。

3.根据权利要求2所述的双向微调基准电路，其中在每个电阻器单元内的微调旁路元件包括一个微调晶体管，其有一个源极-漏极通道被连接在单元输入节点和单元输出节点之间，其栅极由选择信号（select signal）控制。

4.根据权利要求3所述的双向微调基准电路，其中微调晶体管是一个p-沟道晶体管。

5.根据权利要求3所述的双向微调基准电路，还包括：

一个寄存器，存储第一数值，对多个上调电阻器单元内的所有电阻器单元，其驱动多个选择信号施加到微调晶体管栅极，并存储第二数值，对多个下调电阻器单元内的所有电阻器单元，其驱动多个选择信号施加到微调晶体管栅极；

其中第一数值是可编程的以提高基准电压；

其中第二数值是可编程的以降低基准电压。

6.根据权利要求2所述的双向微调基准电路，其中在每个电阻器单元内的微调旁路元件包括：

一个熔丝；和

一个单元焊盘；

其中单元焊盘是在微调过程期间容纳一个测试探针。

7.根据权利要求6所述的双向微调基准电路，还包括：

一个焊盘，其被连接到基准输出节点，用于在微调过程期间容纳一个测试探针，以在微调过程期间测量基准电压。

8.根据权利要求7所述的双向微调基准电路，还包括：

一个带隙基准节点焊盘，其被连接到带隙基准节点，在微调过程期间容纳一个测试探针，以在微调过程期间测量带隙基准电压，并用于对多个上调电阻器单元内的一个顶部电阻器（top resistor）单元施加电流以编程熔丝，并对多个下调电阻器单元内的一个顶部电阻器单元施加电流以编程熔丝；

其中顶部电阻器单元有一个单元输入节点，其被连接到带隙基准节点；

其中对每个电阻器单元，单元焊盘被连接到单元输出节点；

其中带隙基准节点焊盘与多个上调电阻器单元内的顶部电阻器单元共用，并与多个下调电阻器单元内的顶部电阻器单元共用；

由此带隙基准节点焊盘是共用的。

9.根据权利要求2所述的双向微调基准电路，其中第一双极晶体管是一个PNP晶体管，其发射极被连接到运算放大器第一输入，其集电极接地；

其中第二双极晶体管是一个PNP晶体管，其发射极被连接到第二节点，其集电极接地。

10.根据权利要求9所述的双向微调基准电路，其中第二双极晶体管比第一双极晶体管大N倍，其中N是一个整数。

11.根据权利要求9所述的双向微调基准电路，其中第一双极晶体管的基极和第二双极晶体管的基极连接在一起，并被接地。

12.根据权利要求9所述的双向微调基准电路，还包括：

一个吸入电阻器（sink resistor），其被连接在基准输出节点和地面之间。

13.根据权利要求9所述的双向微调基准电路，其中第一并联电阻器和第二并联电阻器有一个几乎相同的电阻值，其中几乎相同的电阻值是指误差在5%内。

14.根据权利要求9所述的双向微调基准电路，其中发电晶体管是一个p-沟道晶体管，其漏极接地，其源极连接到带隙基准节点；

还包括：

一个p-沟道偏压晶体管，其栅极接收偏压电压，其源极连接到电源，其漏极连接到带隙基准节点。

15.一个微调带隙基准产生器，包括：

一个运算放大器，其有第一输入和第二输入，以及一个运算放大器输出；

一个发电晶体管，其栅极接收运算放大器输出，并对应运算放大器输出驱动一个带隙基准节点；

一个传感电阻器，其连接在带隙基准节点和一个分支节点之间；

多个上调电阻器单元，其被串联连接在分支节点和第二节点之间，多个上调电阻器单元有第一电阻值，其通过微调进行确定；

第一并联电阻器，其连接在第二节点和第一输入之间；

第一PNP晶体管，其发射极连接到第一输入，其基极接地，其集电接地极；

多个下调电阻器单元，其被串联连接在分支节点和第三节点之间，多个下调电阻器单元有第二电阻值，其通过微调进行确定；

第二并联电阻器，其被连接在第三节点和第二输入之间；

一个差值电阻器，其被连接在第二输入和第四节点之间；和

第二PNP晶体管，其发射极连接到第四节点，其基极接地，其集电极接地；

其中在多个上调电阻器单元内的每个电阻器单元包括：

一个微调电阻器，其被连接在一个单元输入节点和一个单元输出节点之间；

一个微调旁路元件，其被连接在单元输入节点和单元输出节点之间；

其中微调旁路元件在短接状态时可被编程以让电流绕过微调电阻器；并在断开状态时可被编程以使电流经过微调电阻器；

其中当微调旁路元件处于断开状态时微调电阻器的微调电阻值被添加到第一电阻值，并在短接状态时微调电阻器的微调电阻值不被添加到第一电阻值；

其中在多个下调电阻器单元内的每个电阻器单元包括：

一个微调电阻器，其被连接在一个单元输入节点和一个单元输出节点之间；

一个微调旁路元件，其被连接在单元输入节点和单元输出节点之间；

其中微调旁路元件在短接状态时可被编程以让电流绕过微调电阻器，并在断开状态时可被编程以使电流经过微调电阻器；

其中当微调旁路元件处于断开状态时微调电阻器的微调电阻值被添加到第二电阻值，而当微调旁路元件处于短接状态时微调电阻器的微调电阻值不被添加到第二电阻值；

其中微调旁路元件包括一个熔丝或一个晶体管，

由此通过将多个上调电阻器元件内的微调旁路元件编程到断开状态以提高第一电阻值，在带隙基准节点上的一个带隙基准电压在微调期间可被提高，并通过将多个下调电阻器元件内的微调旁路元件编程到断开状态以提高第二电阻值，在带隙基准节点上的一个带隙基准电压在微调期间可被降低;

微调电阻器的微调电阻值是一系列二进制加权的电阻值，由此多个上调电阻器单元和多个下调电阻器单元各自包括一系列二进制加权的微调电阻器。

16.根据权利要求15所述的微调带隙基准产生器，还包括：

一个输出电阻器，其被连接在带隙基准节点和一个基准输出节点之间；

一个吸入电阻器，其被连接在基准输出节点和地之间。

17.一个微调基准电路，包括：

运算放大器装置，用于通过比较第一输入和第二输入来产生一个输出；

发电晶体管装置，用于在带隙基准节点上产生一个带隙基准电压，以对应来自运算放大器装置的输出；

一个传感电阻器，其被连接在带隙基准节点和一个分支节点之间；

第一可变电阻器装置，其被连接在分支节点和第二节点之间，用于产生第一电阻值，其通过微调是可变的；

第一并联电阻器，其被连接在第二节点和第一输入之间；

第一PNP晶体管装置，用于从一个连接到第一输入的发射极吸入电流，其有一个接地的基极，并有一个接地的集电极；

第二可变电阻器装置，被连接在分支节点和第三节点之间，用于产生第二电阻值，其通过微调是可变的；

第二并联电阻器，其被连接在第三节点和第二输入之间；

一个差值电阻器，其被连接在第二输入和第四节点之间；和

第二PNP晶体管装置，用于从一个连接到第四节点的发射极吸入电流，其有一个接地的基极，并有一个接地的集电极，

编程装置，通过改变第一可变电阻器装置的第一电阻值，并通过改变第二可变电阻器装置的第二电阻值，用于在微调期间调整在带隙基准节点上的一个带隙基准电压；

其中编程装置还包括：

上调装置，用来烧断熔丝或用来禁用晶体管，熔丝或晶体管断开状态时使电流经过第一可变电阻器装置内的二进制加权电阻器以提高带隙基准电压；和

下调装置，用来烧断熔丝或用来禁用晶体管，熔丝或晶体管断开状态时使电流经过第二可变电阻器装置内的二进制加权电阻器以降低带隙基准电压；其中第一可变电阻器装置包括：

多个第一微调电阻器，相互串联连接；

多个旁路元件，每个旁路元件与多个第一微调电阻器内的一个第一微调电阻器并联连接；

其中在多个旁路元件内的每个旁路元件有一个断开状态和一个接通状态；

第一可编程装置，用于将多个旁路元件编程到断开和接通状态以调整第一电阻值；

其中第二可变电阻器装置包括：

多个第二微调电阻器，相互串联连接；

多个旁路元件，每个旁路元件与多个第二微调电阻器内的一个第二微调电阻器并联连接；

其中在多个旁路元件内的每个旁路元件有一个断开状态和一个接通状态；

第二可编程装置，用于将多个旁路元件编程到断开和接通状态以调整第二电阻值；

其中在第一可变电阻器装置和第二可变电阻器装置中的多个旁路元件内的每个旁路元件包括一个熔丝，其被烧断到断开状态，或一个微调晶体管，其有一个接收控制信号的栅极，该控制信号激活微调晶体管以导电和隔离；

其中多个第一微调电阻器和多个第二微调电阻器的微调电阻值是一系列二进制加权的电阻值，由此第一可变电阻器装置和第二可变电阻器装置各自包括一系列二进制加权的微调电阻器。

Images