CN102541138B - 基准电源电路 - Google Patents

基准电源电路 Download PDF

Info

Publication number
CN102541138B
CN102541138B CN201010589057.1A CN201010589057A CN102541138B CN 102541138 B CN102541138 B CN 102541138B CN 201010589057 A CN201010589057 A CN 201010589057A CN 102541138 B CN102541138 B CN 102541138B
Authority
CN
China
Prior art keywords
resistance
pipe
nmos pipe
drain electrode
pmos pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010589057.1A
Other languages
English (en)
Other versions
CN102541138A (zh
Inventor
程亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
CSMC Technologies Corp
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Corp, Wuxi CSMC Semiconductor Co Ltd filed Critical CSMC Technologies Corp
Priority to CN201010589057.1A priority Critical patent/CN102541138B/zh
Priority to US13/807,310 priority patent/US8884603B2/en
Priority to PCT/CN2011/083101 priority patent/WO2012079454A1/en
Publication of CN102541138A publication Critical patent/CN102541138A/zh
Application granted granted Critical
Publication of CN102541138B publication Critical patent/CN102541138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

一种基准电源电路，包括：可调电阻网络和带隙基准电源电路，所述可调电阻网络包括第一电阻端和第二电阻端，所述第一电阻端和第二电阻端之间的电阻阻值随工艺偏差变化；所述带隙基准电源电路，连接所述第一电阻端和第二电阻端，产生流过所述第一电阻端和第二电阻端的正温度系数电流，并输出与所述正温度系数电流相关的基准电压。所述基准电源电路具有精度高、温漂特性好等优点。

Description

基准电源电路
技术领域
本发明涉及电子电路技术，特别是涉及一种基准电源电路。
背景技术
基准源可以产生与电源和工艺无关、具有确定温度特性的基准电压或基准电流。在模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)、Flash存储器等集成电路设计中，低温度系数（TC）、低功耗、高电源抑制比(PSRR)的基准源设计十分关键。
图1为现有的一种对温度特性进行一次曲率补偿的带隙（Bandgap）基准电源电路，流过三极管Q01的支路电流和流过三极管Q02的支路电流都为正温度系数（PTAT）电流，流过电阻R01、R02的支路电流和电阻R03、R04的支路电流都为负温度系数电流，利用正、负温度系数电流的相互补偿，输出的基准电压VREF温漂特性较好。然而，图1所示的带隙基准电源电路输出的基准电压精度并不高，其主要是因为：电路中应用多个电阻，当制造工艺变化而发生偏差时，特别是超出工艺角的范围时，电阻的阻值范围波动过大，使PTAT电流和负温度系数电流对温度的斜率发生严重偏差，导致温度系数增大，输出的基准电压精度不高，从而降低了带隙基准电源电路的性能。
现有的一种对上述问题的解决方案是对温度特性进行二次曲率补偿来增加基准电压的精度，如图2所示的一种采用PTAT电压补偿法的二次曲率补偿带隙基准电源电路，三极管Q1、Q2、Q3、Q4和电阻R1、R2、R3组成的带隙参考电压源产生PTAT电流IPTAT，三极管Q5、Q6、Q7、Q8和电阻R4、R5、R6组成的带隙参考电压源用来产生一次温度补偿的基准电压Vref。
当三极管Q10的基极与发射极的电压小于导通电压时，两个带隙参考电压源断开，输出的基准电压Vref为：
Figure GDA0000450927300000021
VBE6为三极管Q6的基极与发射极的电压。
当三极管Q10的基极与发射极的电压大于导通电压时，两个带隙参考电压源连通，流过三极管Q10的电流IPTAT为：IPTAT＝VTlnn1/R1，输出的基准电压Vref为： Vref = V BE 6 + V T 1 n n 2 R 4 ( R 4 + 2 R 5 + 2 R 6 ) + V T 1 n n 1 R 1 R 6 .
三极管Q10是在温度T0点导通，温度低于T0时截止，流过电阻R3和R6的电流都是PTAT电流，随温度升高而升高。当温度低于T0时，三极管Q10的基极与发射极的电压VBE10为：
Figure GDA0000450927300000023
其中，n1＝SQ2/SQ1，n2＝SQ6/SQ5，VT为阈值电压，SQ1、SQ2、SQ5和SQ6分别为三极管Q1、Q2、Q5和Q6的截面积。可知，当n1＝n2，(R3/R1-R6/R4)＞0时，VBE10随温度升高而变大，温度为T0时的VBE10等于Q10的导通电压。
然而，图2所示的带隙基准电源电路仍然存在以下问题：（1）也采用了多个电阻，当制造工艺变化而发生偏差时，电阻的阻值范围波动过大，使得电路本身产生的误差可能会大于二次曲率补偿的精度，从而导致二次曲率补偿失去意义；（2）当电阻R6的阻值发生大的波动会造成三极管Q10无法导通或导通的温度点发生大的偏移；（3）电路在高频段的PSRR性能较差，无法应用于高频模拟电路中（例如高速的ADC电路）；（4）电路的拓扑结构也较为复杂。
发明内容
本发明解决的问题是现有的带隙基准电源电路的精度不高，且高频段的电源抑制比性能差。
为解决上述问题，本发明实施方式提供一种基准电源电路，包括：
可调电阻网络，包括第一电阻端和第二电阻端，所述第一电阻端和第二电阻端之间的电阻阻值随工艺偏差变化；
带隙基准电源电路，连接所述第一电阻端和第二电阻端，产生流过所述第一电阻端和第二电阻端的正温度系数电流，并输出与所述正温度系数电流相关的基准电压。
可选的，所述可调电阻网络包括：若干组结构相同的选择单元，用于根据输入的控制信号，选择不同阻值电阻。
可选的，所述可调电阻网络包括三组选择单元，其中，
第一组选择单元包括第一开关NMOS管、第二开关NMOS管和第一电阻，
第二组选择单元包括第三开关NMOS管、第四开关NMOS管和第二电阻，
第三组选择单元包括第五开关NMOS管、第六开关NMOS管和第三电阻，
所述第一开关NMOS管和第二开关NMOS管的漏极为所述第一电阻端，所述第一开关NMOS管的栅极输入第一控制信号，所述第二开关NMOS管的栅极输入第一控制信号的反相信号，所述第一开关NMOS管的源极与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第二开关NMOS管的源极连接；
所述第三开关NMOS管和第四开关NMOS管的漏极与所述第一电阻的第二端连接，所述第三开关NMOS管的栅极输入第二控制信号，所述第四开关NMOS管的栅极输入第二控制信号的反相信号，所述第三开关NMOS管的源极与所述第二电阻的第一端连接，所述第二电阻的第二端与所述第四开关NMOS管的源极连接；
所述第五开关NMOS管和第六开关NMOS管的漏极与所述第二电阻的第二端连接，所述第五开关NMOS管的栅极输入第三控制信号，所述第六开关NMOS管的栅极输入第三控制信号的反相信号，所述第五开关NMOS管的源极与所述第三电阻的第一端连接，所述第三电阻的第二端和所述第六开关NMOS管的源极为所述第二电阻端。
可选的，所述第二电阻的阻值大于所述第三电阻的阻值，所述第三电阻的阻值大于所述第一电阻的阻值。
可选的，所述第一和第二开关NMOS管的导通电阻的阻值小于所述第一电阻的阻值的5%，所述第三和第四开关NMOS管的导通电阻的阻值小于所述第二电阻的阻值的5%，所述第五和第六开关NMOS管的导通电阻的阻值小于所述第三电阻的阻值的5%。
可选的，所述带隙基准电源电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、运算放大器、第四电阻、第五电阻、第六电阻、第七电阻、第一NMOS管、第二NMOS管、第一PNP管和第二PNP管，
所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述基准电压；
所述运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；
所述第四和第五电阻的第一端与所述第三PMOS管的漏极连接，所述第四电阻的第二端连接所述第一电阻端，所述第六电阻的第一端与所述第四PMOS管的漏极连接，所述第七电阻的第一端与所述第六PMOS管的漏极连接，所述第五、第六和第七电阻的第二端接地；
所述第一NMOS管的漏极和第一PNP管的发射极连接所述第二电阻端，所述第二NMOS管的漏极和第二PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二PNP管的基极、集电极以及所述第一和第二NMOS管的源极接地，所述第一和第二NMOS管的栅极输入第一偏置电压。
可选的，所述基准电源电路还包括补偿电路，与所述基准电压的输出端连接，用于改善所述基准电压的高频段电源抑制比特性。
可选的，所述补偿电路包括补偿电容和第三NMOS管，所述补偿电容与所述第七电阻并联；所述第三NMOS管的栅极输入所述第一偏置电压，漏极与所述第六PMOS管的漏极连接，源极接地。
可选的，所述基准电源电路还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压。
可选的，所述启动电路包括：反相器、第七PMOS管、第八PMOS管、第九PMOS管、第四NMOS管和第一电容，
所述反相器输出所述第一偏置电压；
所述第七PMOS管的栅极与所述反相器的输入端连接，所述第八PMOS管的栅极与所述运算放大器的输出端连接，所述第九PMOS管的漏极与所述运算放大器的负输入端连接，所述第七、第八和第九PMOS管源极接电压源；
所述第七和第八PMOS管的漏极、第九PMOS管的栅极以及第四NMOS管的漏极与所述第一电容的第一端连接，所述第一电容的第二端和所述第四NMOS管的源极接地，所述第四NMOS管的栅极输入第二偏置电压。
与现有技术相比，上述技术方案利用可调电阻网络对带隙基准电源电路中正温度系数电流流经的电路支路中的电阻进行可调式设计，使电阻阻值的波动范围满足设计要求，从而提高了输出的基准电压的精度，改善了基准电压的温漂特性。
进一步，通过在带隙基准电源电路的输出端增加补偿电容，改善了基准电源电路高频段的电源抑制比，因此可以广泛应用于高频模拟电路，提供高精度、高稳定性的基准电压。
附图说明
图1是现有的一种一次曲率补偿的带隙基准电源电路的示意图；
图2是现有的一种二次曲率补偿的带隙基准电源电路的示意图；
图3是本发明实施例的基准电源电路的示意图；
图4是图3所示的基准电源电路的PSRR特性仿真曲线和没有补偿电容的基准电源电路的PSRR特性仿真曲线的对比示意图。
具体实施方式
本发明实施方式的基准电源电路利用可调电阻网络对带隙基准电源电路中正温度系数电流流经的电路支路中的电阻进行可调式设计，使电阻阻值的波动范围满足设计要求，从而提高了输出的基准电压的精度，改善了基准电压的温漂特性。
本发明实施方式的基准电源电路包括：可调电阻网络，包括第一电阻端和第二电阻端，所述第一电阻端和第二电阻端之间的电阻阻值随工艺偏差变化；带隙基准电源电路，连接所述第一电阻端和第二电阻端，产生流过所述第一电阻端和第二电阻端的正温度系数电流，并输出与所述正温度系数电流相关的基准电压。下面结合附图和实施例对本发明具体实施方式做详细的说明。
图3是本发明实施例的基准电源电路的示意图，所述基准电源电路至少包括可调电阻网络12和带隙基准电源电路13。
可调电阻网络12包括第一电阻端P1和第二电阻端P2，所述第一电阻端和第二电阻端之间的电阻阻值可以随工艺偏差而变化。
本实施例的可调电阻网络12包括：3组选择单元，用于根据输入的控制信号，选择不同阻值电阻，各组选择单元结构相同，分别包括1个电阻、2个开关MOS管和一对反相的控制信号。具体地，第一电阻R11、第一开关NMOS管M1、第二开关NMOS管M2、第一控制信号A及其反相信号～A为第一组选择单元；第二电阻R12、第三开关NMOS管M3、第四开关NMOS管M4、第二控制信号B及其反相信号～B为第二组选择单元；第三电阻R13、第五开关NMOS管M5、第六开关NMOS管M6、第三控制信号C及其反相信号～C为第三组选择单元。
第一开关NMOS管M1的栅极输入第一控制信号A，漏极连接第一电阻端P1，源极连接第一电阻R11的第一端。
第二开关NMOS管M2的栅极输入第一控制信号的反相信号～A，漏极连接第一电阻端P1，源极连接第一电阻R11的第二端。
第三开关NMOS管M3的栅极输入第二控制信号B，漏极连接第一电阻R11的第二端，源极连接第二电阻R12的第一端。
第四开关NMOS管M4的栅极输入第二控制信号的反相信号～B，漏极连接第一电阻R11的第二端，源极连接第二电阻R12的第二端。
第五开关NMOS管M5的栅极输入第三控制信号C，漏极连接第二电阻R12的第二端，源极连接第三电阻R13的第一端。
第六开关NMOS管M6的栅极输入第三控制信号的反相信号～C，漏极连接第二电阻R12的第二端，源极连接第三电阻R13的第二端和第二电阻端P2。
可调电阻网络12中的开关MOS管会降低基准电源电路的PSRR性能，因此，上述6个开关MOS管应视实际工艺情况而使用面积较大的NMOS管，以减小对PSRR性能的影响；并且，开关NMOS管的导通电阻的阻值应小于与其串联的电阻的阻值的5%，具体为，第一NMOS管M1和第二开关NMOS管M2的导通电阻的阻值小于第一电阻R11的阻值R11的5%，第三NMOS管M3和第四开关NMOS管M4的导通电阻的阻值小于第二电阻R12的阻值R12的5%，第五NMOS管M5和第六开关NMOS管M6的导通电阻的阻值小于第三电阻R13的阻值R13的5%。
第一控制信号A、第二控制信号B和第三控制信号C根据实际工艺偏差情况而设定。利用第一控制信号A、第二控制信号B和第三控制信号C控制开关NMOS管的导通或截止，可以使得可调电阻网络12的第一电阻端P1和第二电阻端P2之间的电阻阻值有不同组合变化。本实施例控制信号的逻辑值与第一电阻端P1和第二电阻端P2之间的电阻阻值R0的对应关系如表1所示：
序号 A B C R0
(1) 0 0 0 0
(2) 0 0 1 R13
(3) 0 1 0 R12
(4) 0 1 1 R12+R13
(5) 1 0 0 R11
(6) 1 0 1 R11+R13
(7) 1 1 0 R11+R12
(8) 1 1 1 R11+R12+R13
本实施例中，第一电阻R11的阻值R11、第二电阻的阻值R12和第三电阻的阻值R13满足：R12＞R13＞R11，这种设计规律可以大幅度增加第一电阻端P1和第二电阻端P2之间的电阻的可调范围。
具体来说，当工艺无偏差时，电阻阻值R0对应表1中的（3）。
当工艺发生偏差使得电路中所有的电阻阻值整体偏大时（例如从工艺角tt偏到ss），减小电阻阻值R0的方法有三种：
（A1）关断第一开关NMOS管M1、第三开关NMOS管M3和第五开关NMOS管M5，导通第二开关NMOS管M2、第四开关NMOS管M4和第六开关NMOS管M6，对应表1中的（1）；
（A2）关断第一开关NMOS管M1、第三开关NMOS管M3和第六开关NMOS管M6，导通第二开关NMOS管M2、第四开关NMOS管M4和第五开关NMOS管M5，对应表1中的（2）；
（A3）关断第二开关NMOS管M2、第三开关NMOS管M3和第五开关NMOS管M5，导通第一开关NMOS管M1、第四开关NMOS管M4和第六开关NMOS管M6，对应表1中的（5）。
当工艺发生偏差使得电路中所有的电阻阻值整体偏小时（例如从工艺角tt偏到ff），增大电阻阻值R0的方法有三种：
（B1）关断第一开关NMOS管M1、第四开关NMOS管M4和第六开关NMOS管M6，导通第二开关NMOS管M2、第三开关NMOS管M3和第五开关NMOS管M5，对应表1中的（4）；
（B2）关断第二开关NMOS管M2、第四开关NMOS管M4和第五开关NMOS管M5，导通第一开关NMOS管M1、第三开关NMOS管M3和第六开关NMOS管M6，对应表1中的（7）；
（B3）关断第二开关NMOS管M2、第四开关NMOS管M4和第六开关NMOS管M6，导通第一开关NMOS管M1、第三开关NMOS管M3和第五开关NMOS管M5，对应表1中的（8）。
表1中的（6），可以根据（R11+R13）是否大于R0来确定作为减小或增大电阻阻值R0的方法。
本领域技术人员应当可以理解，依据上述工艺偏差、控制信号及电阻阻值R0的对应关系，可以采用数字电路设计（例如译码电路）得到相应地第一控制信号A、第二控制信号B和第三控制信号C，在此即不再对产生第一控制信号A、第二控制信号B和第三控制信号C的电路进行详细说明。
本实施例的带隙基准电源电路13包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、运算放大器A1、第四电阻R14、第五电阻R15、第六电阻R16、第七电阻R17、第一NMOS管MN1、第二NMOS管MN2、第一PNP管QP1和第二PNP管QP2。
第一PMOS管MP1的栅极连接运算放大器A1的输出端，源极连接电压源VDD，漏极连接第三PMOS管MP3的源极。
第二PMOS管MP2的栅极连接运算放大器A1的输出端，源极连接电压源VDD，漏极连接第四PMOS管MP4的源极。
第三PMOS管MP3的栅极连接运算放大器A1的输出端，源极连接第一PMOS管MP1的漏极，漏极连接运算放大器A1的正输入端。
第四PMOS管MP4的栅极连接运算放大器A1的输出端，源极连接第二PMOS管MP2的漏极，漏极连接运算放大器A1的负输入端。
第四电阻R14的第一端连接第三PMOS管MP3的漏极，第二端连接可调电阻网络12的第一电阻端P1。
第五电阻R15的第一端连接第三PMOS管MP3的漏极，第二端接地。
第六电阻R16的第一端连接第四PMOS管MP4的漏极，第二端接地。
第一NMOS管MN1的栅极输入第一偏置电压PD，漏极连接可调电阻网络12的第二电阻端P2，源极接地。
第二NMOS管MN2的栅极输入第一偏置电压PD，漏极连接第四PMOS管MP4的漏极，源极接地。
第一PNP管QP1的发射极连接第一NMOS管MN1的漏极，基极和集电极接地。
第二PNP管QP2的发射极连接第二NMOS管MN2的漏极，基极和集电极接地。
第五PMOS管MP5的栅极连接运算放大器A1的输出端，源极连接电压源VDD，漏极连接第六PMOS管MP6的源极。
第六PMOS管MP6的栅极连接运算放大器A1的输出端，源极连接第五PMOS管MP5的漏极，漏极为基准电压Vout的输出端。
第七电阻R17的第一端连接第六PMOS管MP6的漏极；第七电阻R17的第二端接地。
可调电阻网络12串接在带隙基准电源电路13的第四电阻R14和第一PNP管QP1之间，流经可调电阻网络12的电流为PTAT电流。
当工艺无偏差时，关断第一开关NMOS管M1、第四开关NMOS管M4和第五NMOS管M5，导通第二开关NMOS管M2、第三开关NMOS管M3和第六NMOS管M6导通，PTAT电流流经第二电阻R12，此时有最好的温漂特性，TC特性曲线的顶点位于测试温度范围的中点。
当工艺发生偏差时，可以对PTAT电流进行两个方向的调节：
当工艺发生偏差使得电路中所有的电阻阻值整体偏大时（例如从工艺角tt偏到ss），通过减小电阻阻值R0来调整PTAT电流，有三种方法，分别对应表1中的（1）、（2）或（5），减小了可调电阻网络12的电阻阻值，即带隙基准电源电路13的PTAT电流支路上的电阻阻值减小，则PTAT电流增大，TC特性曲线的顶点可以向低温度区移动；
当工艺发生偏差使得电路中所有的电阻阻值整体偏小时（例如从工艺角tt偏到ff），通过增大电阻阻值R0来调整PTAT电流，有三种方法，分别对应表1中的（4）、（7）或（8），可以增大可调电阻网络12的电阻阻值，即带隙基准电源电路13的PTAT电流支路上的电阻阻值增大，则PTAT电流减小，TC特性曲线的顶点可以向高温区移动。
因此，可调电阻网络12能够有效地抑制基准电源电路中的电阻、BJT、MOS制造工艺的波动对基准电压的温漂特性的影响。
需要说明的是，可调电阻网络并不限于本实施例所述的电路结构，例如，开关MOS管也可以使用开关PMOS管，或者，可以再增加一组或多组结构相同的选择单元，以提高电阻的可调范围。带隙基准电源电路也不限于本实施例所述的电路结构，其还可以是其他的一次曲率补偿的带隙基准电源电路，将所述带隙基准电源电路中PTAT电流流经的电路支路中的电阻用可调电阻网络12的电阻替换，在工艺变化的情况下，可以通过改变可调电阻网络12的电阻阻值来调整PTAT电流，从而达到改善输出的基准电压温漂特性的目的，提高了基准电压的精度和稳定性。
上述包括可调电阻网络12和带隙基准电源电路13的基准电源电路可以向ADC、DAC、DRAM、Flash存储器等模拟电路提供高精度且稳定性高的基准电压，而如果要应用于高频模拟电路（例如，10bits、100MHz的ADC），可以采用在PSRR传输函数中增加一个极点来抵消一个零点的方法来改善高频段的PSRR，具体地，可以通过在带隙基准电源电路13的输出端增加补偿电路14来改善基准电源电路在高频段的PSRR特性。
如图3所示，本实施例的基准电源电路还包括补偿电路14，与所述基准电压的输出端连接，用于改善所述基准电压的高频段电源抑制比特性。补偿电路14包括补偿电容C和第三NMOS管MN3，补偿电容C与所述第七电阻R17并联，即补偿电容C的第一端与第六PMOS管MP6的漏极连接，第二端接地。第三NMOS管MN3的栅极输入第一偏置电压PD，漏极与第六PMOS管MP6的漏极连接，源极接地。
在带隙基准电源电路13的输出端增加补偿电容C可以改善基准电源电路在高频段的PSRR特性，其原理简述如下：没有补偿电容C的PSRR传输函数为HPSRR＝H0·(s-Z)，其中，s表示频率、Z表示零点所在的频率。当工作频率高于零点所在的频率后，PSRR会随着s的增加而增加。增加了补偿电容C后，相当于在PSRR传输函数中增加了极点，增加极点后的PSRR传输函数为
Figure GDA0000450927300000121
其中P表示极点所在的频率，当P=Z时，即是极点抵消零点，传输函数近似为一常数，抑制了高频段PSRR的增加。
图4是增加补偿电容的基准电源电路（图3）的PSRR特性仿真曲线b和没有补偿电容的基准电源电路的PSRR特性仿真曲线a的对比示意图，其是在VDD=1.8V，temp=27℃，0.18μm Logic的工艺条件下通过电路仿真得到的，参考仿真曲线a，PSRR（Y0）随频率增加而升高，在频率为1GHz时，PSRR接近0dB；参考仿真曲线b，在高频段（大于10MHz），PSRR基本稳定，大约在-60dB左右；对比仿真曲线a和b可以看到，在高频段，增加补偿电容的PSRR特性明显优于没有补偿电容的基准电源电路的PSRR特性。
上述第一偏置电压PD是为了确保带隙基准电源电路13和补偿电路14能够正常工作而在NMOS管的栅极施加的偏置电压，第一偏置电压PD可以根据实际电路结构、NMOS管的制造工艺等条件预置，其也可以由图3所示的启动电路11提供。
如图3所示，本实施例的基准电源电路还包括启动电路11，与带隙基准电源电路13和补偿电路14连接，向所述带隙基准电源电路13提供所述第一偏置电压PD，以保证带隙基准电源电路和补偿电路14能够在系统启动（上电）时进入正常工作状态。
启动电路11包括：反相器11a、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第四NMOS管MN4和第一电容C1。
反相器11a的输入端输入偏置信号PDB，输出端输出偏置信号PDB的反相信号，其具有第一偏置电压PD，反相器11a为一种通用的CMOS反相器，包括一个PMOS管和一个NMOS管。
第七PMOS管MP7的栅极连接反相器11a的输入端（即输入偏置信号PDB），源极连接电压源VDD，漏极连接第八PMOS管MP8的漏极。
第八PMOS管MP8的栅极连接带隙基准电源电路13的运算放大器A1的输出端，源极连接电压源VDD，漏极连接第九PMOS管MP9的栅极。
第九PMOS管MP9的栅极连接第八PMOS管MP8的漏极，源极连接电压源VDD，漏极连接带隙基准电源电路13的第四PMOS管MP4的漏极。
第四NMOS管MN4的栅极输入第二偏置电压VN，漏极连接第九PMOS管MP9的栅极，源极接地。
第一电容C1的第一端连接第四NMOS管MN4的漏极，第二端接地。
本领域技术人员应当了解，提供给启动电路11的偏置信号PDB和第二偏置电压VN可以根据实际电路结构和MOS管的制造工艺等条件预置，在此不再详细说明。
综上所述，上述基准电源电路利用可调电阻网络对带隙基准电源电路中正温度系数电流流经的电路支路中的电阻进行可调式设计，使电阻阻值的波动范围满足设计要求，采用数字电路实现了对可调电阻网络的电阻的可调式设计，其结构简单，易于实现，且便于电路的调整与测试。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (3)

1.一种基准电源电路，其特征在于，包括：
可调电阻网络，包括第一电阻端和第二电阻端，所述第一电阻端和第二电阻端之间的电阻阻值随工艺偏差变化；
带隙基准电源电路，连接所述第一电阻端和第二电阻端，产生流过所述第一电阻端和第二电阻端的正温度系数电流，并输出与所述正温度系数电流相关的基准电压，
所述可调电阻网络包括若干组结构相同的选择单元，用于根据输入的控制信号，选择不同阻值电阻，
所述可调电阻网络包括三组选择单元，其中，
第一组选择单元包括第一开关NMOS管、第二开关NMOS管和第一电阻，
第二组选择单元包括第三开关NMOS管、第四开关NMOS管和第二电阻，
第三组选择单元包括第五开关NMOS管、第六开关NMOS管和第三电阻，
所述第一开关NMOS管和第二开关NMOS管的漏极为所述第一电阻端，所述第一开关NMOS管的栅极输入第一控制信号，所述第二开关NMOS管的栅极输入第一控制信号的反相信号，所述第一开关NMOS管的源极与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第二开关NMOS管的源极连接；
所述第三开关NMOS管和第四开关NMOS管的漏极与所述第一电阻的第二端连接，所述第三开关NMOS管的栅极输入第二控制信号，所述第四开关NMOS管的栅极输入第二控制信号的反相信号，所述第三开关NMOS管的源极与所述第二电阻的第一端连接，所述第二电阻的第二端与所述第四开关NMOS管的源极连接；
所述第五开关NMOS管和第六开关NMOS管的漏极与所述第二电阻的第二端连接，所述第五开关NMOS管的栅极输入第三控制信号，所述第六开关NMOS管的栅极输入第三控制信号的反相信号，所述第五开关NMOS管的源极与所述第三电阻的第一端连接，所述第三电阻的第二端和所述第六开关NMOS管的源极为所述第二电阻端，
所述带隙基准电源电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、运算放大器、第四电阻、第五电阻、第六电阻、第七电阻、第一NMOS管、第二NMOS管、第一PNP管和第二PNP管，
所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述基准电压；
所述运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；
所述第四和第五电阻的第一端与所述第三PMOS管的漏极连接，所述第四电阻的第二端连接所述第一电阻端，所述第六电阻的第一端与所述第四PMOS管的漏极连接，所述第七电阻的第一端与所述第六PMOS管的漏极连接，所述第五、第六和第七电阻的第二端接地；
所述第一NMOS管的漏极和第一PNP管的发射极连接所述第二电阻端，所述第二NMOS管的漏极和第二PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二PNP管的基极、集电极以及所述第一和第二NMOS管的源极接地，所述第一和第二NMOS管的栅极输入第一偏置电压，
还包括补偿电路，与所述基准电压的输出端连接，用于改善所述基准电压的高频段电源抑制比特性，
所述补偿电路包括补偿电容和第三NMOS管，所述补偿电容与所述第七电阻并联；所述第三NMOS管的栅极输入所述第一偏置电压，漏极与所述第六PMOS管的漏极连接，源极接地，
还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压，
所述启动电路包括：反相器、第七PMOS管、第八PMOS管、第九PMOS管、第四NMOS管和第一电容，
所述反相器输出所述第一偏置电压；
所述第七PMOS管的栅极与所述反相器的输入端连接，所述第八PMOS管的栅极与所述运算放大器的输出端连接，所述第九PMOS管的漏极与所述运算放大器的负输入端连接，所述第七、第八和第九PMOS管源极接电压源；
所述第七和第八PMOS管的漏极、第九PMOS管的栅极以及第四NMOS管的漏极与所述第一电容的第一端连接，所述第一电容的第二端和所述第四NMOS管的源极接地，所述第四NMOS管的栅极输入第二偏置电压。
2.根据权利要求1所述的基准电源电路，其特征在于，所述第二电阻的阻值大于所述第三电阻的阻值，所述第三电阻的阻值大于所述第一电阻的阻值。
3.根据权利要求1所述的基准电源电路，其特征在于，所述第一和第二开关NMOS管的导通电阻的阻值小于所述第一电阻的阻值的5%，所述第三和第四开关NMOS管的导通电阻的阻值小于所述第二电阻的阻值的5%，所述第五和第六开关NMOS管的导通电阻的阻值小于所述第三电阻的阻值的5%。
CN201010589057.1A 2010-12-15 2010-12-15 基准电源电路 Active CN102541138B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010589057.1A CN102541138B (zh) 2010-12-15 2010-12-15 基准电源电路
US13/807,310 US8884603B2 (en) 2010-12-15 2011-11-29 Reference power supply circuit
PCT/CN2011/083101 WO2012079454A1 (en) 2010-12-15 2011-11-29 Reference power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010589057.1A CN102541138B (zh) 2010-12-15 2010-12-15 基准电源电路

Publications (2)

Publication Number Publication Date
CN102541138A CN102541138A (zh) 2012-07-04
CN102541138B true CN102541138B (zh) 2014-06-04

Family

ID=46244080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010589057.1A Active CN102541138B (zh) 2010-12-15 2010-12-15 基准电源电路

Country Status (3)

Country Link
US (1) US8884603B2 (zh)
CN (1) CN102541138B (zh)
WO (1) WO2012079454A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102809979B (zh) * 2012-07-13 2014-07-02 电子科技大学 一种三阶补偿带隙基准电压源
CN103345290B (zh) * 2013-07-24 2014-10-15 东南大学 一种高电源抑制、低工艺偏差带隙基准电压源
CN103412601B (zh) * 2013-08-22 2016-04-13 上海华虹宏力半导体制造有限公司 参考电压提供电路
TWI514106B (zh) * 2014-03-11 2015-12-21 Midastek Microelectronic Inc 參考電源產生電路及應用其之電子電路
US9594390B2 (en) * 2014-11-26 2017-03-14 Taiwan Semiconductor Manufacturing Company Limited Voltage reference circuit
US10305400B2 (en) * 2016-04-20 2019-05-28 Johnson Electric International AG Magnetic sensor integrated circuit, motor assembly and application device
CN106339025B (zh) * 2016-05-23 2018-09-14 西安电子科技大学 一种应用于物联网节点的低电压高精度带隙基准电路
CN106020320B (zh) * 2016-07-15 2017-11-17 天津大学 一种提高电源电压抑制比的基准电压源结构
CN108121378B (zh) * 2016-11-30 2023-09-08 华润微集成电路(无锡)有限公司 温控点可修调的智能温控电路及修调方法
CN108227800B (zh) * 2016-12-09 2024-06-14 兆易创新科技集团股份有限公司 一种稳压电路
CN106873704B (zh) * 2017-02-21 2018-08-17 深圳市爱协生科技有限公司 基准电压源及其正温度系数电压生成电路
CN106843360B (zh) * 2017-04-11 2018-04-20 广州市协得科技有限公司 一种基准电压电路及程控电源
CN108614611B (zh) * 2018-06-27 2024-06-04 上海治精微电子有限公司 低噪声带隙基准电压源、电子设备
CN108646846B (zh) * 2018-06-29 2023-11-10 苏州锴威特半导体股份有限公司 一种零温漂电流偏置电路
CN109375697B (zh) * 2018-12-24 2023-10-20 中国电子科技集团公司第五十八研究所 一种温漂修调电路
CN109743031B (zh) * 2018-12-29 2023-06-20 长江存储科技有限责任公司 一种功率放大电路
CN111463744A (zh) * 2020-04-10 2020-07-28 中国科学院西安光学精密机械研究所 一种具备迟滞效应的自恢复欠电压保护电路
US11594532B2 (en) 2020-06-29 2023-02-28 Texas Instruments Incorporated On-chip heater temperature calibration
CN114415776B (zh) * 2020-10-28 2024-03-26 兆易创新科技集团股份有限公司 带隙基准电压源电路及电子装置
CN114421889A (zh) * 2022-01-20 2022-04-29 深圳市灵明光子科技有限公司 一种高精度振荡器
CN114895742A (zh) * 2022-05-30 2022-08-12 广东省大湾区集成电路与系统应用研究院 一种基准电压源电路
CN117389375B (zh) * 2023-12-13 2024-03-26 长鑫闵科存储技术(上海)有限公司 电压产生电路及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183273A (zh) * 2007-12-14 2008-05-21 清华大学 一种带隙基准源产生装置
CN101510108A (zh) * 2008-02-12 2009-08-19 精工爱普生株式会社 基准电压生成电路、集成电路装置以及信号处理装置
CN101571727A (zh) * 2009-06-11 2009-11-04 和芯微电子(四川)有限公司 一种电流型带隙基准源电路启动电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263519A (en) * 1979-06-28 1981-04-21 Rca Corporation Bandgap reference
US6232829B1 (en) * 1999-11-18 2001-05-15 National Semiconductor Corporation Bandgap voltage reference circuit with an increased difference voltage
JP2001202147A (ja) * 2000-01-20 2001-07-27 Matsushita Electric Ind Co Ltd 電源回路及びこれを有する半導体集積回路
US6294902B1 (en) * 2000-08-11 2001-09-25 Analog Devices, Inc. Bandgap reference having power supply ripple rejection
US6426669B1 (en) * 2000-08-18 2002-07-30 National Semiconductor Corporation Low voltage bandgap reference circuit
US6381491B1 (en) * 2000-08-18 2002-04-30 Cardiac Pacemakers, Inc. Digitally trimmable resistor for bandgap voltage reference
JP3519361B2 (ja) * 2000-11-07 2004-04-12 Ｎｅｃエレクトロニクス株式会社 バンドギャップレファレンス回路
US6841982B2 (en) * 2003-06-09 2005-01-11 Silicon Storage Technology, Inc. Curved fractional CMOS bandgap reference
US7170274B2 (en) * 2003-11-26 2007-01-30 Scintera Networks, Inc. Trimmable bandgap voltage reference
US7230473B2 (en) * 2005-03-21 2007-06-12 Texas Instruments Incorporated Precise and process-invariant bandgap reference circuit and method
CN101241378B (zh) * 2007-02-07 2010-08-18 中国科学院半导体研究所 输出可调节带隙基准源电路
CN101105699A (zh) * 2007-08-10 2008-01-16 启攀微电子（上海）有限公司 输出电压可调节的带隙基准电压电路
CN101320278B (zh) * 2008-06-25 2010-04-07 苏州中科半导体集成技术研发中心有限公司 Cmos基准源
US8564274B2 (en) * 2009-01-24 2013-10-22 Micron Technology, Inc. Reference voltage generation for single-ended communication channels
CN101813960B (zh) * 2010-01-20 2013-10-23 香港应用科技研究院有限公司 一个精确的带隙基准源的双向微调方法和电路
US8680840B2 (en) * 2010-02-11 2014-03-25 Semiconductor Components Industries, Llc Circuits and methods of producing a reference current or voltage
US8547165B1 (en) * 2012-03-07 2013-10-01 Analog Devices, Inc. Adjustable second-order-compensation bandgap reference

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183273A (zh) * 2007-12-14 2008-05-21 清华大学 一种带隙基准源产生装置
CN101510108A (zh) * 2008-02-12 2009-08-19 精工爱普生株式会社 基准电压生成电路、集成电路装置以及信号处理装置
CN101571727A (zh) * 2009-06-11 2009-11-04 和芯微电子(四川)有限公司 一种电流型带隙基准源电路启动电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-202147A 2001.07.27
基于新型启动电路的高电源抑制带隙基准源;翁强;《固体电子学研究与进展》;20080630;第28卷(第2期);第290-291页图1、3 *
翁强.基于新型启动电路的高电源抑制带隙基准源.《固体电子学研究与进展》.2008,第28卷(第2期),

Also Published As

Publication number Publication date
CN102541138A (zh) 2012-07-04
WO2012079454A1 (en) 2012-06-21
US8884603B2 (en) 2014-11-11
US20130099770A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN102541138B (zh) 基准电源电路
CN102354245B (zh) 一种带隙电压基准源
CN202177844U (zh) 一种带隙电压基准源
CN102622031B (zh) 一种低压高精度带隙基准电压源
CN104238611A (zh) 电流模带隙基准电流源
CN102541149A (zh) 基准电源电路
CN106774616B (zh) 一种高阶温度补偿的低温漂基准源电路
CN104007777B (zh) 一种电流源产生器
CN102279617B (zh) 一种无电阻cmos电压基准源
CN103869868B (zh) 一种带温度补偿的带隙基准参考电路
CN104035471A (zh) 一种具有亚阈值电流补偿的电流模带隙基准电压源
WO2009118267A1 (en) A bias current generator
CN105404351A (zh) 电流偏置电路
CN104133519A (zh) 一种应用于三维存储领域的低压带隙基准产生电路
Yin et al. An 800 mA load current LDO with wide input voltage range
CN103389772A (zh) 输出电压可调的带隙基准电压源
CN108536210A (zh) 一种平滑温度补偿带隙基准源电路
CN103941796B (zh) 带隙基准电路
CN203870501U (zh) 一种与温度无关的集成电路电流基准源
CN101414197B (zh) 宽输入cmos带隙基准电路结构
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN101236447A (zh) 用于基准电压源的电压预调节电路
CN114489218B (zh) 低温漂低压低失调的带隙基准电压源和电子设备
CN103412604B (zh) 金属氧化物半导体晶体管基准电压源
CN112256078B (zh) 一种正温系数电流源和一种零温度系数电流源

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China

Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd.

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.