CN101236447A - 用于基准电压源的电压预调节电路 - Google Patents
用于基准电压源的电压预调节电路 Download PDFInfo
- Publication number
- CN101236447A CN101236447A CNA2008100203250A CN200810020325A CN101236447A CN 101236447 A CN101236447 A CN 101236447A CN A2008100203250 A CNA2008100203250 A CN A2008100203250A CN 200810020325 A CN200810020325 A CN 200810020325A CN 101236447 A CN101236447 A CN 101236447A
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- nmos pipe
- connects
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
基准电压源电路的电压预调节电路的输出电压可作为基准电压源电路的工作电压,减小基准输出对于电源电压的依赖,有效的提高基准电压输出的电源抑制能力。该电压预调节电路包含电压缓起电路(11),偏置电路(12)以及负反馈调节电路(13),电压缓起电路(11)为偏置电路(12)提供偏置电压,并且为负反馈调节电路(13)提供参考电压,偏置电路(12)为负反馈调节电路(13)提供偏置电压。本发明分别将两个随电源电压变化很小的电压放大为两路电流的变化,将两路变化的电流相减并构成负反馈,通过利用负反馈抑制了电压预调节电路的输出电压跟随电源电压产生的波动,具有使输出电压不受电源电压影响的优点。
Description
技术领域
本发明涉及一种用于基准电压源电路的电压预调节电路,属于基准电压源电路的技术领域。
背景技术
基准电压源是模拟、数模混合电路以及射频电路中不可缺少的重要组成部分,广泛应用于如A/D、D/A转换器、电压调谐器、电压表、电流表等测试仪器以及偏置电路中,它能为电路中的其他模块提供稳定的直流偏置,其稳定性的高低直接影响到整个芯片或系统的性能。随着集成电路的发展,基准电压源在的应用越来越广泛,然而由于串扰和衬底噪声等的影响,电源电压会有一定的波动,从而使得由基准电压源产生的输出基准电压也跟随着电源电压发生波动,严重影响了输出基准电压的稳定性,因此电源抑制性能成为基准电压源电路中一个重要的衡量指标。在基准电压源的设计中,往往由于电源干扰不能得到有效的抑制,极大地限制了整个系统的工作性能。
发明内容
技术问题:本发明的目的在于解决上述现有技术中存在的问题,提供一种用于基准电压源电路的电压预调节电路。该电路的输出电压可作为基准电压源电路的工作电压,减小基准输出对于电源电压的依赖,有效的提高基准电压输出的电源抑制能力。
技术方案:本发明是通过以下技术方案实现的:利用负反馈来调节电压预调节电路的输出电压,使其不受电源电压的影响,并以此输出电压作为基准电压源电路的工作电压,从而提高基准输出电压的电源抑制性能。
该电路共由三部分组成:
(1)电压缓起电路:该电路包含一个NMOS管、两个电阻和一个电容,两个电阻由电源到地串联连接,其中间抽头处接第一NMOS管的漏极,第一NMOS管的栅极接电源,第一NMOS管的源极接电容的一端,两者接头处引出的线为电压缓起电路的第一输出端,电容的另一端接地。
(2)偏置电路:该电路包含两个NMOS管和一个电阻,第三电阻的一端接电源电压,另一端接第二NMOS管的漏极,第二NMOS管的栅极接电压缓起电路的第一输出端,源极接第三NMOS管的漏极,第三NMOS管的栅极接第二NMOS管的漏极,第三NMOS管的源极接地;第二NMOS管的栅极为偏置电路的第一输入端,第三NMOS管的栅极为偏置电路的第二输出端。
(3)负反馈调节电路:该电路包含四个PMOS管、三个NMOS管和两个电阻,第四NMOS管的栅极接偏置电路的第二输出端,第四NMOS管的源极接地,第四NMOS管的漏极接第五NMOS管和第六NMOS管的源极,第五NMOS管的栅极接电压缓起电路的第一输出端,漏极接第二PMOS管和第三PMOS管漏极,第六NMOS管的栅极接两个串联连接的第四电阻R4和第五电阻R5的中间抽头处,漏极接第一PMOS管的漏极,第一PMOS管为二极管连接方式,并且其栅极与第二PMOS管的栅极相连,第三PMOS管也采用二极管连接方式,并且其栅极与第四PMOS管的栅极相连,第四PMOS管的漏极接第四电阻R4的一端,四个PMOS管的源极均接电源,第四电阻与第五电阻串联连接,第五电阻R5的另一端接地;第四NMOS管的栅极为负反馈电路的第三输入端,第五NMOS管的栅极为负反馈电路的第二输入端,第四PMOS管的漏极与第四电阻接头处引出的线为负反馈电路的第三输出端。
有益效果:本发明用于基准电压源的电压预调节电路,分别将两个随电源电压变化很小的电压放大为两路电流的变化,将两路变化的电流相减并构成负反馈,通过利用负反馈抑制了电压预调节电路的输出电压跟随电源电压产生的波动,并以此不受电源电压影响的预调节电压作为基准电压源电路的工作电压,减小了由基准电压源电路产生的输出基准电压对于电源电压波动的抑制,从而提高基准电压电路的电源抑制能力。
附图说明
图1为基准电压源电路框图。
图2为本发明的电压预调节电路。
图3为本发明的电压预调节电路的输出频率特性。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细描述:
图1为基准电压源电路框图。包括:电压预调节电路10,基准核电路20,输出缓冲电路30。电压预调节电路10的输出端Vreg接基准核电路20的输入端,为基准核电路20提供工作电压,基准核电路20的输出端Vref接输出缓冲电路30的输入端,基准核电路20的输出端Vref经过输出缓冲器最终在输出缓冲电路30的输出端得到基准输出电压Vout。电压缓起电路11的第一输出端out1接偏置电路12的第一输入端in1,为偏置电路12提供偏置电压,电压缓起电路11的第一输出端out1接负反馈调节电路13的第二输入端in2,为其提供参考电压,偏置电路12的第二输出端out2接负反馈调节电路13的第三输入端in3,为其提供偏置电压,负反馈调节电路13的第三输出端out3为电压预调节电路的第四输出端Vreg。
图2为本发明的电压预调节电路。包括:电压缓起电路11,偏置电路12,负反馈调节电路13。
电压缓起电路11由第一NMOS管111、第一电阻R1、第二电阻R2和电容C1组成。第一电阻R1和第二电阻R2由电源Vdd到地串联连接,其中间抽头处接第一NMOS管111的漏极,第一NMOS管111的栅极接电源Vdd;第一NMOS管111的源极接电容C1的一端,两者接头处引出线为电压缓起电路11的第一输出端out1;电容C1的另一端接地。第一NMOS管111是一个长宽比很大的一个倒比管,具有很大的线性电阻,因此节点1处具有很大的RC时间常数,从而节点1处的电压不能够发生突变,当电源电压存在一定的波动时,由于很大的RC时间常数,节点1处的电压变化很小,并不会随电源电压产生同样的波动。
偏置电路12由第二NMOS管121、第三NMOS管122和第三电阻R3组成,用于给负反馈调节电路提供合适的偏置电流;第三电阻R3的一端接电源Vdd,另一端接第二NMOS管121的漏极;第二NMOS管121的栅极接电压缓起电路11的第一输出端out1,第二NMOS管121的源极接第三NMOS管122的漏极;第三NMOS管122的栅极接第二NMOS管121的漏极,第三NMOS管122的源极接地;第二NMOS管121的栅极为偏置电路12的第一输入端in1,第三NMOS管122的栅极为偏置电路12的第二输出端out2。
负反馈调节电路13由第四NMOS管131,第五NMOS管132、第六NMOS管133,第一PMOS管134,第二PMOS管135,第三PMOS管136,第四PMOS管137和第四电阻R4、第五电阻R5组成,负反馈调节电路13中,第四NMOS管131的栅极接偏置电路12的第二输出端out2,第四NMOS管131的源极接地,第四NMOS管131的漏极接第五NMOS管132和第六NMOS管133的源极,第五NMOS管132的栅极接电压缓起电路11的第一输出端out1,第五NMOS管132的漏极接第二PMOS管135和第三PMOS管136漏极,第六NMOS管133的栅极接两个串联连接的第四电阻R4和第五电阻R5的中间抽头处,第六NMOS管133的漏极接第一PMOS管134的漏极,第一PMOS管134为二极管连接方式,并且其栅极与第二PMOS管135的栅极相连,第一PMOS管134和第二PMOS管135构成电流镜,第三PMOS管136也采用二极管连接方式,并且其栅极与第四PMOS管137的栅极相连,第四PMOS管137的漏极接第四电阻R4的一端,四个PMOS管的源极均接电源Vdd,第四电阻R4、第五电阻R5串联连接,第五电阻R5的另一端接地;第四NMOS管131的栅极为负反馈电路13的第三输入端in3,第五NMOS管132的栅极为负反馈电路13的第二输入端in2,第四PMOS管137的漏极与第四电阻R4接头处引出线为负反馈电路13的第三输出端out3。其中第四NMOS管131为负反馈调节电路提供工作电流,节点1的电压变化被第五NMOS管132放大为第五NMOS管132漏极电流的变化,节点2的电压变化被第六NMOS管133放大为第六NMOS管133(即第一PMOS管134)漏极电流的变化,本方案第一PMOS管134和第二PMOS管135构成电流镜,并且在本方案中第一PMOS管134和第二PMOS管135的沟道宽度与沟道长度的比值都为2.因此第二PMOS管135漏极电流的变化是第一个PMOS管134漏极电流的变化的一半,又流过第五NMOS管132的漏极电流等于第二PMOS管135漏极电流与第三PMOS管136漏极电流之和,因此第三PMOS管136漏极电流的变化就等于第五NMOS管132漏极电流的变化减去二分之一的第六NMOS管133漏极电流的变化,而第三PMOS管136漏极电流的变化经过二极管连接的第三PMOS管136体现为节点3处的电压变化,节点3处的电压变化再通过第四PMOS管137以及第四电阻R4、第五电阻R5回到节点2,最终构成了负反馈的回路,这个负反馈回路的存在抑制了节点2处的电压变化,使得输出端电压Vreg不随电源Vdd电压的变化而变化。
图3为本发明的电压预调节电路的输出频率特性,可以看出输出电压Vreg低频时电压抑制比为-41.5dB,10k时电压抑制比为-41.5dB,100k时电源抑制比为-38.1dB。
本发明的电压预调节电路的制作工作,可以通过现有技术的CMOS工艺实现。
Claims (4)
1、一种用于基准电压源电路的电压预调节电路,其特征在于:该电路包含电压缓起电路(11),偏置电路(12),负反馈调节电路(13);电压缓起电路(11)的第一输出端(out1)接偏置电路(12)的第一输入端(in1),为偏置电路(12)提供偏置电压,电压缓起电路(11)的第一输出端(out1)又接负反馈调节电路(13)的第二输入端(in2),为其提供参考电压,偏置电路(12)的第二输出端(out2)接负反馈调节电路(13)的第三输入端(in3),为其提供偏置电压,负反馈调节电路(13)的第三输出端(out3)为电压预调节电路的第四输出端(Vreg)。
2、如权利要求1所述的一种用于基准电压源电路的电压预调节电路,其特征在于:电压缓起电路(11)中,第一电阻(R1)和第二电阻(R2)由电源(Vdd)到地串联连接,其中间抽头处接第一NMOS管(111)的漏极,第一NMOS管(111)的栅极接电源(Vdd);第一NMOS管(111)的源极接电容(C1)的一端,两者接头处引出线为电压缓起电路(11)的第一输出端(out1);电容(C1)的另一端接地。
3、如权利要求1所述的一种用于基准电压源电路的电压预调节电路,其特征在于:偏置电路(12)中,第三电阻(R3)的一端接电源(Vdd),另一端接第二NMOS管(121)的漏极;第二NMOS管(121)的栅极接电压缓起电路(11)的第一输出端(out1),第二NMOS管(121)的源极接第三NMOS管(122)的漏极;第三NMOS管(122)的栅极接第二NMOS管(121)的漏极,第三NMOS管(122)的源极接地;第二NMOS管(121)的栅极为偏置电路(12)的第一输入端(in1),第三NMOS管(122)的栅极为偏置电路(12)的第二输出端(out2)。
4、如权利要求1所述的一种用于基准电压源电路的电压预调节电路,其特征在于:负反馈调节电路(13)中,第四NMOS管(131)的栅极接偏置电路(12)的第二输出端(out2),第四NMOS管(131)的源极接地,第四NMOS管(131)的漏极接第五NMOS管(132)和第六NMOS管(133)的源极,第五NMOS管(132)的栅极接电压缓起电路(11)的第一输出端(out1),第五NMOS管(132)的漏极接第二PMOS管(135)和第三PMOS管(136)漏极,第六NMOS管(133)的栅极接两个串联连接的第四电阻(R4)和第五电阻(R5)的中间抽头处,第六NMOS管(133)的漏极接第一PMOS管(134)的漏极,第一PMOS管(134)为二极管连接方式,并且其栅极与第二PMOS管(135)的栅极相连,第一PMOS管(134)和第二PMOS管(135)构成电流镜,第三PMOS管(136)也采用二极管连接方式,并且其栅极与第四PMOS管(137)的栅极相连,第四PMOS管(137)的漏极接第四电阻(R4)的一端,四个PMOS管的源极均接电源(Vdd),第四电阻(R4)、第五电阻(R5)串联连接,第五电阻(R5)的另一端接地;第四NMOS管(131)的栅极为负反馈电路(13)的第三输入端(in3),第五NMOS管(132)的栅极为负反馈电路(13)的第二输入端(in2),第四PMOS管(137)的漏极与第四电阻(R4)接头处引出线为负反馈电路(13)的第三输出端(out3)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2008100203250A CN100570529C (zh) | 2008-02-29 | 2008-02-29 | 用于基准电压源的电压预调节电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2008100203250A CN100570529C (zh) | 2008-02-29 | 2008-02-29 | 用于基准电压源的电压预调节电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101236447A true CN101236447A (zh) | 2008-08-06 |
CN100570529C CN100570529C (zh) | 2009-12-16 |
Family
ID=39920105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2008100203250A Expired - Fee Related CN100570529C (zh) | 2008-02-29 | 2008-02-29 | 用于基准电压源的电压预调节电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100570529C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102375469A (zh) * | 2010-08-10 | 2012-03-14 | 中国人民解放军国防科学技术大学 | 用于低供电电压带隙基准的psr增强电路 |
CN102866721A (zh) * | 2012-10-11 | 2013-01-09 | 上海新进半导体制造有限公司 | 一种基准电压源电路 |
CN111796624A (zh) * | 2020-07-27 | 2020-10-20 | 东南大学 | 一种超高电源纹波抑制比cmos电压基准电路 |
CN112118004A (zh) * | 2020-11-19 | 2020-12-22 | 四川科道芯国智能技术股份有限公司 | Swp接口电路和终端 |
CN114552539A (zh) * | 2022-01-18 | 2022-05-27 | 北京萨诺光电科技发展有限公司 | 一种保护电路 |
-
2008
- 2008-02-29 CN CNB2008100203250A patent/CN100570529C/zh not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102375469A (zh) * | 2010-08-10 | 2012-03-14 | 中国人民解放军国防科学技术大学 | 用于低供电电压带隙基准的psr增强电路 |
CN102375469B (zh) * | 2010-08-10 | 2013-07-17 | 中国人民解放军国防科学技术大学 | 用于低供电电压带隙基准的psr增强电路 |
CN102866721A (zh) * | 2012-10-11 | 2013-01-09 | 上海新进半导体制造有限公司 | 一种基准电压源电路 |
CN102866721B (zh) * | 2012-10-11 | 2014-12-17 | 上海新进半导体制造有限公司 | 一种基准电压源电路 |
CN111796624A (zh) * | 2020-07-27 | 2020-10-20 | 东南大学 | 一种超高电源纹波抑制比cmos电压基准电路 |
CN111796624B (zh) * | 2020-07-27 | 2022-02-18 | 东南大学 | 一种超高电源纹波抑制比cmos电压基准电路 |
CN112118004A (zh) * | 2020-11-19 | 2020-12-22 | 四川科道芯国智能技术股份有限公司 | Swp接口电路和终端 |
CN112118004B (zh) * | 2020-11-19 | 2021-04-09 | 四川科道芯国智能技术股份有限公司 | Swp接口电路和终端 |
CN114552539A (zh) * | 2022-01-18 | 2022-05-27 | 北京萨诺光电科技发展有限公司 | 一种保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN100570529C (zh) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN102385410B (zh) | 一种摆率增强电路以及集成该电路的低压差线性稳压器 | |
CN102880219B (zh) | 一种具有动态补偿特性的线性稳压器 | |
CN101561689B (zh) | 一种低压cmos电流源 | |
CN100514249C (zh) | 一种带隙基准源产生装置 | |
CN100570529C (zh) | 用于基准电压源的电压预调节电路 | |
CN105242734A (zh) | 一种无外置电容的大功率ldo电路 | |
CN108646841A (zh) | 一种线性稳压电路 | |
CN104216455B (zh) | 用于4g通信芯片的低功耗基准电压源电路 | |
CN102385411A (zh) | 参考电流产生电路 | |
CN105955387A (zh) | 一种双环保护低压差ldo线性稳压器 | |
CN102122189A (zh) | 一种宽温度范围兼容标准cmos工艺的温度补偿电流源 | |
CN103488235B (zh) | 电流限制电路、电压调节器及dc-dc转换器 | |
CN109491433A (zh) | 一种适用于图像传感器的基准电压源电路结构 | |
CN101969297B (zh) | 应用于全差分运放电路的连续时间共模反馈电路 | |
CN102129264A (zh) | 一种完全兼容标准cmos工艺的低温度系数电流源 | |
CN104881071A (zh) | 低功耗基准电压源 | |
CN202533828U (zh) | 一种低压差线性稳压器 | |
CN102591393B (zh) | 一种低压差线性稳压器 | |
CN100399224C (zh) | 一种具有极高输出阻抗的电流源 | |
CN108549455A (zh) | 一种具有宽输入范围的降压电路 | |
CN103076836B (zh) | 低电源电压cmos恒定电压源电路 | |
CN103199852A (zh) | 一种用于pfc的模拟乘法器 | |
CN103135642B (zh) | 一种环路补偿电路 | |
CN106055001A (zh) | 一种改进的参考电流源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091216 Termination date: 20150229 |
|
EXPY | Termination of patent right or utility model |