CN109743031B - 一种功率放大电路 - Google Patents

Abstract

本发明实施例公开了一种功率放大电路，所述电路包括：基础放大单元和增强放大单元，其中：所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比。

Description

一种功率放大电路

技术领域

本发明涉及半导体技术领域，尤其涉及一种功率放大电路。

背景技术

功率放大电路随着其功能应用的广泛性，功率放大电路已普遍应用在各种电路结构中；但是，随着用户对功率放大电路的功率放大性能的需求，对于功率放大电路的电源电压的抑制比(Power Supply Rejection Ratio，PSRR)的要求越来越高。为了解决上述问题，目前相关技术中一般是采用在功率放大电路中增加电容或者运算放大器等器件。

但是，相关技术中的这种用于增强功率放大电路的电源电压抑制比的方案需要占用的空间较大或者电路结构比较复杂，进而导致实现难度较大。

发明内容

有鉴于此，本发明实施例期望提供一种功率放大电路，解决了相对技术中的功率放大电路的实现难度较大的问题，降低了功率放大电路所需占用的体积，并且降低了电路的复杂度。

为达到上述目的，本发明的技术方案是这样实现的：

一种功率放大电路，所述电路包括：基础放大单元和增强放大单元，其中：

所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；

所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；

所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比。

上述方案中，所述增强放大单元包括：第一电流抵消子单元、第二电流抵消子单元和输出单元，其中：

所述第一电流抵消子单元的第一端与电源连接，所述第一电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第一电流抵消子单元的第三端与所述基础放大单元的第三端连接，所述第一电流抵消子单元的第四端接地；

所述第二电流抵消子单元的第一端与电源连接，所述第二电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第二电流抵消子单元的第三端与所述输出单元的第二端连接，所述第二电流抵消子单元的第五端接地；

所述输出单元的第一端与所述基础放大单元的第四端连接，所述输出单元的第三端接地。

上述方案中，所述第一电流抵消子单元包括：第一MOS管和第二MOS管，其中：

所述第一MOS管的第一极与电源连接，所述第一MOS管的第二极与第二MOS管的第二极连接，所述第一MOS管的第三极与所述第二电流抵消子单元的第二端连接；其中，所述第一MOS管的第二极与所述第一MOS管的第三极连接在一起；

所述第二MOS管的第一极接地，所述第二MOS管的第三极与所述基础放大单元的第三端连接。

上述方案中，所述第二电流抵消子单元包括：第三MOS管和第四MOS管，其中：

所述第三MOS管的第一极与电源连接，所述第三MOS管的第二极与第四MOS管的第二极连接，所述第三MOS管的第三极与所述第一MOS管的第三极连接；

所述第四MOS管的第一极接地，所述第四MOS管的第三极与所述输出单元的第二端连接；其中，所述第四MOS管的第二极与所述第四MOS管的第三极连接在一起。

上述方案中，所述输出单元包括第五MOS管，其中：

所述第五MOS管的第一极接地，所述第五MOS管的第二极与所述基础放大单元的第四端连接，所述第五MOS管的第三极与所述第四MOS管的第三极连接。

上述方案中，所述第一MOS管与所述第三MOS管的类型相同；

所述第二MOS管的类型与所述第四MOS管的类型相同。

上述方案中，所述基础放大单元包括：第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第十三MOS管，其中：

所述第六MOS管的第一极与电源连接，所述第六MOS管的第二极与所述第九MOS管的第二极连接，所述第六MOS管的第三极与所述第七MOS管的第三极连接；其中，所述第六MOS管的第二极与所述第六MOS管的第三极连接在一起；

所述第七MOS管的第一极与电源连接，所述第七MOS管的第二极与第十MOS管的第二极连接；

所述第八MOS管的第一极与电源连接，第八MOS管的第二极与第十三MOS管的第二极连接，所述第八MOS管的第三极与第十MOS管的第二极连接；

所述第九MOS管的第一极与所述第十二MOS管的第二极连接，所述第九MOS管的第三极与所述电路的第一输入端连接；

所述第十MOS管的第一极与第九MOS管的第一极连接，第十MOS管的第三极与所述电路的第二输入端连接；

所述第十一MOS管的第一极接地，所述第十一MOS管的第二极与所述电路的电流源连接，所述第十一MOS管的第三极与所述第二MOS管的第三极连接；其中，所述第十一MOS管的第二极与所述第十一MOS管的第三极连接在一起；

所述第十二MOS管的第一极接地，所述第十二MOS管的第三极与所述第十一MOS管的第三极连接；

所述第十三MOS管的第一极接地，所述第十三MOS管的第二极与所述第五MOS管的第二极连接，所述第十三MOS管的第三极与所述第十二MOS管的第三极连接。

上述方案中，所述第二MOS管的尺寸和所述第三MOS管的尺寸的和，与所述第七MOS管的尺寸之间具有特定比例关系。

上述方案中，所述第二MOS管的尺寸和所述第三MOS管的尺寸的和，与所述第七MOS管的尺寸比为1:1。

本发明的实施例所提供的功率放大电路，该电路包括基础放大单元和增强放大单元，基础放大单元的第一端与电源连接，基础放大单元的第二端与增强放大单元的第二端连接，基础放大单元的第三端与增强放大单元的第三端连接，基础放大单元的第四端与增强放大单元的第四端连接，基础放大单元的第五端接地，增强放大单元的第一端与电源连接，增强放大单元的第五端接地，且增强放大单元用于增强功率放大电路的电源电压抑制比，如此，通过增强放大单元可以增强功率放大单元的电源电压抑制比，进而解决了相对技术中的功率放大电路的实现难度较大的问题，降低了功率放大电路所需占用的体积，并且降低了电路的复杂度。

附图说明

图1为本发明实施例提供的一种功率放大电路的结构示意图；

图2为相对技术中提供的一种功率放大电路的结构示意图；

图3为本发明实施例提供的一种二级功率放大器的等效电路示意图。

具体实施方式

以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所提供的实施例仅仅用以解释本发明，并不用于限定本发明。另外，以下所提供的实施例是用于实施本发明的部分实施例，而非提供实施本发明的全部实施例，在不冲突的情况下，本发明实施例记载的技术方案可以任意组合的方式实施。

本发明的实施例提供一种功率放大电路，参照图1所示，该功率放大电路包括：基础放大单元1和增强放大单元2，其中：

基础放大单元1的第一端与电源VDD连接，基础放大单元1的第二端与增强放大单元2的第二端连接，基础放大单元1的第三端与增强放大单元2的第三端连接，基础放大单元1的第四端与增强放大单元2的第四端连接，基础放大单元1的第五端接地GND。

增强放大单元2的第一端与电源VDD连接，增强放大单元2的第五端接地。

增强放大单元2，用于增强功率放大电路的电源电压抑制比。

其中，在功率放大电路中增加增强放大单元后，通过该增强放大单元可以将技术放大单元中产生的流向基础放大单元的输出端Vout的电流抵消掉，进而避免了输出端的电流变化对功率放大电路的PSRR的影响。

本发明的实施例所提供的功率放大电路，通过增强放大单元可以增强功率放大单元的电源电压抑制比，进而解决了相对技术中的功率放大电路的实现难度较大的问题，降低了功率放大电路所需占用的体积，并且降低了电路的复杂度。

基于前述实施例，在本发明的其他实施例中，参照图1所示，增强放大单元2包括：第一电流抵消子单元21(图中未示出)、第二电流抵消子单元22(图中未示出)和输出单元23(图中未示出)，其中：

第一电流抵消子单元21的第一端与电源VDD连接，第一电流抵消子单元21的第二端与基础放大单元1的第二端连接，第一电流抵消子单元21的第三端与基础放大单元1的第三端连接，第一电流抵消子单元21的第四端接地GND。

其中，第一电流抵消子单元可以产生用于抵消基础放大单元中的一个支路产生的电流的电流信号；即第一电流抵消子单元产生的电流信号的大小与基础放大单元中的一个支路产生的电流的大小相同，在基础放大单元中的一个支路产生的电流流向基础放大单元的输出端时，第一抵消子单元产生的电流信号流向输出单元，并通过输出单元将该电流信号引向地；进而使得整个功率放大电的输出端输出的电流信号不发生变化。

第二电流抵消子单元22的第一端与电源VDD连接，第二电流抵消子单22元的第二端与基础放大单元1的第二端连接，第二电流抵消子单元22的第三端与输出单元23的第二端连接，第二电流抵消子单元22的第五端接地GND。

输出单元23的第一端与基础放大单元1的第四端连接，输出单元23的第三端接地GND。

其中，第二电流抵消子单元可以产生用于抵消基础放大单元中的另一个支路产生的电流的电流信号；即第二电流抵消子单元产生的电流信号的大小与基础放大单元中的另一个支路产生的电流的大小相同，在基础放大单元中的另一个支路产生的电流流向基础放大单元的输出端时，第二抵消子单元产生的电流信号流向输出单元，并通过输出单元将该电流信号引向地；进而使得整个功率放大电的输出端输出的电流信号不发生变化。

在本发明的其他实施例中，参照图1所示，第一电流抵消子单元21包括：第一MOS管M1和第二MOS管M2，其中：

第一MOS管M1的第一极与电源VDD连接，第一MOS管M1的第二极与第二MOS管M2的第二极连接，第一MOS管M1的第三极与第二电流抵消子单元22的第二端连接。

其中，第一MOS管的第二极与第一MOS管的第三极连接在一起。

第二MOS管M2的第一极接地GND，第二MOS管M2的第三极与基础放大单元1的第三端连接。

在本发明的其他实施例中，参照图1所示，第二电流抵消子单元包括：第三MOS管M3和第四MOS管M4，其中：

第三MOS管M3的第一极与电源连接，第三MOS管M3的第二极与第四MOS管M4的第二极连接，第三MOS管M3的第三极与第一MOS管M1的第三极连接。

第四MOS管M4的第一极接地，第四MOS管M4的第三极与输出单元23的第二端连接。

其中，第四MOS管的第二极与第四MOS管的第三极连接在一起。

在本发明的其他实施例中，参照图1所示，输出单元23包括：第五MOS管M5，其中：

第五MOS管M5的第一极接地，第五MOS管M5的第二极与基础放大单元1的第四端连接，第五MOS管M5的第三极与第四MOS管M4的第三极连接。

需要说明的是，第一MOS管与第三MOS管的类型相同；

第二MOS管的类型与第四MOS管的类型相同。

在一种可行的实现方式中，第一MOS管和第三MOS管可以是P型MOS管，第三MOS管和第四MOS管可以是N型MOS管。当然，第五MOS管也可以是N型MOS管。

在本发明的其他实施例中，参照图1所示，基础放大单元1包括：第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管M9、第十MOS管M10、第十一MOS管M11、第十二MOS管M12和第十三MOS管M13，其中：

第六MOS管M6的第一极与电源VDD连接，第六MOS管M6的第二极与第九MOS管M9的第二极连接，第六MOS管M6的第三极与第七MOS管M7的第三极连接。

其中，第六MOS管M6的第二极与第六MOS管M6的第三极连接在一起；

第七MOS管M7的第一极与电源VDD连接，第七MOS管M7的第二极与第十MOS管M10的第二极连接。

第八MOS管M8的第一极与电源VDD连接，第八MOS管M8的第二极与第十三MOS管M10的第二极连接，第八MOS管M8的第三极与第十MOS管M10的第二极连接。

第九MOS管M9的第一极与第十二MOS管M12的第二极连接，第九MOS管M9的第三极与功率放大电路的第一输入端连接。

其中，第一输入端可以是功率放大电路的正相输入端。

第十MOS管M10的第一极与第九MOS管M9的第一极连接，第十MOS管M10的第三极与功率放大电路的第二输入端连接。

其中，第二输入端可以是功率放大电路的反相输入端。

第十一MOS管M11的第一极接地GND，第十一MOS管M11的第二极与电路的电流源连接，第十一MOS管M11的第三极与第二MOS管的第三极连接。

其中，第十一MOS管M11的第二极与第十一MOS管M11的第三极连接在一起；

第十二MOS管M12的第一极接地GND，第十二MOS管M12的第三极与第十一MOS管M11的第三极连接。

第十三MOS管M13的第一极接地GND，第十三MOS管M13的第二极与第五MOS管M5的第二极连接，第十三MOS管M13的第三极与第十二MOS管M12的第三极连接。

在本发明的其它实施例中，第一MOS管与第二MOS管组成的支路产生的电流的大小与第六MOS管和第九MOS管组成的支路产生的电流的大小相同，第三MOS管与第四MOS管组成的支路产生的电流的大小与第七MOS管和第十MOS管组成的支路产生的电流的大小相同；也就是说，第一MOS管、第二MOS管、第三MOS管和第四MOS管组成的支路产生的电流的大小，与第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管组成的支路产生的电流的大小；进而，使得该功率放大电路中的基础放大单元的第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管组成的支路生成的流向该功率放大电路的输出端的电流，可以被该功率放大电路中的增强放大单元的第一MOS管、第二MOS管、第三MOS管和第四MOS管组成的支路产生的电流经第五MOS管流向地抵消掉；从而，避免了该功率放大电路的输出端的电流的变化，也就避免了因为功率放大电路的输出端的电流的变化对功率放大电路的PSRR的影响。

在一种可行的实现方式中，

其中，A_v可以指的是开环增益，A_p可以指的是电源增益，GM可以指的是开环跨导，GM_p可以指的是电源跨导；

需要说明的是，如图2所示为相对技术中提供的功率放大电路的结构，基于图2所示的功率放大电路的电路结构：

对于支路a，该支路的

其对应的/>

其中，r_o9表示M9的阻抗，g_m6表示M6的跨导，g_o9表示M9的跨导。

对于支路b，该支路的GM_p,b＝g_o7，其中，g_o7表示M7的跨导。

此时，一级运算放大电路对应的

对于支路c，该支路的GM_p,c＝g_o8，其中，g_o8表示M8的跨导；

此时，二级运算放大电路对应的

如图3所示该整个功率放大电路的简化电路，对于整个功率放大电路，该功率放大电路的

基于上述计算出的PSRR1公式和PSRR2公式，由此可以推导出

因为，/>

那么，/>

如果，g_o9≈g_o10≈g_o6≈g_o7。

此时，

需要说明的是，针对图2所示的本发明实施例中提供的功率放大电路：

对于支路c，该支路的GM_p,c′＝g_o8-g_o3-g_o2；那么，该支路对应的

基于此，本发明实施例中所提供的功率放大电路的PSRR可以如公式(2)所示：

通过比较相对技术中的功率放大电路的PSRR,_vdd(原)(即公式(1))和本发明实施例提供的功率放大电路的PSRR,_vdd(新)(即公式(2))，可知公式(2)的PSRR的分母小于公式(1)的PSRR的分母，也就是说，本发明实施例提供的功率放大电路的PSRR,_vdd(新)比相对技术中的功率放大电路的PSRR,_vdd(原)的分母多减去了M2和M3的跨导；如此，可以减小输出至该功率放大电路的输出端的电流，从而可以增大该功率放大电路的PSRR。而且，因为增强放大单元可以产生不同的电流，从而可以实现不同程度的增大该功率放大电路的PSRR。

在一种可行的实现方式中，第一极可以指的是源极，第二极可以指的是漏极，第三极可以指的是栅极。

需要说明的是，第二MOS管的尺寸和第三MOS管的尺寸的和，与第七MOS管的尺寸之间具有特定比例关系。

在一种可行的实现方式中，第二MOS管的尺寸和第三MOS管的尺寸的和，与第七MOS管的尺寸比为1:1。

本发明的实施例所提供的功率放大电路，该电路包括基础放大单元和增强放大单元，基础放大单元的第一端与电源连接，基础放大单元的第二端与增强放大单元的第二端连接，基础放大单元的第三端与增强放大单元的第三端连接，基础放大单元的第四端与增强放大单元的第四端连接，基础放大单元的第五端接地，增强放大单元的第一端与电源连接，增强放大单元的第五端接地，且增强放大单元用于增强功率放大电路的电源电压抑制比，如此，通过增强放大单元可以增强功率放大单元的电源电压抑制比，进而解决了相对技术中的功率放大电路的实现难度较大的问题，降低了功率放大电路所需占用的体积，并且降低了电路的复杂度。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种功率放大电路，其特征在于，所述电路包括：基础放大单元和增强放大单元，其中：

所述基础放大单元的第一端与电源连接，所述基础放大单元的第二端与所述增强放大单元的第二端连接，所述基础放大单元的第三端与所述增强放大单元的第三端连接，所述基础放大单元的第四端与所述增强放大单元的第四端连接，所述基础放大单元的第五端接地；

所述增强放大单元的第一端与电源连接，所述增强放大单元的第五端接地；

所述增强放大单元，用于增强所述功率放大电路的电源电压抑制比；

其中，所述增强放大单元包括：第一电流抵消子单元、第二电流抵消子单元和输出单元；其中，所述第一电流抵消子单元产生用于抵消所述基础放大单元中的一个支路产生的电流的电流信号；所述第二电流抵消子单元产生用于抵消所述基础放大单元中的另一个支路产生的电流的电流信号；所述输出单元用于将所述第一电流抵消子单元产生的电流信号和所述第二电流抵消子单元产生的电流信号引向地。

2.根据权利要求1所述的电路，其特征在于，所述第一电流抵消子单元的第一端与电源连接，所述第一电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第一电流抵消子单元的第三端与所述基础放大单元的第三端连接，所述第一电流抵消子单元的第四端接地；

所述第二电流抵消子单元的第一端与电源连接，所述第二电流抵消子单元的第二端与所述基础放大单元的第二端连接，所述第二电流抵消子单元的第三端与所述输出单元的第二端连接，所述第二电流抵消子单元的第五端接地；

所述输出单元的第一端与所述基础放大单元的第四端连接，所述输出单元的第三端接地。

3.根据权利要求2所述的电路，其特征在于，所述第一电流抵消子单元包括：第一MOS管和第二MOS管，其中：

所述第一MOS管的第一极与电源连接，所述第一MOS管的第二极与第二MOS管的第二极连接，所述第一MOS管的第三极与所述第二电流抵消子单元的第二端连接；其中，所述第一MOS管的第二极与所述第一MOS管的第三极连接在一起；

所述第二MOS管的第一极接地，所述第二MOS管的第三极与所述基础放大单元的第三端连接。

4.根据权利要求3所述的电路，其特征在于，所述第二电流抵消子单元包括：第三MOS管和第四MOS管，其中：

所述第三MOS管的第一极与电源连接，所述第三MOS管的第二极与第四MOS管的第二极连接，所述第三MOS管的第三极与所述第一MOS管的第三极连接；

所述第四MOS管的第一极接地，所述第四MOS管的第三极与所述输出单元的第二端连接；其中，所述第四MOS管的第二极与所述第四MOS管的第三极连接在一起。

5.根据权利要求4所述的电路，其特征在于，所述输出单元包括第五MOS管，其中：

所述第五MOS管的第一极接地，所述第五MOS管的第二极与所述基础放大单元的第四端连接，所述第五MOS管的第三极与所述第四MOS管的第三极连接。

6.根据权利要求4所述的电路，其特征在于，所述第一MOS管与所述第三MOS管的类型相同；

所述第二MOS管的类型与所述第四MOS管的类型相同。

7.根据权利要求5所述的电路，其特征在于，所述基础放大单元包括：第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管、第十一MOS管、第十二MOS管和第十三MOS管，其中：

所述第六MOS管的第一极与电源连接，所述第六MOS管的第二极与所述第九MOS管的第二极连接，所述第六MOS管的第三极与所述第七MOS管的第三极连接；其中，所述第六MOS管的第二极与所述第六MOS管的第三极连接在一起；

所述第七MOS管的第一极与电源连接，所述第七MOS管的第二极与第十MOS管的第二极连接；

所述第八MOS管的第一极与电源连接，第八MOS管的第二极与第十三MOS管的第二极连接，所述第八MOS管的第三极与第十MOS管的第二极连接；

所述第九MOS管的第一极与所述第十二MOS管的第二极连接，所述第九MOS管的第三极与所述电路的第一输入端连接；

所述第十MOS管的第一极与第九MOS管的第一极连接，第十MOS管的第三极与所述电路的第二输入端连接；

所述第十一MOS管的第一极接地，所述第十一MOS管的第二极与所述电路的电流源连接，所述第十一MOS管的第三极与所述第二MOS管的第三极连接；其中，所述第十一MOS管的第二极与所述第十一MOS管的第三极连接在一起；

所述第十二MOS管的第一极接地，所述第十二MOS管的第三极与所述第十一MOS管的第三极连接；

所述第十三MOS管的第一极接地，所述第十三MOS管的第二极与所述第五MOS管的第二极连接，所述第十三MOS管的第三极与所述第十二MOS管的第三极连接。

8.根据权利要求7所述的电路，其特征在于，所述第二MOS管的尺寸和所述第三MOS管的尺寸的和，与所述第七MOS管的尺寸之间具有特定比例关系。

9.根据权利要求8所述的电路，其特征在于，所述第二MOS管的尺寸和所述第三MOS管的尺寸的和，与所述第七MOS管的尺寸比为1:1。

Images