CN109032228A - 一种运算放大器和电压基准源电路 - Google Patents

Abstract

本发明实施例提供一种运算放大器和电压基准源电路，运算放大器包括初级放大模块，运算放大器还包括：电源抑制比提高模块，电源抑制比提高模块的第一端与运算放大器的电源相连，电源抑制比提高模块的输入端与初级放大模块的输出端相连，电源抑制比提高模块的输出端作为运算放大器的输出端，电源抑制比提高模块用于跟随运算放大器的电源电压变化，并输出初级放大模块的输出信号。本发明实施例通过在运算放大器中增加电源抑制比提高模块，实现提高运算放大器的电源抑制比，使得应用该运算放大器的电压基准源电路的电源抑制比也相应提高。

Description

一种运算放大器和电压基准源电路

技术领域

本发明涉及电路技术领域，特别是涉及一种运算放大器和一种电压基准源电路。

背景技术

图1是现有技术中电压基准源电路的结构示意图，A’点和B’点分别连接运算放大器的同相输入端和反相输入端，运算放大器的输出电压Vout’就是电压基准源。其中，Vout’＝VBE+VTlnn/R3’(R2’+R3’)，VBE是负温度系数，VT是正温度系数，通过调整R3’和R2’的大小，可以获得零温度系数的电压基准源。电源抑制比(PSRR，Power Supply RejectionRatio)的定义是从输入到输出的增益除以从电源到输出的增益，即PSRR＝A/AP，A是输入到输出的增益，AP是电源到输出的增益。图1中电压基准源电路的电源抑制比PSRR＝(β1-β2)/(g0/A1’gm+1/A1’-1/PSRR1)，其中β1是电压基准源电路的环路负反馈系数，β2是电压基准源电路的环路正反馈系数，A1’是运算放大器的增益，PSRR1是运算放大器的电源抑制比。

由于现有技术中，运算放大器的电源抑制比很小，使得现有技术中的电压基准源电路的电源抑制比也很小，即电源电压的变化对电压基准源电路输出的电压基准源影响很大。

发明内容

鉴于上述问题，本发明实施例的目的在于提供一种运算放大器和一种电压基准源电路，以解决现有技术中运算放大器的电源抑制比很小，导致电压基准源电路的电源抑制比也很小的问题。

为了解决上述问题，本发明实施例公开了一种运算放大器，所述运算放大器包括初级放大模块，所述运算放大器还包括：

电源抑制比提高模块，所述电源抑制比提高模块的第一端与所述运算放大器的电源相连，所述电源抑制比提高模块的输入端与所述初级放大模块的输出端相连，所述电源抑制比提高模块的输出端作为所述运算放大器的输出端，所述电源抑制比提高模块用于跟随所述运算放大器的电源电压变化，并输出所述初级放大模块的输出信号。

可选地，所述电源抑制比提高模块包括：

第一PMOS管，所述第一PMOS管的源端与所述运算放大器的电源相连；

第一NMOS管，所述第一NMOS管的漏端与所述第一PMOS管的漏端相连，所述第一NMOS管的源端接地，所述第一NMOS管的栅端与所述初级放大模块的输出端相连；

第二PMOS管，所述第二PMOS管的源端与所述运算放大器的电源相连，所述第二PMOS管的栅端与所述第一PMOS管的栅端相连，所述第二PMOS管的漏端作为所述运算放大器的输出端。

可选地，所述初级放大模块包括电流源、第一级输入子模块、第一级负载子模块、第二级输入子模块和第二级负载子模块。

可选地，所述第一级输入子模块包括：

第二NMOS管，所述第二NMOS管的栅端作为所述运算放大器的反相输入端；

第三NMOS管，所述第三NMOS管的栅端作为所述运算放大器的同相输入端。

可选地，所述第一级负载子模块包括：

第三PMOS管，所述第三PMOS管的源端与所述运算放大器的电源相连，所述第三PMOS管的漏端与所述第二NMOS管的漏端相连；

第四PMOS管，所述第四PMOS管的源端与所述运算放大器的电源相连，所述第四PMOS管的栅端与所述第三PMOS管的栅端相连，所述第四PMOS管的漏端与所述第三NMOS管的漏端相连。

可选地，所述第二级输入子模块包括：

第五PMOS管，所述第五PMOS管的源端与所述运算放大器的电源相连，所述第五PMOS管的栅端分别与所述第四PMOS管的漏端和所述第三NMOS管的漏端相连，所述第五PMOS管的漏端作为所述初级放大模块的输出端。

可选地，所述第二级负载子模块包括：

第四NMOS管，所述第四NMOS管的漏端与所述电流源相连，所述第四NMOS管的源端接地；

第五NMOS管，所述第五NMOS管的栅端与所述第四NMOS管的栅端相连，所述第五NMOS管的漏端分别与所述第二NMOS管的源端和所述第三NMOS管的源端相连，所述第五NMOS管的源端接地；

第六NMOS管，所述第六NMOS管的栅端与所述第五NMOS管的栅端相连，所述第六NMOS管的漏端与所述第五PMOS管的漏端相连，所述第六NMOS管的源端接地，所述第六NMOS管的漏端作为所述初级放大模块的输出端。

可选地，所述初级放大模块还包括：

RC模块，所述RC模块分别与所述第五PMOS管的栅端和漏端相连。

为了解决上述问题，本发明实施例还公开了一种电压基准源电路，包括所述的运算放大器。

本发明实施例包括以下优点：通过在运算放大器中增加电源抑制比提高模块，设置电源抑制比提高模块的第一端与运算放大器的电源相连，电源抑制比提高模块的输入端与初级放大模块的输出端相连，电源抑制比提高模块的输出端作为运算放大器的输出端，电源抑制比提高模块用于跟随运算放大器的电源电压变化，并输出初级放大模块的输出信号。由于电源抑制比提高模块可以跟随运算放大器的电源电压变化，这样，电源电压变化将不会对运算放大器的输出信号造成影响，即电源抑制比提高模块提高了运算放大器的电源抑制比，因此，应用该运算放大器的电压基准源电路的电源抑制比也相应获得提高。

附图说明

图1是现有技术中电压基准源电路的结构示意图；

图2是本发明的一种运算放大器实施例的结构框图；

图3是本发明的一种运算放大器实施例的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图2，其示出了本发明的一种运算放大器10实施例的结构框图，具体可以包括如下模块：初级放大模块1和电源抑制比提高模块2，其中，电源抑制比提高模块2的第一端与运算放大器10的电源20相连，电源抑制比提高模块2的输入端与初级放大模块1的输出端相连，电源抑制比提高模块2的输出端作为运算放大器10的输出端，电源抑制比提高模块2用于跟随运算放大器10的电源20电压变化，并输出初级放大模块1的输出信号。

由于电源抑制比提高模块2可以跟随运算放大器10的电源20电压变化，这样，电源电压变化将不会对运算放大器10的输出信号造成影响，即电源抑制比提高模块2提高了运算放大器10的电源抑制比。当本发明实施例的运算放大器10应用于图1所示的电压基准源电路时，由于运算放大器10的电源抑制比提高，因此，应用该运算放大器10的电压基准源电路的电源抑制比也相应获得提高。

可选地，参照图3，在本发明的一个实施例中，电源抑制比提高模块2可以包括：第一PMOS管P1，第一PMOS管P1的源端与运算放大器10的电源20相连；第一NMOS管N1，第一NMOS管N1的漏端与第一PMOS管P1的漏端P1_D相连，第一NMOS管N1的源端接地，第一NMOS管N1的栅端与初级放大模块1的输出端相连；第二PMOS管P2，第二PMOS管P2的源端与运算放大器10的电源20相连，第二PMOS管P2的栅端与第一PMOS管P1的栅端相连，第二PMOS管P2的漏端作为运算放大器10的输出端。其中，第一NMOS管N1可以对初级放大模块1的输出信号进行放大。

具体地，第二PMOS管P2的电流I＝k*(Vgs-Vth)²，其中，Vgs为第二PMOS管P2的栅端和源端电压差，Vth为第二PMOS管P2的阈值电压。由于第一PMOS管P1的漏端P1_D与运算放大器10的电源20形成低阻，第一PMOS管P1的漏端P1_D可以引入运算放大器10的电源20噪声，即第一PMOS管P1的漏端电压可以跟随运算放大器10的电源20电压变化，因此第二PMOS管P2的栅端和源端电压差Vgs等于零。这样，第二PMOS管P2的电流I变化范围有效减小，即提高了运算放大器10的电源抑制比。

可选地，参照图3，在本发明的一个实施例中，初级放大模块1可以包括电流源11、第一级输入子模块12、第一级负载子模块13、第二级输入子模块14和第二级负载子模块15。其中，电流源11与运算放大器10的电源20相连。

可选地，参照图3，在本发明的一个实施例中，第一级输入子模块12可以包括：第二NMOS管N2，第二NMOS管N2的栅端作为运算放大器10的反相输入端；第三NMOS管N3，第三NMOS管N3的栅端作为运算放大器10的同相输入端。

可选地，参照图3，在本发明的一个实施例中，第一级负载子模块13可以包括：第三PMOS管P3，第三PMOS管P3的源端与运算放大器10的电源20相连，第三PMOS管P3的漏端与第二NMOS管N2的漏端相连；第四PMOS管P4，第四PMOS管P4的源端与运算放大器10的电源20相连，第四PMOS管P4的栅端与第三PMOS管P3的栅端相连，第四PMOS管P4的漏端与第三NMOS管N3的漏端相连。

可选地，参照图3，在本发明的一个实施例中，第二级输入子模块14可以包括：第五PMOS管P5，第五PMOS管P5的源端与运算放大器10的电源20相连，第五PMOS管P5的栅端分别与第四PMOS管P4的漏端和第三NMOS管N3的漏端相连，第五PMOS管P5的漏端作为初级放大模块1的输出端。

可选地，参照图3，在本发明的一个实施例中，第二级负载子模块15可以包括：第四NMOS管N4，第四NMOS管N4的漏端与电流源11相连，第四NMOS管N4的源端接地；第五NMOS管N5，第五NMOS管N5的栅端与第四NMOS管N4的栅端相连，第五NMOS管N5的漏端分别与第二NMOS管N2的源端和第三NMOS管N3的源端相连，第五NMOS管N5的源端接地；第六NMOS管N6，第六NMOS管N6的栅端与第五NMOS管N5的栅端相连，第六NMOS管N6的漏端与第五PMOS管P5的漏端相连，第六NMOS管N6的源端接地，第六NMOS管N6的漏端作为初级放大模块1的输出端。

可选地，参照图3，在本发明的一个实施例中，初级放大模块1还可以包括：RC模块16，RC模块16分别与第五PMOS管P5的栅端和漏端相连，RC模块16可以补偿电源电压变化，避免初级放大模块1出现震荡，提高了初级放大模块1的稳定性。其中，RC模块16可以包括串联的第一电阻R1和第一电容C1，第一电阻R1与第五PMOS管P5的栅端相连，第一电容C1与第五PMOS管P5的漏端相连。

本发明实施例的运算放大器包括以下优点：通过在运算放大器中增加电源抑制比提高模块，设置电源抑制比提高模块的第一端与运算放大器的电源相连，电源抑制比提高模块的输入端与初级放大模块的输出端相连，电源抑制比提高模块的输出端作为运算放大器的输出端，电源抑制比提高模块用于跟随运算放大器的电源电压变化，并输出初级放大模块的输出信号。由于电源抑制比提高模块可以跟随运算放大器的电源电压变化，这样，电源电压变化将不会对运算放大器的输出信号造成影响，即电源抑制比提高模块提高了运算放大器的电源抑制比，因此，应用该运算放大器的电压基准源电路的电源抑制比也相应获得提高。

本发明实施例还公开了一种电压基准源电路，包括上述的运算放大器10。

本发明实施例的电压基准源电路包括以下优点：通过在运算放大器中增加电源抑制比提高模块，设置电源抑制比提高模块的第一端与运算放大器的电源相连，电源抑制比提高模块的输入端与初级放大模块的输出端相连，电源抑制比提高模块的输出端作为运算放大器的输出端，电源抑制比提高模块用于跟随运算放大器的电源电压变化，并输出初级放大模块的输出信号。由于电源抑制比提高模块可以跟随运算放大器的电源电压变化，这样，电源电压变化将不会对运算放大器的输出信号造成影响，即电源抑制比提高模块提高了运算放大器的电源抑制比，因此，应用该运算放大器的电压基准源电路的电源抑制比也相应获得提高。

对于电压基准源电路实施例而言，由于其包括运算放大器，所以描述的比较简单，相关之处参见运算放大器实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种运算放大器和一种电压基准源电路，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种运算放大器，其特征在于，所述运算放大器包括初级放大模块，所述运算放大器还包括：

电源抑制比提高模块，所述电源抑制比提高模块的第一端与所述运算放大器的电源相连，所述电源抑制比提高模块的输入端与所述初级放大模块的输出端相连，所述电源抑制比提高模块的输出端作为所述运算放大器的输出端，所述电源抑制比提高模块用于跟随所述运算放大器的电源电压变化，并输出所述初级放大模块的输出信号。

2.根据权利要求1所述的运算放大器，其特征在于，所述电源抑制比提高模块包括：

第一PMOS管，所述第一PMOS管的源端与所述运算放大器的电源相连；

第一NMOS管，所述第一NMOS管的漏端与所述第一PMOS管的漏端相连，所述第一NMOS管的源端接地，所述第一NMOS管的栅端与所述初级放大模块的输出端相连；

第二PMOS管，所述第二PMOS管的源端与所述运算放大器的电源相连，所述第二PMOS管的栅端与所述第一PMOS管的栅端相连，所述第二PMOS管的漏端作为所述运算放大器的输出端。

3.根据权利要求1所述的运算放大器，其特征在于，所述初级放大模块包括电流源、第一级输入子模块、第一级负载子模块、第二级输入子模块和第二级负载子模块。

4.根据权利要求3所述的运算放大器，其特征在于，所述第一级输入子模块包括：

第二NMOS管，所述第二NMOS管的栅端作为所述运算放大器的反相输入端；

第三NMOS管，所述第三NMOS管的栅端作为所述运算放大器的同相输入端。

5.根据权利要求4所述的运算放大器，其特征在于，所述第一级负载子模块包括：

第三PMOS管，所述第三PMOS管的源端与所述运算放大器的电源相连，所述第三PMOS管的漏端与所述第二NMOS管的漏端相连；

第四PMOS管，所述第四PMOS管的源端与所述运算放大器的电源相连，所述第四PMOS管的栅端与所述第三PMOS管的栅端相连，所述第四PMOS管的漏端与所述第三NMOS管的漏端相连。

6.根据权利要求5所述的运算放大器，其特征在于，所述第二级输入子模块包括：

第五PMOS管，所述第五PMOS管的源端与所述运算放大器的电源相连，所述第五PMOS管的栅端分别与所述第四PMOS管的漏端和所述第三NMOS管的漏端相连，所述第五PMOS管的漏端作为所述初级放大模块的输出端。

7.根据权利要求6所述的运算放大器，其特征在于，所述第二级负载子模块包括：

第四NMOS管，所述第四NMOS管的漏端与所述电流源相连，所述第四NMOS管的源端接地；

第五NMOS管，所述第五NMOS管的栅端与所述第四NMOS管的栅端相连，所述第五NMOS管的漏端分别与所述第二NMOS管的源端和所述第三NMOS管的源端相连，所述第五NMOS管的源端接地；

第六NMOS管，所述第六NMOS管的栅端与所述第五NMOS管的栅端相连，所述第六NMOS管的漏端与所述第五PMOS管的漏端相连，所述第六NMOS管的源端接地，所述第六NMOS管的漏端作为所述初级放大模块的输出端。

8.根据权利要求6所述的运算放大器，其特征在于，所述初级放大模块还包括：

RC模块，所述RC模块分别与所述第五PMOS管的栅端和漏端相连。

9.一种电压基准源电路，其特征在于，包括权利要求1-8中任一项所述的运算放大器。