CN104035479A - 一种高电源抑制比低噪声的电压基准源 - Google Patents
一种高电源抑制比低噪声的电压基准源 Download PDFInfo
- Publication number
- CN104035479A CN104035479A CN201410300317.7A CN201410300317A CN104035479A CN 104035479 A CN104035479 A CN 104035479A CN 201410300317 A CN201410300317 A CN 201410300317A CN 104035479 A CN104035479 A CN 104035479A
- Authority
- CN
- China
- Prior art keywords
- connects
- reference voltage
- circuit
- grid
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明涉及电子电路技术领域,具体的说是涉及一种高电源抑制比低噪声的电压基准源。本发明高电源抑制比低噪声的电压基准源通过基准电压产生电路中两个不同发射极面积的三极管产生的发射极和基极的电压差(△Vbe)施加在电阻R1上产生的PTAT电流,该电流通过电阻R2和R3形成基准电压。基准产生电路中的运放OP输出端V1连接共源共栅电流镜结构的偏置电路,运放的正负输入端分别连接在三极管Q1和Q2的两条支路,电流镜像电路以及基准电压产生电路构成环路,提高了整体电路的电源抑制比,同时通过基准电压输出电路对基准电压的波动做进一步的滤波处理,再一次改善了电路的电源抑制比。本发明尤其适用于电压基准源。
Description
技术领域
本发明属于电子电路技术领域,具体的说是涉及一种高电源抑制比低噪声的电压基准源。
背景技术
在模拟、数模混合、甚至纯数字电路中都需要高电源抑制比、低温度系数的高精度电压基准源。电压基准源的性能在一定程度上直接决定了电路性能的优劣。描述电压基准源稳定性的指标主要有:电源抑制比、温度系数和噪声特性等。为了满足电路在恶劣的温度环境下正常工作的要求以及提高电源利用效率,电压基准必须具有高的温度稳定性、高的电源抑制比和低噪声等特点。传统的带隙基准源采用一阶温度补偿,主要靠负温度系数的VBE和正温系数的VT相加来实现,设置二者合适的系数,负温度系数的VBE和正温度系数的VT可以抵消来获得零温度系数的基准电压。在忽略非线性的情况下,一阶温度系数通常限制在20-100ppm/℃。通过对VBE的高阶温度系数的补偿来获得具有更低温度系数的基准电压。但是电路中由于电源直接加在产生基准的晶体管上,其波动以及噪声会直接施加到基准的输出端,对基准电压的精度带来影响。尤其是在如模数数模转换电路的应用中,更要求其使用的基准电压对电源的噪声有很好的抑制作用。
发明内容
本发明的目的,就是针对上述问题,提出一种高电源抑制比低噪声的电压基准源。
本发明的技术方案是,一种高电源抑制比低噪声的电压基准源,由电流镜像电路、基准电压产生电路和基准电压输出电路构成;其中,
电流镜像电路由PMOS管M1、M2、M3、M6、M7和NMOS管M4、M5构成;其中,M1的源极接电源VDD,其栅极和漏极互连,其栅极接M7的栅极,其漏极接M4的漏极;M4的源极接地GND,其栅极接M5的栅极;M5的源极接地GND,其漏极接M3的漏极、M2的栅极和M6的栅极;M3的源极接M2的漏极;M2的源极接电源VDD,其栅极接M6的栅极;M6的源极接电源,其漏极接M7的源极;
基准电压产生电路由运算放大器、电阻R1、R2、R3、R4和三极管Q1、Q2构成;其中,M7的漏极依次通过R3和R4后接运算放大器的反向输入端;M7的漏极还依次通过R3、R2接运算放大器的正向输入端;运算放大器的反向输入端接Q1的发射极,其正向输入端通过R1后接Q2的发射极,其输出端接M5的栅极;Q1的基极和集电极接地GND;Q2的基极和集电极接地GND;
基准电压输出电路由PMOS管M8、M9、M10、NMOS管M11、M12构成;其中,M8的源极接M7的漏极,其漏极接M9的源极;M9的漏极接M10的源极,其衬底接M12的栅极;M10的漏极接M11的栅极做基准电压输出端;M8、M9、M10的栅极、M11的源极和漏极、M12的源极和漏极互连。
本发明的有益效果为,改善了电源电压的波动对输出基准电压的影响,提高了整体电路的电源抑制比,同时通过基准电压输出电路对基准电压的波动做进一步的滤波处理,再一次改善了电路的电源抑制比。
附图说明
图1为本发明的高电源抑制比低噪声的电压基准源的电路结构示意图;
图2是基准电压输出电路结构图;
图3是电路电源抑制比和噪声特性仿真示意图。
具体实施方式
下面结合附图对本发明的具体实施方式进行描述
本发明的高电源抑制比低噪声的电压基准源通过基准电压产生电路中两个不同发射极面积的三极管产生的发射极和基极的电压差(△Vbe)施加在电阻R1上产生的PTAT电流,该电流通过电阻R2和R3形成基准电压。基准产生电路中的运放OP输出端V1连接共源共栅电流镜结构的偏置电路,运放的正负输入端分别连接在三极管Q1和Q2的两条支路,电流镜像电路以及基准电压产生电路构成环路,改善了电源电压的波动对输出基准电压的影响,提高了整体电路的电源抑制比,同时通过基准电压输出电路对基准电压的波动做进一步的滤波处理,再一次改善了电路的电源抑制比。在电路中使用增益较高失调电压较小的运放OP以及共源共栅电流镜结构,同时适量地增加工作电流使电路获得了较好的噪声特性。
如图1,一种高电源抑制比低噪声的电压基准源,包括基准电压产生电路、电流镜像电路及基准电压输出电路,其特征在于:基准电压产生电路中的运放OP的输出端V1接电流镜像电路中NMOS管M5的栅极,基准电压产生电路中电阻R3的上端(即电压基准的输出端)与电流镜像电路中PMOS管M7的漏端相连接输出基准电压Vo,同时电流镜像电路中PMOS管M7的漏端(即Vo)接基准电压输出电路中PMOS管M8的源端,基准电压VREF从基准电压输出电路中PMOS管M10的漏端输出。
如图1,所述基准电压产生电路包括运放OP和PTAT电流产生电路。PTAT电流产生电路由至少两面积不等的BJT三极管Q1、Q2及电阻R1、R2、R4、R3组成。其中面积较大的BJT三极管Q2的发射级与电阻R1的一端连接,电阻R1和R2串联,电阻R2的另外一端和电阻R4相连接。面积较小的BJT三极管Q1的发射极与电阻R4的另外一端连接,两个BJT三极管Q1、Q2的基极和发射极与地相接。电阻R2和R4连接点与电阻R3连接,电阻R3的另一端和电流镜像电路中的PMOS管M7的漏极连接,同时电阻R3和PMOS管M7漏极的连接点接基准电压产生电路的输出Vo。电阻R4与BJT三极管Q1的连接点和电阻R2与BJT三极管Q2的连接点分别接运放OP的两输入端。运放OP的输出端V1和电流镜像电路中的NMOS管M5的栅极连接。
如图1,所述电流镜像电路由共源共栅电流镜、偏置电路构成。共源共栅电流镜由PMOS管M2、M3、M6、M7组成。PMOS管M2和M6、M3和M7的栅极分别相连,PMOS管M2漏端和PMOS管M3源端连接、PMOS管M6的漏端和PMOS管M7源端相连,同时PMOS管M2和M6栅极的连接点和PMOS管M3的漏端相连,PMOS管M3的漏端作为共源共栅电流镜的输入端与NMOS管M5的漏端连接。PMOS管M7的漏端作为电流镜象电路的输出端与电阻R3连接。偏置电路由NMOS管M4、M5及PMOS管M1组成,PMOS管M1的栅极分别和自身的漏极以及共源共栅电流镜PMOS管M3、M7的栅极连接,PMOS管M1的漏端连接NMOS管M4的漏端,NMOS管M4的栅极和NMOS管M5的栅极连接。
如图2,所述基准电压输出电路,包括衬底与漏短接的PMOS管M8、M9、M10和作为电容使用的NMOS管M11、M12组成。PMOS管M8的漏端和PMOS管M9的源端连接,PMOS管M9的漏端和PMOS管M10的源端连接,PMOS管M10的漏端与作为电容使用的NMOS管M11的栅极连接,同时PMOS管M9的漏端和作为电容使用的NMOS管M12的栅极连接。PMOS管M10的漏端连接基准电压输出端VREF。
如图1,一种高电源抑制比低噪声的电压基准源通过基准电压产生电路中两个不同发射极面积的三极管产生的发射极和基极的电压差(△VBE)施加在电阻R1上产生的PTAT电流,该电流通过电阻R2和R3形成基准电压。基准产生电路中的运放OP输出端V1连接共源共栅电流镜结构的偏置电路,运放的正负输入端分别连接在三极管Q1和Q2的两条支路,电流镜像电路以及基准电压产生电路构成环路,改善了电源电压的波动对输出基准电压的影响,提高了整体电路的电源抑制比,同时通过基准电压输出电路对基准电压的波动做进一步的滤波处理,再一次改善了电路的电源抑制比。在电路中使用增益较高失调电压较小的运放OP以及共源共栅电流镜结构,同时适量地增加工作电流使电路获得了较好的噪声特性。
本发明为了获得高电源抑制比、低噪声以及低温度系数的基准电压输出,在电路中使用了共源共栅电流镜结构来改善电源纹波对基准电压产生电路的影响、放大器OP采用了相对较大宽长比和在输出电路中将多个衬底和漏端相连接的PMOS管串联再和作为电容使用的NMOS管并联构成滤波电路等方式来提高电路的电源抑制比;在共源共栅电流镜结构中使用较大的工作电流以及放大器OP使用相对较大的尺寸都有利于改善电路的输出噪声特性;在基准电压产生电路中采用高阶补偿方式来改善电路的温度特性。如图3所示,是对本电路电源抑制比和噪声的仿真图,可以看出本发明提供了一个高电源抑制比、低温度系数和低噪声的基准电压源,该基准电压源可以满足模拟集成电路、高精度A/D和D/A等电路对基准电压源的要求。
Claims (1)
1.一种高电源抑制比低噪声的电压基准源,由电流镜像电路、基准电压产生电路和基准电压输出电路构成;其中,
电流镜像电路由PMOS管M1、M2、M3、M6、M7和NMOS管M4、M5构成;其中,M1的源极接电源VDD,其栅极和漏极互连,其栅极接M7的栅极,其漏极接M4的漏极;M4的源极接地GND,其栅极接M5的栅极;M5的源极接地GND,其漏极接M3的漏极、M2的栅极和M6的栅极;M3的源极接M2的漏极;M2的源极接电源VDD,其栅极接M6的栅极;M6的源极接电源,其漏极接M7的源极;
基准电压产生电路由运算放大器、电阻R1、R2、R3、R4和三极管Q1、Q2构成;其中,M7的漏极依次通过R3和R4后接运算放大器的反向输入端;M7的漏极还依次通过R3、R2接运算放大器的正向输入端;运算放大器的反向输入端接Q1的发射极,其正向输入端通过R1后接Q2的发射极,其输出端接M5的栅极;Q1的基极和集电极接地GND;Q2的基极和集电极接地GND;
基准电压输出电路由PMOS管M8、M9、M10、NMOS管M11、M12构成;其中,M8的源极接M7的漏极,其漏极接M9的源极;M9的漏极接M10的源极,其衬底接M12的栅极;M10的漏极接M11的栅极做基准电压输出端;M8、M9、M10的栅极、M11的源极和漏极、M12的源极和漏极互连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410300317.7A CN104035479B (zh) | 2014-06-27 | 2014-06-27 | 一种高电源抑制比低噪声的电压基准源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410300317.7A CN104035479B (zh) | 2014-06-27 | 2014-06-27 | 一种高电源抑制比低噪声的电压基准源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104035479A true CN104035479A (zh) | 2014-09-10 |
CN104035479B CN104035479B (zh) | 2015-09-09 |
Family
ID=51466283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410300317.7A Expired - Fee Related CN104035479B (zh) | 2014-06-27 | 2014-06-27 | 一种高电源抑制比低噪声的电压基准源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104035479B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106933286A (zh) * | 2015-12-31 | 2017-07-07 | 上海贝岭股份有限公司 | 基准电压模块 |
CN109032228A (zh) * | 2017-06-12 | 2018-12-18 | 合肥格易集成电路有限公司 | 一种运算放大器和电压基准源电路 |
CN111538364A (zh) * | 2020-05-15 | 2020-08-14 | 上海艾为电子技术股份有限公司 | 一种带隙基准电压源以及电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999024801A1 (en) * | 1997-11-10 | 1999-05-20 | Koninklijke Philips Electronics N.V. | Generator for generating voltage proportional to absolute temperature |
US6507179B1 (en) * | 2001-11-27 | 2003-01-14 | Texas Instruments Incorporated | Low voltage bandgap circuit with improved power supply ripple rejection |
CN101271346A (zh) * | 2007-03-22 | 2008-09-24 | 应建华 | 一种低功耗、高电源抑制比的带隙电压参考电路 |
JP2011113321A (ja) * | 2009-11-26 | 2011-06-09 | Torex Semiconductor Ltd | 基準電圧回路 |
US8237425B1 (en) * | 2006-05-26 | 2012-08-07 | Altera Corporation | Voltage regulator with high noise rejection |
CN203552114U (zh) * | 2013-10-09 | 2014-04-16 | 长沙学院 | 一种高精度带隙基准电压源 |
CN103809647A (zh) * | 2014-03-13 | 2014-05-21 | 苏州芯动科技有限公司 | 一种高电源抑制比基准电压源 |
-
2014
- 2014-06-27 CN CN201410300317.7A patent/CN104035479B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999024801A1 (en) * | 1997-11-10 | 1999-05-20 | Koninklijke Philips Electronics N.V. | Generator for generating voltage proportional to absolute temperature |
US6507179B1 (en) * | 2001-11-27 | 2003-01-14 | Texas Instruments Incorporated | Low voltage bandgap circuit with improved power supply ripple rejection |
US8237425B1 (en) * | 2006-05-26 | 2012-08-07 | Altera Corporation | Voltage regulator with high noise rejection |
CN101271346A (zh) * | 2007-03-22 | 2008-09-24 | 应建华 | 一种低功耗、高电源抑制比的带隙电压参考电路 |
JP2011113321A (ja) * | 2009-11-26 | 2011-06-09 | Torex Semiconductor Ltd | 基準電圧回路 |
CN203552114U (zh) * | 2013-10-09 | 2014-04-16 | 长沙学院 | 一种高精度带隙基准电压源 |
CN103809647A (zh) * | 2014-03-13 | 2014-05-21 | 苏州芯动科技有限公司 | 一种高电源抑制比基准电压源 |
Non-Patent Citations (2)
Title |
---|
TIANLIN CAO,YAN HAN,XIAOPENG LIU ; HAO LUO,LU LIAO,HAO ZHANG: "A 0.9-V high-PSRR bandgap with self-cascode current mirror", 《CIRCUITS AND SYSTEMS (ICCAS), 2012 IEEE INTERNATIONAL CONFERENCE ON 》, 4 October 2012 (2012-10-04), pages 267 - 271, XP032301104, DOI: 10.1109/ICCircuitsAndSystems.2012.6408273 * |
方圆,周凤星,张涛,张迪: "一种高电源抑制比全工艺角低温漂CMOS基准电压源", 《电子设计工程》, vol. 20, no. 24, 18 December 2012 (2012-12-18), pages 139 - 142 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106933286A (zh) * | 2015-12-31 | 2017-07-07 | 上海贝岭股份有限公司 | 基准电压模块 |
CN109032228A (zh) * | 2017-06-12 | 2018-12-18 | 合肥格易集成电路有限公司 | 一种运算放大器和电压基准源电路 |
CN111538364A (zh) * | 2020-05-15 | 2020-08-14 | 上海艾为电子技术股份有限公司 | 一种带隙基准电压源以及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
CN104035479B (zh) | 2015-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106959723B (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN101995898B (zh) | 一种高阶温度补偿电流基准源 | |
CN103513689B (zh) | 一种低功耗基准源电路 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN100514249C (zh) | 一种带隙基准源产生装置 | |
CN204065900U (zh) | 高精度基准电压源 | |
CN202083976U (zh) | 一种高精度cmos带隙基准电路 | |
CN102882482B (zh) | 超低功耗误差放大器 | |
CN1811656A (zh) | 负温度补偿电流产生电路及温度补偿电流基准源 | |
CN102495659A (zh) | 一种指数温度补偿的低温漂cmos带隙基准电压源 | |
CN202383552U (zh) | 一种改进的带隙基准电压源 | |
CN103809647A (zh) | 一种高电源抑制比基准电压源 | |
CN104035479B (zh) | 一种高电源抑制比低噪声的电压基准源 | |
CN109254612B (zh) | 一种高阶温度补偿的带隙基准电路 | |
CN101976094B (zh) | 一种精确的电流产生电路 | |
CN103631310B (zh) | 带隙基准电压源 | |
CN108376011A (zh) | 高精度、低功耗电源装置的带隙基准源 | |
CN202067172U (zh) | 一种全温度范围补偿的电压基准源 | |
CN103151989B (zh) | 一种低电压低温度系数的对数放大器 | |
CN106959722B (zh) | 一种带有补偿回路的基准电压电路及电源模块 | |
CN108469863B (zh) | 一种带有补偿回路的基准电压源电路及电源模块 | |
CN104267774B (zh) | 一种线性电源 | |
CN107390759A (zh) | 一种基准电压源 | |
CN108196614A (zh) | 一种带有温度补偿的带隙基准源及电源装置 | |
CN220291876U (zh) | 电荷泵电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150909 Termination date: 20160627 |