CN109254612B - 一种高阶温度补偿的带隙基准电路 - Google Patents

一种高阶温度补偿的带隙基准电路 Download PDF

Info

Publication number
CN109254612B
CN109254612B CN201811069122.0A CN201811069122A CN109254612B CN 109254612 B CN109254612 B CN 109254612B CN 201811069122 A CN201811069122 A CN 201811069122A CN 109254612 B CN109254612 B CN 109254612B
Authority
CN
China
Prior art keywords
pmos tube
resistance
tube
grid
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811069122.0A
Other languages
English (en)
Other versions
CN109254612A (zh
Inventor
周前能
彭志强
李红娟
范霆铠
郭涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN201811069122.0A priority Critical patent/CN109254612B/zh
Publication of CN109254612A publication Critical patent/CN109254612A/zh
Application granted granted Critical
Publication of CN109254612B publication Critical patent/CN109254612B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明请求保护一种高阶温度补偿的带隙基准电路，包括一阶带隙基准电路、高温区域曲率补偿电路、低温区域分段补偿电路、低温区域曲率补偿电路以及启动电路。本发明采用源极、漏极及栅极短接的PMOS管的漏极‑衬底电压产生负温度系电压，采用两个源极、漏极及栅极短接的PMOS管的漏‑衬底电压之差产生正温度系数电压，并将正温度系数电压与负温度系数电压进行加权求和获得一阶带隙基准参考电压，利用高温区域曲率补偿电路中电流I16、低温区域分段补偿电路中电流I22以及低温区域曲率补偿电路中电流I24在电阻R7上产生的电压分别对带隙基准参考电压进行温度补偿，从而实现一种高阶温度补偿的带隙基准电路。

Description

一种高阶温度补偿的带隙基准电路
技术领域
本发明属于微电子技术领域，具体涉及一种高阶温度补偿的带隙基准电路。
背景技术
带隙基准电路是集成电路系统的重要模块，带隙基准电路主要为集成电路系统提供精确的参考电压，因而其性能特性直接影响集成电路系统整体性能，这就要求提高带隙基准电路的性能特性。
图1为一种传统的CMOS带隙基准电路结构，其基本思路是利用PNP型三极管Q2的发射极-基极电压具有负温度特性以及PNP型三极管Q2与PNP型三极管Q1的发射极-基极之差具有正温度特性来获得低温漂的参考电压。图1中，电阻R1、电阻R2以及电阻R3采用相同材料，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q1发射极面积是PNP型三极管Q2发射极面积的N倍，则带隙基准电路的输出电压VREF为其中，q是电子电荷量，k是玻尔兹曼常数，T是绝对温度，VEB2是PNP型三极管Q2的发射极-基极电压，R1是电阻R1的阻抗，R3是电阻R3的阻抗。通过优化电阻相关参数可在一定温度范围内获得具有零温度特性的参考电压VREF。由于VEB2具有温度非线性，因而传统的一阶带隙基准电路输出电压具有高温漂系数的问题，使得传统的一阶带隙基准电路在高精度系统中的应用受到了很大的限制。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种提高精度的高阶温度补偿的带隙基准电路。本发明的技术方案如下：
一种高阶温度补偿的带隙基准电路，其包括：一阶带隙基准电路、高温区域曲率补偿电路、低温区域分段补偿电路、低温区域曲率补偿电路及启动电路，其中，所述一阶带隙基准电路的信号输出端分别接所述高温区域曲率补偿电路的信号输入端、低温区域分段补偿电路的信号输入端、低温区域曲率补偿电路的信号输入端及启动电路的信号输入端，所述启动电路的信号输出端接所述一阶带隙基准电路的启动信号输入端，所述高温区域曲率补偿电路、所述低温区域分段补偿电路以及所述低温区域曲率补偿电路的电信号输出端分别接所述一阶带隙基准电路的电信号输入端；所述一阶带隙基准电路用于产生一阶带隙基准参考电压，所述高温区域曲率补偿电路的电流I16在电阻R7上产生的电压VNL1、所述低温区域分段补偿电路的电流I22在电阻R7上产生的电压VNL2以及所述低温区域曲率补偿电路的电流I24在电阻R7上产生的电压VNL3对所述一阶带隙基准电路所产生的一阶带隙基准参考电压进行温度补偿，所述启动电路为所述一阶带隙基准电路(1)提供启动信号。
进一步的，所述一阶带隙基准电路包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、放大器A1、放大器A2以及放大器A3，其中PMOS管M1的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，所述PMOS管M1的漏极分别与放大器A2的正向输入端以及电阻R1的一端相连，所述PMOS管M1的栅极分别与放大器A2的输出端、PMOS管M17的栅极以及NMOS管M30的漏极相连，PMOS管M4的漏极与电阻R3的一端相连，电阻R3的另一端分别与放大器A2的反向输入端、放大器A1的正向输入端以及电阻R2的一端相连，电阻R2的另一端分别与PMOS管M2的栅极、PMOS管M2的源极以及PMOS管M2的漏极相连，PMOS管M4的栅极分别与PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M20的栅极、PMOS管M23的栅极、NMOS管M29的漏极以及放大器A1的输出端相连，PMOS管M5的漏极分别与放大器A3的正向输入端以及电阻R4的一端相连，电阻R4的另一端分别与放大器A1的反向输入端、PMOS管M3的栅极、PMOS管M3的源极以及PMOS管M3的漏极相连，PMOS管M6的栅极分别与放大器A3的输出端、PMOS管M7的栅极以及NMOS管M28的漏极相连，PMOS管M6的漏极分别与放大器A3的反向输入端以及电阻R5的一端相连，PMOS管M7的漏极分别与带隙基准电路输出端VREF以及电阻R6的一端相连，电阻R6的另一端分别与PMOS管M16的漏极、PMOS管M22的漏极、PMOS管M24的漏极、NMOS管M27的栅极以及电阻R7的一端相连，电阻R7的另一端分别与电阻R5的另一端、PMOS管M3的衬底、PMOS管M2的衬底、电阻R1的另一端以及外部地线GND相连。
进一步的，所述高温区域曲率补偿电路包括：PMOS管M8、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M16、NMOS管M9、NMOS管M10以及NMOS管M15，其中PMOS管M8的源极分别与PMOS管M12的源极、PMOS管M16的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极、NMOS管M9的漏极、NMOS管M10的栅极以及NMOS管M15的栅极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M11的漏极以及NMOS管M10的漏极相连，PMOS管M12的漏极分别与PMOS管M11的源极以及PMOS管M13的源极相连，PMOS管M13的漏极分别与PMOS管M14的源极以及PMOS管M16的栅极相连，PMOS管M13的栅极分别与PMOS管M14的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与NMOS管M9的源极、NMOS管M10的源极以及外部地线GND相连。
进一步的，所述低温区域分段补偿电路包括：PMOS管M17、PMOS管M20、PMOS管M21、PMOS管M22、NMOS管M18以及NMOS管M19，其中PMOS管M17的源极分别与PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极以及外部电源VDD相连，PMOS管M17的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M20的漏极分别与PMOS管M21的漏极、PMOS管M21的栅极、PMOS管M22的栅极以及NMOS管M19的漏极相连，NMOS管M19的源极分别与NMOS管M18的源极以及外部地线GND相连。
进一步的，所述低温区域曲率补偿电路包括：PMOS管M23、PMOS管M24以及电阻R8，所述PMOS管M23的源极分别与PMOS管M24的源极以及外部电源VDD相连，PMOS管M23的漏极分别与PMOS管M24的栅极以及电阻R8的一端相连，电阻R8的另一端与外部地线GND相连。
进一步的，所述启动电路包括：PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、NMOS管M29以及NMOS管M30，PMOS管M25的源极与外部电源VDD相连，PMOS管M25的栅极分别与PMOS管M25的漏极以及PMOS管M26的源极相连，PMOS管M26的栅极分别与PMOS管M26的漏极、NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极以及NMOS管M27的漏极相连，NMOS管M27的源极分别与NMOS管M28的源极、NMOS管M29的源极、NMOS管M30的源极以及外部地线GND相连。
进一步的，所述一阶带隙基准电路中，PMOS管M2的栅极、源极及漏极短接实现二极管，PMOS管M3的栅极、源极及漏极短接实现二极管，PMOS管M2与PMOS管M3具有相同的沟道长度，PMOS管M2的沟道宽度是PMOS管M3的N倍，PMOS管M4与PMOS管M5具有相同沟道宽长比，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一材料，电阻R3与电阻R4具有相同的阻值，PMOS管M6与PMOS管M7具有相同的沟道宽长比，PMOS管M7的源极电流I7在电阻R6以及电阻R7上产生的电压VREF1有式中，R2为电阻R2的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，R7为电阻R7的阻值，q为电子电荷量，k为波尔兹曼常数，T为绝对温度，VDB3为PMOS管M3的漏极与衬底电压；PMOS管M3的漏极与衬底电压VDB3与二极管正向偏置电压具有相同的温度特性，即具有负温度特性，电压VREF1为一阶带隙基准参考电压。
进一步的，所述高温区域曲率补偿电路中PMOS管M11、PMOS管M12、PMOS管M13和PMOS管M14都工作在亚阈值区，PMOS管M10和PMOS管M15的沟道宽长比均为PMOS管M9的β1倍，PMOS管M11的沟道宽长比是PMOS管M12的β2倍，PMOS管M14沟道宽长比是PMOS管M13的α倍，PMOS管M16的源极电流I16在电阻R7上产生电压VNL1为式中，(W/L)16是PMOS管M16的沟道宽长比，μp为空穴迁移率，Cox为单位面积的栅氧化层电容，m为工艺参数，n为斜坡因子，VTHp为PMOS管的阈值电压。
进一步的，所述低温区域分段补偿电路中PMOS管M17的沟道宽长比是PMOS管M1的β3倍，PMOS管M20的沟道宽长比是PMOS管M4的β4倍，PMOS管M22的沟道宽长比是PMOS管M21的β5倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2为式中，Tr2为参考温度，且小于室温T0；
所述低温区域曲率补偿电路中PMOS管M23的沟道宽长比是PMOS管M4的β6倍，通过优化相关参数，使得PMOS管M24的源极电流I24在电阻R7上产生电压VNL3有式中，(W/L)24是PMOS管M24的沟道宽长比，VDD为外部电源电压，R8为电阻R8的阻值，Tr3是参考温度，且有Tr3<Tr2。
进一步的，所述高阶温度补偿的带隙基准电路的输出电压VREF为VREF＝VREF1+VNL1+VNL2+VNL3，其中VREF1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，VNL1为电流I16在电阻R7上产生的电压，VNL2为电流I22在电阻R7上产生的电压，VNL3为电流I24在电阻R7上产生的电压，因子VNL1、VNL2以及VNL3补偿VREF1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压。
本发明的优点及有益效果如下：
本发明通过提供一种高阶温度补偿的带隙基准电路，采用漏极、源极、栅极短接的PMOS管的漏-衬电压产生负温度系数电压，采用两个漏极、源极、栅极短接的PMOS管的漏-衬电压之差产生正温度系数电压，将正温度系数电压与负温度系数电压进行加权求和产生一阶带隙基准参考电压，利用高温区域曲率补偿电路中PMOS管M16的源极电流I16在电阻R7上产生的电压VNL1、低温区域分段补偿电路中PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2以及低温区域曲率补偿电路中PMOS管M24的源极电流I24在电阻R7上产生的电压VNL3分别对带隙基准电压进行补偿，从而获得高阶温度补偿的带隙基准参考电压。
附图说明
图1是本发明提供优选实施例传统的一阶带隙基准电路原理图；
图2为本发明提供优选实施例的一种高阶温度补偿的带隙基准电路原理图；
图3为本发明提供优选实施例的一种高阶温度补偿的带隙基准电路的输出电压曲线示意图；
图4为本发明提供优选实施例的一种高阶温度补偿的带隙基准电路的输出电压温度特性仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中一阶带隙基准电路利用漏极、源极、栅极短接的PMOS管的漏-衬电压产生负温度系数电压，利用两个漏极、源极、栅极短接的PMOS管的漏-衬电压之差产生正温度系数电压，将负温度系数电压与正温度系数电压进行加权求和获得一阶带隙基准参考电压，利用高温区域曲率补偿电路中PMOS管M16的源极电流I16在电阻R7上产生的电压VNL1、低温区域分段补偿电路中PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2以及低温区域曲率补偿电路中PMOS管M24的源极电流I24在电阻R7上产生的电压VNL3分别对带隙基准参考电压进行补偿，从而获得高阶温度补偿的带隙基准参考电压。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种高阶温度补偿的带隙基准电路，如图2所示，包括一阶带隙基准电路1、高温区域曲率补偿电路2、低温区域分段补偿电路3、低温区域曲率补偿电路4及启动电路5；
其中，所述一阶带隙基准电路1的信号输出端分别接所述高温区域曲率补偿电路2、所述低温区域分段补偿电路3、所述低温区域曲率补偿电路4以及所述启动电路5的信号输入端，所述高温区域曲率补偿电路2、所述低温区域分段补偿电路3以及所述低温区域曲率补偿电路4的电信号输出端分别接所述一阶带隙基准电路1的电信号输入端，所述启动电路5的信号输出端接所述一阶带隙基准电路1的启动信号输入端，所述一阶带隙基准电路1产生带隙基准参考电压，所述高温区域曲率补偿电路2、所述低温区域分段补偿电路3、低温区域曲率补偿电路4对所述一阶带隙基准电路1所产生的带隙基准参考电压进行补偿，获得低温漂系数的带隙基准参考电压；
所述启动电路5使得带隙基准电路正常工作并产生带隙基准电压输出，所述一阶带隙基准电路1产生正温度系数电压和负温度系数电压，同时将正温度系数电压和负温度系数电压加权求和产生一阶带隙基准电压VREF1，所述高温区域曲率补偿电路2中PMOS管M16的源极电流I16在电阻R7上产生的电压VNL1、所述低温区域分段补偿电路3中PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2以及所述低温区域曲率补偿电路4中PMOS管M24的源极电流I24在电阻R7上产生的电压VNL3分别对带隙基准参考电压进行补偿，从而获得高阶温度补偿的带隙基准参考电压。
启动电路5只在带隙基准电路上电时发挥作用，当带隙基准电路启动完成后，启动电路停止工作，避免了启动电路对后面电路的影响。
作为一种优选的技术方案，如图2所示，所述一阶带隙基准电路1包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、放大器A1、放大器A2以及放大器A3，其中PMOS管M1的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，PMOS管M1的漏极分别与放大器A2的正向输入端以及电阻R1的一端相连，PMOS管M1的栅极分别与放大器A2的输出端、PMOS管M17的栅极以及NMOS管M30的漏极相连，PMOS管M4的漏极与电阻R3的一端相连，电阻R3的另一端分别与放大器A2的反向输入端、放大器A1的正向输入端以及电阻R2的一端相连，电阻R2的另一端分别与PMOS管M2的栅极、PMOS管M2的源极以及PMOS管M2的漏极相连，PMOS管M4的栅极分别与PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M20的栅极、PMOS管M23的栅极、NMOS管M29的漏极以及放大器A1的输出端相连，PMOS管M5的漏极分别与放大器A3的正向输入端以及电阻R4的一端相连，电阻R4的另一端分别与放大器A1的反向输入端、PMOS管M3的栅极、PMOS管M3的源极以及PMOS管M3的漏极相连，PMOS管M6的栅极分别与放大器A3的输出端、PMOS管M7的栅极以及NMOS管M28的漏极相连，PMOS管M6的漏极分别与放大器A3的反向输入端以及电阻R5的一端相连，PMOS管M7的漏极分别与带隙基准电路输出端VREF以及电阻R6的一端相连，电阻R6的另一端分别与PMOS管M16的漏极、PMOS管M22的漏极、PMOS管M24的漏极、NMOS管M27的栅极以及电阻R7的一端相连，电阻R7的另一端分别与电阻R5的另一端、PMOS管M3的衬底、PMOS管M2的衬底、电阻R1的另一端以及外部地线GND相连；
所述高温区域曲率补偿电路2包括：PMOS管M8、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M16、NMOS管M9、NMOS管M10以及NMOS管M15，其中PMOS管M8的源极分别与PMOS管M12的源极、PMOS管M16的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极、NMOS管M9的漏极、NMOS管M10的栅极以及NMOS管M15的栅极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M11的漏极以及NMOS管M10的漏极相连，PMOS管M12的漏极分别与PMOS管M11的源极以及PMOS管M13的源极相连，PMOS管M13的漏极分别与PMOS管M14的源极以及PMOS管M16的栅极相连，PMOS管M13的栅极分别与PMOS管M14的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与NMOS管M9的源极、NMOS管M10的源极以及外部地线GND相连；
所述低温区域分段补偿电路3包括：PMOS管M17、PMOS管M20、PMOS管M21、PMOS管M22、NMOS管M18以及NMOS管M19，其中PMOS管M17的源极分别与PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极以及外部电源VDD相连，PMOS管M17的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M20的漏极分别与PMOS管M21的漏极、PMOS管M21的栅极、PMOS管M22的栅极以及NMOS管M19的漏极相连，NMOS管M19的源极分别与NMOS管M18的源极以及外部地线GND相连；
所述低温区域曲率补偿电路4包括：PMOS管M23、PMOS管M24以及电阻R8，PMOS管M23的源极分别与PMOS管M24的源极以及外部电源VDD相连，PMOS管M23的漏极分别与PMOS管M24的栅极以及电阻R8的一端相连，电阻R8的另一端与外部地线GND相连；
所述启动电路5包括：PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、NMOS管M29以及NMOS管M30，PMOS管M25的源极与外部电源VDD相连，PMOS管M25的栅极分别与PMOS管M25的漏极以及PMOS管M26的源极相连，PMOS管M26的栅极分别与PMOS管M26的漏极、NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极以及NMOS管M27的漏极相连，NMOS管M27的源极分别与NMOS管M28的源极、NMOS管M29的源极、NMOS管M30的源极以及外部地线GND相连。
所述一阶带隙基准电路1中放大器A1、放大器A2以及放大器A3是现有技术。
所述一阶带隙基准电路1中，PMOS管M2的栅极、源极及漏极短接实现二极管，PMOS管M3的栅极、源极及漏极短接实现二极管，PMOS管M2与PMOS管M3具有相同的沟道长度，PMOS管M2的沟道宽度是PMOS管M3的N倍，PMOS管M4与PMOS管M5具有相同沟道宽长比，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一材料，电阻R3与电阻R4具有相同的阻值，PMOS管M6与PMOS管M7具有相同的沟道宽长比，放大器A1、放大器A2与放大器A3的低频增益Ad有Ad>>1，则PMOS管M7的源极电流I7在电阻R6以及电阻R7上产生的电压VREF1有
式中，R2为电阻R2的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，R7为电阻R7的阻值，q为电子电荷量，k为波尔兹曼常数，T为绝对温度，VDB3为PMOS管M3的漏极与衬底电压；PMOS管M3的漏极与衬底电压VDB3与二极管正向偏置电压具有相同的温度特性，即具有负温度特性；因而，电压VREF1为一阶带隙基准参考电压。
进一步的，为补偿电压VREF1在高温区域的温度高阶非线性，本发明采用高温区域曲率补偿电路2，其中PMOS管M11、PMOS管M12、PMOS管M13和PMOS管M14都工作在亚阈值区；事实上，当PMOS管的漏源电压VDS大于200mV时，工作在亚阈值区的PMOS管的源极电流ID为
式中，W/L为PMOS管的沟道宽长比，μp为空穴迁移率，Cox为单位面积的栅氧化层电容，m为工艺参数，n为斜坡因子，VGS为PMOS管的栅源电压，VTHp为PMOS管的阈值电压；则工作在亚阈值区的PMOS管的栅源电压VGS为：
PMOS管M10和PMOS管M15的沟道宽长比均为PMOS管M9的β1倍，PMOS管M11的沟道宽长比是PMOS管M12的β2倍，PMOS管M12的源漏电压VSD12为
PMOS管M14沟道宽长比是PMOS管M13的α倍，PMOS管M13的源漏电压VSD13为
PMOS管M16的源栅电压VSG16为VSG16＝VSD13+VSD12，则PMOS管M16的源极电流I16在电阻R7上产生电压VNL1为
式中，(W/L)16是PMOS管M16的沟道宽长比。由式(6)可知，通过优化相应参数，当温度T小于参考温度Tr1(Tr1大于室温T0)时，电压VNL1具有可忽略的小，当温度T大于参考温度Tr1时，电压VNL1随温度T升高而增加。
进一步的，所述低温区域分段补偿电路3用于补偿电压VREF1在低温区的高阶温度非线性，其中PMOS管M17的沟道宽长比是PMOS管M1的β3倍，PMOS管M20的沟道宽长比是PMOS管M4的β4倍，PMOS管M22的沟道宽长比是PMOS管M21的β5倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，通过优化相应参数，PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2为
式中，Tr2为参考温度，且小于室温T0。
进一步的，所述低温区域曲率补偿电路4用于补偿电压VREF1在低温区的高阶温度非线性，其中PMOS管M23的沟道宽长比是PMOS管M4的β6倍，通过优化相关参数，使得PMOS管M24的源极电流I24在电阻R7上产生电压VNL3有
式(8)中，(W/L)24是PMOS管M24的沟道宽长比，VDD为外部电源电压，R8为电阻R8的阻值，Tr3是参考温度，且有Tr3<Tr2。
由式(1)-(8)可知，高阶温度补偿的带隙基准电路的输出电压VREF为
VREF＝VREF1+VNL1+VNL2+VNL3(9)
由式(9)可知，高阶温度补偿的带隙基准电路的输出电压VREF包含VREF1、VNL1、VNL2以及VNL3等因子，其中VREF1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，因子VNL1、VNL2以及VNL3补偿VREF1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压，如图3所示。
图4为本发明的高阶温度补偿的带隙基准电路输出电压VREF的温度特性仿真曲线，其中横坐标为温度T，纵坐标为带隙基准的输出电压。仿真结果显示，在-40℃～125℃的温度范围内，高阶温度补偿的带隙基准电路输出电压VREF的温度系数仅为2.3ppm/℃。
本申请的上述实施例中，一种高阶温度补偿的带隙基准电路，包括一阶带隙基准电路、高温区域曲率补偿电路、低温区域分段补偿电路、低温区域曲率补偿电路以及启动电路。本申请实施例利用源极、漏极及栅极短接的PMOS管的漏-衬底电压产生负温度系数电压，利用两个源极、漏极及栅极短接的PMOS管的漏-衬底电压之差产生正温度系数电压，将负温度系数电压与正温度系数电压进行加权求和获得一阶带隙基准参考电压，利用高温区域曲率补偿电路中PMOS管M16的源极电流I16在电阻R7上产生的电压VNL1、低温区域分段补偿电路中PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2以及低温区域曲率补偿电路中PMOS管M24的源极电流I24在电阻R7上产生的电压VNL3分别对带隙基准参考电压进行补偿，从而获得高阶温度补偿的带隙基准参考电压。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (8)

1.一种高阶温度补偿的带隙基准电路，其特征在于，包括：一阶带隙基准电路(1)、高温区域曲率补偿电路(2)、低温区域分段补偿电路(3)、低温区域曲率补偿电路(4)及启动电路(5)，其中，所述一阶带隙基准电路(1)的信号输出端分别接所述高温区域曲率补偿电路(2)的信号输入端、低温区域分段补偿电路(3)的信号输入端、低温区域曲率补偿电路(4)的信号输入端及启动电路(5)的信号输入端，所述启动电路(5)的信号输出端接所述一阶带隙基准电路(1)的启动信号输入端，所述高温区域曲率补偿电路(2)、所述低温区域分段补偿电路(3)以及所述低温区域曲率补偿电路(4)的电信号输出端分别接所述一阶带隙基准电路的电信号输入端；所述一阶带隙基准电路(1)用于产生一阶带隙基准参考电压，所述高温区域曲率补偿电路(2)的电流I16在电阻R7上产生的电压VNL1、所述低温区域分段补偿电路(3)的电流I22在电阻R7上产生的电压VNL2以及所述低温区域曲率补偿电路(4)的电流I24在电阻R7上产生的电压VNL3对所述一阶带隙基准电路(1)所产生的一阶带隙基准参考电压进行温度补偿，所述启动电路(5)为所述一阶带隙基准电路(1)提供启动信号；
所述一阶带隙基准电路(1)包括：PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、放大器A1、放大器A2以及放大器A3，其中PMOS管M1的源极分别与PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极以及外部电源VDD相连，所述PMOS管M1的漏极分别与放大器A2的正向输入端以及电阻R1的一端相连，所述PMOS管M1的栅极分别与放大器A2的输出端、PMOS管M17的栅极以及NMOS管M30的漏极相连，PMOS管M4的漏极与电阻R3的一端相连，电阻R3的另一端分别与放大器A2的反向输入端、放大器A1的正向输入端以及电阻R2的一端相连，电阻R2的另一端分别与PMOS管M2的栅极、PMOS管M2的源极以及PMOS管M2的漏极相连，PMOS管M4的栅极分别与PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M20的栅极、PMOS管M23的栅极、NMOS管M29的漏极以及放大器A1的输出端相连，PMOS管M5的漏极分别与放大器A3的正向输入端以及电阻R4的一端相连，电阻R4的另一端分别与放大器A1的反向输入端、PMOS管M3的栅极、PMOS管M3的源极以及PMOS管M3的漏极相连，PMOS管M6的栅极分别与放大器A3的输出端、PMOS管M7的栅极以及NMOS管M28的漏极相连，PMOS管M6的漏极分别与放大器A3的反向输入端以及电阻R5的一端相连，PMOS管M7的漏极分别与带隙基准电路输出端VREF以及电阻R6的一端相连，电阻R6的另一端分别与PMOS管M16的漏极、PMOS管M22的漏极、PMOS管M24的漏极、NMOS管M27的栅极以及电阻R7的一端相连，电阻R7的另一端分别与电阻R5的另一端、PMOS管M3的衬底、PMOS管M2的衬底、电阻R1的另一端以及外部地线GND相连。
2.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述高温区域曲率补偿电路(2)包括：PMOS管M8、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M16、NMOS管M9、NMOS管M10以及NMOS管M15，其中PMOS管M8的源极分别与PMOS管M12的源极、PMOS管M16的源极以及外部电源VDD相连，PMOS管M8的漏极分别与NMOS管M9的栅极、NMOS管M9的漏极、NMOS管M10的栅极以及NMOS管M15的栅极相连，PMOS管M12的栅极分别与PMOS管M11的栅极、PMOS管M11的漏极以及NMOS管M10的漏极相连，PMOS管M12的漏极分别与PMOS管M11的源极以及PMOS管M13的源极相连，PMOS管M13的漏极分别与PMOS管M14的源极以及PMOS管M16的栅极相连，PMOS管M13的栅极分别与PMOS管M14的栅极、PMOS管M14的漏极以及NMOS管M15的漏极相连，NMOS管M15的源极分别与NMOS管M9的源极、NMOS管M10的源极以及外部地线GND相连。
3.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述低温区域分段补偿电路(3)包括：PMOS管M17、PMOS管M20、PMOS管M21、PMOS管M22、NMOS管M18以及NMOS管M19，其中PMOS管M17的源极分别与PMOS管M20的源极、PMOS管M21的源极、PMOS管M22的源极以及外部电源VDD相连，PMOS管M17的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M20的漏极分别与PMOS管M21的漏极、PMOS管M21的栅极、PMOS管M22的栅极以及NMOS管M19的漏极相连，NMOS管M19的源极分别与NMOS管M18的源极以及外部地线GND相连；
所述低温区域曲率补偿电路(4)包括：PMOS管M23、PMOS管M24以及电阻R8，所述PMOS管M23的源极分别与PMOS管M24的源极以及外部电源VDD相连，PMOS管M23的漏极分别与PMOS管M24的栅极以及电阻R8的一端相连，电阻R8的另一端与外部地线GND相连。
4.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述启动电路(5)包括：PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、NMOS管M29以及NMOS管M30，PMOS管M25的源极与外部电源VDD相连，PMOS管M25的栅极分别与PMOS管M25的漏极以及PMOS管M26的源极相连，PMOS管M26的栅极分别与PMOS管M26的漏极、NMOS管M28的栅极、NMOS管M29的栅极、NMOS管M30的栅极以及NMOS管M27的漏极相连，NMOS管M27的源极分别与NMOS管M28的源极、NMOS管M29的源极、NMOS管M30的源极以及外部地线GND相连。
5.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述一阶带隙基准电路(1)中，PMOS管M2的栅极、源极及漏极短接实现二极管，PMOS管M3的栅极、源极及漏极短接实现二极管，PMOS管M2与PMOS管M3具有相同的沟道长度，PMOS管M2的沟道宽度是PMOS管M3的N倍，PMOS管M4与PMOS管M5具有相同沟道宽长比，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一材料，电阻R3与电阻R4具有相同的阻值，PMOS管M6与PMOS管M7具有相同的沟道宽长比，PMOS管M7的源极电流I7在电阻R6以及电阻R7上产生的电压VREF1有式中，R2为电阻R2的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，R7为电阻R7的阻值，q为电子电荷量，k为波尔兹曼常数，T为绝对温度，VDB3为PMOS管M3的漏极与衬底电压；PMOS管M3的漏极与衬底电压VDB3与二极管正向偏置电压具有相同的温度特性，即具有负温度特性，电压VREF1为一阶带隙基准参考电压。
6.根据权利要求2所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述高温区域曲率补偿电路(2 )中PMOS管M11、PMOS管M12、PMOS管M13和PMOS管M14都工作在亚阈值区，PMOS管M10和PMOS管M15的沟道宽长比均为PMOS管M9的β1倍，PMOS管M11的沟道宽长比是PMOS管M12的β2倍，PMOS管M14沟道宽长比是PMOS管M13的α倍，PMOS管M16的源极电流I16在电阻R7上产生电压VNL1为式中，(W/L)16是PMOS管M16的沟道宽长比，μp为空穴迁移率，Cox为单位面积的栅氧化层电容，m为工艺参数，n为斜坡因子，VTHp为PMOS管的阈值电压；R7表示电阻R7的阻值，k为波尔兹曼常数，T为绝对温度，q为电子电荷量。
7.根据权利要求3所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述低温区域分段补偿电路(3 )中PMOS管M17的沟道宽长比是PMOS管M1的β3倍，PMOS管M20的沟道宽长比是PMOS管M4的β4倍，PMOS管M22的沟道宽长比是PMOS管M21的β5倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M22的源极电流I22在电阻R7上产生的电压VNL2为式中，Tr2为参考温度，且小于室温T0；R7是电阻R7的阻值，VDB3为PMOS管M3的漏极与衬底电压，R1为电阻R1的阻值，k为波尔兹曼常数，T为绝对温度，q为电子电荷量，R2为电阻R2的阻值，N为PMOS管M2的沟道宽度与PMOS管M3的沟道宽度之比；
所述低温区域曲率补偿电路(4)中PMOS管M23的沟道宽长比是PMOS管M4的β6倍，通过优化相关参数，使得PMOS管M24的源极电流I24在电阻R7上产生电压VNL3有式中，(W/L)24是PMOS管M24的沟道宽长比，VDD为外部电源电压，R8为电阻R8的阻值，Tr3是参考温度，且有Tr3<Tr2，VTHp为PMOS管的阈值电压，μp为空穴迁移率，Cox为单位面积的栅氧化层电容。
8.根据权利要求1所述的一种高阶温度补偿的带隙基准电路，其特征在于，
所述高阶温度补偿的带隙基准电路的输出电压VREF为VREF＝VREF1+VNL1+VNL2+VNL3，其中VREF1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，VNL1为电流I16在电阻R7上产生的电压，VNL2为电流I22在电阻R7上产生的电压，VNL3为电流I24在电阻R7上产生的电压，因子VNL1、VNL2以及VNL3补偿VREF1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压。
CN201811069122.0A 2018-09-13 2018-09-13 一种高阶温度补偿的带隙基准电路 Active CN109254612B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811069122.0A CN109254612B (zh) 2018-09-13 2018-09-13 一种高阶温度补偿的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811069122.0A CN109254612B (zh) 2018-09-13 2018-09-13 一种高阶温度补偿的带隙基准电路

Publications (2)

Publication Number Publication Date
CN109254612A CN109254612A (zh) 2019-01-22
CN109254612B true CN109254612B (zh) 2019-09-10

Family

ID=65047400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811069122.0A Active CN109254612B (zh) 2018-09-13 2018-09-13 一种高阶温度补偿的带隙基准电路

Country Status (1)

Country Link
CN (1) CN109254612B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113721696B (zh) * 2021-09-03 2023-09-08 广东华芯微特集成电路有限公司 一种高精度bandgap设计方法
CN114489222A (zh) * 2022-02-10 2022-05-13 重庆邮电大学 一种用于电源芯片的带隙基准电路
CN114995571B (zh) * 2022-06-16 2024-03-08 上海泰矽微电子有限公司 一种高阶曲率补偿的带隙基准电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1508643A (zh) * 2002-12-20 2004-06-30 上海贝岭股份有限公司 采用二阶温度补偿能隙基准电压的电压源及其方法
CN101216718B (zh) * 2007-12-27 2011-07-20 电子科技大学 分段线性温度补偿电路及温度补偿电压基准源
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
US8542000B1 (en) * 2012-03-19 2013-09-24 Sandisk Technologies Inc. Curvature compensated band-gap design
US9740229B2 (en) * 2012-11-01 2017-08-22 Invensense, Inc. Curvature-corrected bandgap reference
CN103064457B (zh) * 2012-12-21 2015-09-23 厦门大学 一种基于负反馈的cmos带隙基准电路
CN104977969B (zh) * 2015-06-30 2016-09-14 重庆邮电大学 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN205405321U (zh) * 2016-03-02 2016-07-27 湘潭大学 曲率补偿低温漂带隙基准电压源
CN106774592B (zh) * 2016-12-14 2018-02-27 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN107861557B (zh) * 2017-11-01 2019-11-12 重庆邮电大学 一种mos管实现二极管的高阶温度补偿带隙基准电路

Also Published As

Publication number Publication date
CN109254612A (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
CN107861557B (zh) 一种mos管实现二极管的高阶温度补偿带隙基准电路
CN106774592B (zh) 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN105807838B (zh) 高阶温度补偿带隙基准电路
CN109725672A (zh) 一种带隙基准电路及高阶温度补偿方法
CN109254612B (zh) 一种高阶温度补偿的带隙基准电路
CN103869868B (zh) 一种带温度补偿的带隙基准参考电路
CN104977969A (zh) 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN104156026B (zh) 一种无电阻全温补偿非带隙基准源
CN110794913B (zh) 一种采用负反馈箝位技术的带隙基准电路
CN107992156A (zh) 一种亚阈值低功耗无电阻式基准电路
CN104460799B (zh) Cmos基准电压源电路
CN111930169B (zh) 一种负反馈分段曲率补偿带隙基准电路
CN112034921A (zh) 一种基于跨导线性环路技术的高阶带隙基准电路
CN114489221B (zh) 一种带隙基准电压源电路及带隙基准电压源
CN101149628B (zh) 一种基准电压源电路
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
CN107817860B (zh) 低压带隙基准电路及电压发生电路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN208873065U (zh) 一种带隙基准电路
CN105224006B (zh) 一种低压cmos基准源
CN104216458A (zh) 一种温度曲率互补基准源
CN104035479B (zh) 一种高电源抑制比低噪声的电压基准源
CN201035440Y (zh) 电流镜
CN106020320B (zh) 一种提高电源电压抑制比的基准电压源结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant