CN113721696B - 一种高精度bandgap设计方法 - Google Patents

一种高精度bandgap设计方法 Download PDF

Info

Publication number
CN113721696B
CN113721696B CN202111032761.1A CN202111032761A CN113721696B CN 113721696 B CN113721696 B CN 113721696B CN 202111032761 A CN202111032761 A CN 202111032761A CN 113721696 B CN113721696 B CN 113721696B
Authority
CN
China
Prior art keywords
electrically connected
module
drain electrode
operational amplifier
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111032761.1A
Other languages
English (en)
Other versions
CN113721696A (zh
Inventor
陈冠旭
韩智毅
王忠岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Huaxin Weite Integrated Circuit Co ltd
Original Assignee
Guangdong Huaxin Weite Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Huaxin Weite Integrated Circuit Co ltd filed Critical Guangdong Huaxin Weite Integrated Circuit Co ltd
Priority to CN202111032761.1A priority Critical patent/CN113721696B/zh
Publication of CN113721696A publication Critical patent/CN113721696A/zh
Application granted granted Critical
Publication of CN113721696B publication Critical patent/CN113721696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高精度BANDGAP设计方法，所涉及到的带隙基准电路包括依次电连接的偏置模块、启动模块、运放模块以及核心模块；运放模块包括第一运放模块和第二运放模块；本发明通过启动模块消除简并点，使整个电路正常启动；在核心模块中设计高阶温度补偿模块、温度系数修调模块以及精度修调模块，通过对负温度系数的修调、高阶温度补偿以及输出参考电压精度的修调，使得带隙基准电路输出参考电压具有高精度，高可靠性的优点，能够满足现代集成电路的快速发展要求。

Description

一种高精度BANDGAP设计方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种高精度BANDGAP设计方法。
背景技术
由于带隙基准电路(简称BANDGAP)可以产生与电源电压、工艺参数和温度关系很小的参考电压，因此它广泛应用于模拟集成电路中，并作为一种稳定的参考电压源。带隙基准电路的目的是产生一个对温度变化保持恒定的量，传统的带隙基准电路包括两个双极型晶体管，如图1所示，由于双极型晶体管的基极电压VBE在室温时(300K)具有负温度系数，而两个具有不同电流密度的双极型晶体管的基极-发射极电压差VT在室温时具有正温度系数，由于VT与VBE的电压温度系数相反，将VT乘以合适的系数后，再与VBE进行加权，从而在一定范围内抵消VBE的温度漂移特性，得到近似零温度漂移的输出参考电压VREF，这就是带隙基准电路的基本设计思想。
双极型晶体管的基极电压VBE并不与温度成线性关系，具体为
其中，VBGO为带隙电压，约为1.12V，T0为参考温度，VBEO为在参考温度T0时的发射结电压，η为与工艺相关且与温度无关的常数，α为与集电极电流的温度特性相关的系数，k为玻尔兹曼常数，T为热力学温度，q为电子电荷。通常调节图1中的三极管和电阻来对式(1)中的第一项进行补偿，而基准电压温度系数是一个开口向下的曲线，为了得到更低的温度系数，需要对式(1)进行高阶补偿。由于工艺失配，图1中运放输入端会产生offset电压，加上电阻的放大作用，基准电路输出端参考电压会将offset电压放大，使基准电路输出端参考电压精度降低。
综上，行业内急需研发一种通过对带隙基准电路进行修调来提高其精度的设计方法。
发明内容
本发明的目的是为了克服以上现有技术存在的不足，提供了一种高精度BANDGAP设计方法。
本发明的目的通过以下的技术方案实现：一种高精度BANDGAP设计方法，带隙基准电路包括依次电连接的偏置模块、启动模块、运放模块以及核心模块；所述运放模块包括第一运放模块和第二运放模块；
所述启动模块消除简并点，使电路正常启动；电路启动后，所述偏置模块为运放模块和核心模块提供电流镜像；所述第一运放模块产生正温度系数电流，所述第二运放模块产生负温度系数电流，在电流镜像的作用下，所述核心模块根据正温度系数电流和负温度系数电流之间的误差信号修调负温度系数电流，进行高阶温度补偿以及修调输出参考电压精度，输出高精度的参考电压。
本发明带隙基准电路，在保证启动模块可靠性的基础上，利用高阶温度补偿、温度系数修调和输出参考电压精度修调，使核心模块输出的参考电压具有更高精度，设计的带隙基准电路适用于对温度系数和精度要求高的场合，性能可靠，满足现代集成电路快速发展要求。
优选地，所述偏置模块包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5以及电阻R1；MP1、MP2、MP3和MP4的源极与所述启动模块的第一端电连接；MP1的漏极和栅极、MP2的栅极均与R1的第一端电连接；MP2的漏极与MN1的漏极和栅极、MN2的栅极、MN3和MN4的栅极电连接；MN1的源极与MN3的漏极电连接，MN2的源极与MN4的漏极电连接；MN2的漏极与MP5的漏极电连接；MP5的源极与MP3的漏极电连接，MP6的源极与MP4的漏极电连接；MP3、MP4、MP5和MP6的栅极，MP6的漏极，以及MN5的漏极和栅极均与所述启动模块的第二端电连接；所述R1的第二端，MN3、MN4和MN5的源极均与所述启动模块的第三端电连接。
优选地，所述启动模块包括PMOS管MP7、PMOS管MP8以及NMOS管MN6；所述MP7的源极作为启动模块的第一端，MN6的栅极作为启动模块的第二端，MN6的源极作为启动模块的第三端；MP7的栅极与MP8的源极电连接；MP7的漏极和MP8的栅极均与MN6的漏极电连接；MP8的漏极与所述第一运放模块电连接。
优选地，所述第一运放模块包括PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、运算放大器A1、三极管Q1、三极管Q2以及电阻R2；MP9和MP10的源极均与所述启动模块的第一端电连接，MP9和MP10的栅极均通过电容C1与所述启动模块的第一端电连接；MP9和MP10的栅极还与运算放大器A1的输出端电连接；MP9的漏极与MP11的源极电连接，MP10的漏极与MP12的源极电连接，MP11的栅极与MP12的栅极电连接；MP11的漏极与运算放大器A1的负向输入端、Q1的集电极以及所述启动模块中MP8的漏极电连接；MP12的漏极与运算放大器A1的正向输入端、R2的第一端以及运算放大器A2的负向输入端电连接；R2的第二端与Q2的集电极电连接；Q1和Q2的基极、Q1和Q2的发射极均与所述启动模块的第三端电连接；
所述第二运放模块包括PMOS管MP13、PMOS管MP14、运算放大器A2以及电阻R3；所述运算放大器A2的输出端、MP13的栅极均通过电容C2与所述启动模块的第一端电连接，MP13的源极与所述启动模块的第一端电连接；MP13的漏极与MP14的源极电连接；MP14的漏极与R3的第一端电连接，R3的第二端与所述启动模块的第三端电连接；运算放大器A2的正向输入端与所述核心模块中多路复用器M1的输出端电连接。
优选地，所述运算放大器A1和运算放大器A2均包括PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、PMOS管MP31、NMOS管MN7、NMOS管MN8、NMOS管MN9以及NMOS管MN10；MP31、MP25和MP26的源极电连接后作为运算放大器的VDD端；MP31的漏极与MP29和MP30的源极电连接，MP29的栅极作为运算放大器的正向输入端，MP30的栅极作为运算放大器的负向输入端；MP29的漏极与MN7的源极、MN9的漏极电连接；MP30的漏极与MN8的源极、MN10的漏极电连接；MN7的栅极与MN8的栅极电连接，MN9的栅极与MN10的栅极电连接，MN9的源极和MN10的源极电连接后作为运算放大器的VSS端；MN7的漏极与MP27的漏极、MP25和MP26的栅极电连接；MN8的漏极与MP28的漏极电连接后作为运算放大器的输出端；MP27的栅极与MP28的栅极电连接；MP25的栅极与MP26的栅极通过电容C3与VDD端电连接。
优选地，所述运算放大器为折叠式共源共栅结构，MP29与MP30组成差分对，MP25、MP26、MN9与MN10组成电流镜，MP27、MP28、MN7与MN8为共栅管。
优选地，所述核心模块包括高阶温度补偿模块、精度修调模块以及温度系数修调模块；所述高阶温度补偿模块包括电阻R4、电阻R5、三极管Q3、三极管Q4、三极管Q5、PMOS管MP15、PMOS管MP16、PMOS管MP17、PMOS管MP18、PMOS管MP19以及PMOS管MP20；R4的第一端与第二运放模块中R3的第一端电连接，R4的第二端与R5的第一端、Q3的集电极、Q5的集电极以及MP16和MP18的漏极电连接；R5的第二端与MP20的漏极、Q5的集电极电连接；Q3的发射极和基极、Q4的发射极和基极以及Q5的发射极和基极均与所述启动模块的第三端电连接；MP15的漏极与MP16的源极电连接，MP17的漏极与MP18的源极电连接，MP19的漏极与MP20的源极电连接；MP15、MP17和MP19的源极均与所述启动模块的第一端连接；
所述精度修调模块包括PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、电阻R6以及多路复用器M2；MP21的漏极与MP22的源极电连接，MP23的漏极与MP24的源极电连接；MP21和MP23的源极均与所述启动模块的第一端连接；MP22和MP24的漏极均与R6的第一端电连接；R6的第二端与所述启动模块的第三端电连接；M2在数字控制信号作用下控制R6的阻值变化，M2的输出端作为参考电压输出端；
所述温度系数修调模块包括多路复用器M1，M1在数字控制信号作用下控制R3的阻值变化。
本发明相对于现有技术具有如下优点：
本发明所提供的一种高精度BANDGAP设计方法，所涉及到的带隙基准电路包括依次电连接的偏置模块、启动模块、运放模块以及核心模块；所述运放模块包括第一运放模块和第二运放模块；通过启动模块消除简并点，使整个电路正常启动；在核心模块中设计高阶温度补偿模块、温度系数修调模块以及精度修调模块，通过对负温度系数的修调、高阶温度补偿以及输出参考电压精度的修调，使得带隙基准电路输出参考电压具有高精度，高可靠性的优点，能够满足现代集成电路的快速发展要求。
附图说明
构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明背景技术中带隙基准电路的电路原理图。
图2为本发明实施例中带隙基准电路的电路原理图。
图3为本发明实施例中运算放大器的结构示意图。
其中，1-偏置模块，2-启动模块，3-第一运放模块，4-第二运放模块，5-核心模块。biasp为pmos电流镜的偏置电压，casp为pmos cascode电流镜的偏置电压，biasn为nmos电流镜的偏置电压，casn为nmos cascode电流镜的偏置电压，biasptat为与温度成正比的电流镜偏置电压。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。在本实施例，一种高精度BANDGAP设计方法所涉及到的带隙基准电路包括依次电连接的偏置模块1、启动模块2、运放模块以及核心模块5；运放模块包括第一运放模块3和第二运放模块4，如图2所示。具体设计过程为：
启动模块2消除简并点，使电路正常启动；电路启动后，偏置模块1为运放模块和核心模块5提供电流镜像；第一运放模块3产生正温度系数电流，第二运放模块4产生负温度系数电流，在电流镜像的作用下，核心模块5根据正温度系数电流和负温度系数电流之间的误差信号修调负温度系数电流，进行高阶温度补偿以及修调输出参考电压精度，输出高精度、高可靠性的参考电压。
如图2所示，偏置模块1包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5以及电阻R1；MP1、MP2、MP3和MP4的源极与所述启动模块2的第一端电连接；MP1的漏极和栅极、MP2的栅极均与R1的第一端电连接；MP2的漏极与MN1的漏极和栅极、MN2的栅极、MN3和MN4的栅极电连接；MN1的源极与MN3的漏极电连接，MN2的源极与MN4的漏极电连接；MN2的漏极与MP5的漏极电连接；MP5的源极与MP3的漏极电连接，MP6的源极与MP4的漏极电连接；MP3、MP4、MP5和MP6的栅极，MP6的漏极，以及MN5的漏极和栅极均与所述启动模块2的第二端电连接；所述R1的第二端，MN3、MN4和MN5的源极均与所述启动模块2的第三端电连接。
偏置模块1为核心模块5、第一运放模块3和第二运放模块4提供电流镜像。
如图2所示，启动模块2包括PMOS管MP7、PMOS管MP8以及NMOS管MN6；所述MP7的源极作为启动模块2的第一端，MN6的栅极作为启动模块2的第二端，MN6的源极作为启动模块2的第三端；MP7的栅极与MP8的源极电连接；MP7的漏极和MP8的栅极均与MN6的漏极电连接；MP8的漏极与所述第一运放模块3电连接。
带隙基准电路有两个简并点，一个是正常工作简并点，一个是零简并点。为了摆脱电源上电时的零简并点，上电时核心模块5未开启，核心模块5中PMOS管电流为零，栅极电压biasptat为高，MP1先导通，之后MN6导通，使MP8的栅极电压biasptat降低，MP8导通，向运算放大器A1的负向输入端注入电流，使之摆脱零简并点，整个电路正常启动。
如图2所示，运放模块包括第一运放模块3和第二运放模块4。第一运放模块3包括PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、运算放大器A1、三极管Q1、三极管Q2以及电阻R2；MP9和MP10的源极均与启动模块2的第一端电连接，MP9和MP10的栅极均通过电容C1与启动模块2的第一端电连接；MP9和MP10的栅极还与运算放大器A1的输出端电连接；MP9的漏极与MP11的源极电连接，MP10的漏极与MP12的源极电连接，MP11的栅极与MP12的栅极电连接；MP11的漏极与运算放大器A1的负向输入端、Q1的集电极以及启动模块2中MP8的漏极电连接；MP12的漏极与运算放大器A1的正向输入端、R2的第一端以及运算放大器A2的负向输入端电连接；R2的第二端与Q2的集电极电连接；Q1和Q2的基极、Q1和Q2的发射极均与启动模块2的第三端电连接。
第二运放模块4包括PMOS管MP13、PMOS管MP14、运算放大器A2以及电阻R3；运算放大器A2的输出端、MP13的栅极均通过电容C2与启动模块2的第一端电连接，MP13的源极与启动模块2的第一端电连接；MP13的漏极与MP14的源极电连接；MP14的漏极与R3的第一端电连接，R3的第二端与启动模块2的第三端电连接；运算放大器A2的正向输入端与核心模块5中多路复用器M1的输出端电连接。
如图3所示，运算放大器A1和运算放大器A2均包括PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、PMOS管MP31、NMOS管MN7、NMOS管MN8、NMOS管MN9以及NMOS管MN10；MP31、MP25和MP26的源极电连接后作为运算放大器的VDD端；MP31的漏极与MP29和MP30的源极电连接，MP29的栅极作为运算放大器的正向输入端，MP30的栅极作为运算放大器的负向输入端；MP29的漏极与MN7的源极、MN9的漏极电连接；MP30的漏极与MN8的源极、MN10的漏极电连接；MN7的栅极与MN8的栅极电连接，MN9的栅极与MN10的栅极电连接，MN9的源极和MN10的源极电连接后作为运算放大器的VSS端；MN7的漏极与MP27的漏极、MP25和MP26的栅极电连接；MN8的漏极与MP28的漏极电连接后作为运算放大器的输出端；MP27的栅极与MP28的栅极电连接；MP25的栅极与MP26的栅极通过电容C3与VDD端电连接。
这种结构的运算放大器为折叠式共源共栅结构，MP29与MP30组成差分对，MP25、MP26、MN9与MN10组成电流镜，MP27、MP28、MN7与MN8为共栅管，该运算放大器具有增益高、电源抑制比高的优点。
如图2所示，核心模块5包括高阶温度补偿模块、精度修调模块以及温度系数修调模块。高阶温度补偿模块包括电阻R4、电阻R5、三极管Q3、三极管Q4、三极管Q5、PMOS管MP15、PMOS管MP16、PMOS管MP17、PMOS管MP18、PMOS管MP19以及PMOS管MP20；R4的第一端与第二运放模块4中R3的第一端电连接，R4的第二端与R5的第一端、Q3的集电极、Q5的集电极以及MP16和MP18的漏极电连接；R5的第二端与MP20的漏极、Q5的集电极电连接；Q3的发射极和基极、Q4的发射极和基极以及Q5的发射极和基极均与所述启动模块2的第三端电连接；MP15的漏极与MP16的源极电连接，MP17的漏极与MP18的源极电连接，MP19的漏极与MP20的源极电连接；MP15、MP17和MP19的源极均与所述启动模块2的第一端连接。
精度修调模块包括PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、电阻R6以及多路复用器M2；MP21的漏极与MP22的源极电连接，MP23的漏极与MP24的源极电连接；MP21和MP23的源极均与所述启动模块2的第一端连接；MP22和MP24的漏极均与R6的第一端电连接；R6的第二端与所述启动模块2的第三端电连接；M2在数字控制信号作用下控制R6的阻值变化，M2的输出端作为参考电压输出端。
温度系数修调模块包括多路复用器M1，M1在数字控制信号作用下控制R3的阻值变化。调节输出电压的温度系数。
第一运放模块3产生正温度系数电流(ptat)，第二运放模块4产生负温度系数电流(ctat)，在电流镜像作用下，将正温度系数电流和负温度系数电流相加流过电阻R6，产生零温度系数的参考电压。为了使带隙基准电路输出的参考电压为零温度系数参考电压，核心模块5需要根据正温度系数电流与负温度系数电流之间的误差信号对输出的参考电压进行高阶温度补偿、对温度系数进行修调，对参考电压的精度进行修调。
高阶温度补偿原理如下：
由式(1)可知，若流过三极管Q1的电流为ptat，则α＝1，公式(1)变为：
其中，VBE，Q1为三极管Q1的基极电压。
若流过三极管Q3电流为ctat，则α＝0，公式(1)变为：
其中，VBE，Q3为三极管Q3的基极电压，则 因此VBE，Q3与VBE，Q1之差与非线性项含有相同因子。
通过使用补偿电阻R4减去与非线性项成比例的电流来抵消二阶非线性，通过使用补偿电阻R5可以进一步抵消高阶非线性。由图2可以推导出：
其中，R3为电阻R3的阻值，R1/R2/R4/R5的含义类似，VREF为带隙基准电路输出的参考电压，ΔVBE，Q1为电阻R1两端电压电压。公式(4)的第一项不包含非线性项，由第二项产生的非线性将由第三项和第四项补偿。具有负温度非线性的第三项电阻补偿第二项，具有负非线性的第四项电阻将电流加到节点中，以便调整第二项和第三项之间的补偿。
公式(4)重写为以下形式：
调节上式R5与R4的阻值，可以实现VREF的高阶补偿。
上述具体实施方式为本发明的优选实施例，并不能对本发明进行限定，其他的任何未背离本发明的技术方案而所做的改变或其它等效的置换方式，都包含在本发明的保护范围之内。

Claims (8)

1.一种高精度BANDGAP设计方法，其特征在于：带隙基准电路包括依次电连接的偏置模块、启动模块、运放模块以及核心模块；所述运放模块包括第一运放模块和第二运放模块；
所述启动模块消除简并点，使电路正常启动；电路启动后，所述偏置模块为运放模块和核心模块提供电流镜像；所述第一运放模块产生正温度系数电流，所述第二运放模块产生负温度系数电流，在电流镜像的作用下，所述核心模块根据正温度系数电流和负温度系数电流之间的误差信号修调负温度系数电流，进行高阶温度补偿以及修调输出参考电压精度，输出高精度的参考电压；
所述核心模块包括高阶温度补偿模块、精度修调模块以及温度系数修调模块；所述高阶温度补偿模块包括电阻R4、电阻R5、三极管Q3、三极管Q4、三极管Q5、PMOS管MP15、PMOS管MP16、PMOS管MP17、PMOS管MP18、PMOS管MP19以及PMOS管MP20；R4的第一端与第二运放模块中R3的第一端电连接，R4的第二端与R5的第一端、Q3的集电极、Q5的集电极以及MP16和MP18的漏极电连接；R5的第二端与MP20的漏极、Q5的集电极电连接；Q3的发射极和基极、Q4的发射极和基极以及Q5的发射极和基极均与所述启动模块的第三端电连接；MP15的漏极与MP16的源极电连接，MP17的漏极与MP18的源极电连接，MP19的漏极与MP20的源极电连接；MP15、MP17和MP19的源极均与所述启动模块的第一端连接；
所述精度修调模块包括PMOS管MP21、PMOS管MP22、PMOS管MP23、PMOS管MP24、电阻R6以及多路复用器M2；MP21的漏极与MP22的源极电连接，MP23的漏极与MP24的源极电连接；MP21和MP23的源极均与所述启动模块的第一端连接；MP22和MP24的漏极均与R6的第一端电连接；R6的第二端与所述启动模块的第三端电连接；M2在数字控制信号作用下控制R6的阻值变化，M2的输出端作为参考电压输出端；
其中，通过调节R5和R4的阻值来实现VREF的高阶补偿，高阶温度补偿的具体公式为：
其中，VREF为带隙基准电路输出的参考电压，R1～R5分别为电阻R1～R5的阻值，ΔVBE，Q1为电阻R1两端电压，VBE，Q1为三极管Q1的基极电压， k为玻尔兹曼常数，T为热力学温度，q为电子电荷，T0为参考温度；
所述三极管Q1的基极电压VBE，Q1的计算公式为：
其中，VBGO为三极管Q1的带隙电压，VBEO为在参考温度T0时三极管Q1的发射结电压，η为与工艺相关且与温度无关的常数。
2.根据权利要求1所述的高精度BANDGAP设计方法，其特征在于：所述偏置模块包括PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5、PMOS管MP6、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5以及电阻R1；MP1、MP2、MP3和MP4的源极与所述启动模块的第一端电连接；MP1的漏极和栅极、MP2的栅极均与R1的第一端电连接；MP2的漏极与MN1的漏极和栅极、MN2的栅极、MN3和MN4的栅极电连接；MN1的源极与MN3的漏极电连接，MN2的源极与MN4的漏极电连接；MN2的漏极与MP5的漏极电连接；MP5的源极与MP3的漏极电连接，MP6的源极与MP4的漏极电连接；MP3、MP4、MP5和MP6的栅极，MP6的漏极，以及MN5的漏极和栅极均与所述启动模块的第二端电连接；所述R1的第二端，MN3、MN4和MN5的源极均与所述启动模块的第三端电连接。
3.根据权利要求1所述的高精度BANDGAP设计方法，其特征在于：所述启动模块包括PMOS管MP7、PMOS管MP8以及NMOS管MN6；所述MP7的源极作为启动模块的第一端，MN6的栅极作为启动模块的第二端，MN6的源极作为启动模块的第三端；MP7的栅极与MP8的源极电连接；MP7的漏极和MP8的栅极均与MN6的漏极电连接；MP8的漏极与所述第一运放模块电连接。
4.根据权利要求1所述的高精度BANDGAP设计方法，其特征在于：所述第一运放模块包括PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12、运算放大器A1、三极管Q1、三极管Q2以及电阻R2；MP9和MP10的源极均与所述启动模块的第一端电连接，MP9和MP10的栅极均通过电容C1与所述启动模块的第一端电连接；MP9和MP10的栅极还与运算放大器A1的输出端电连接；MP9的漏极与MP11的源极电连接，MP10的漏极与MP12的源极电连接，MP11的栅极与MP12的栅极电连接；MP11的漏极与运算放大器A1的负向输入端、Q1的集电极以及所述启动模块中MP8的漏极电连接；MP12的漏极与运算放大器A1的正向输入端、R2的第一端以及运算放大器A2的负向输入端电连接；R2的第二端与Q2的集电极电连接；Q1和Q2的基极、Q1和Q2的发射极均与所述启动模块的第三端电连接；
所述第二运放模块包括PMOS管MP13、PMOS管MP14、运算放大器A2以及电阻R3；所述运算放大器A2的输出端、MP13的栅极均通过电容C2与所述启动模块的第一端电连接，MP13的源极与所述启动模块的第一端电连接；MP13的漏极与MP14的源极电连接；MP14的漏极与R3的第一端电连接，R3的第二端与所述启动模块的第三端电连接；运算放大器A2的正向输入端与所述核心模块中多路复用器M1的输出端电连接。
5.根据权利要求4所述的高精度BANDGAP设计方法，其特征在于：所述运算放大器A1和运算放大器A2均包括PMOS管MP25、PMOS管MP26、PMOS管MP27、PMOS管MP28、PMOS管MP29、PMOS管MP30、PMOS管MP31、NMOS管MN7、NMOS管MN8、NMOS管MN9以及NMOS管MN10；MP31、MP25和MP26的源极电连接后作为运算放大器的VDD端；MP31的漏极与MP29和MP30的源极电连接，MP29的栅极作为运算放大器的正向输入端，MP30的栅极作为运算放大器的负向输入端；MP29的漏极与MN7的源极、MN9的漏极电连接；MP30的漏极与MN8的源极、MN10的漏极电连接；MN7的栅极与MN8的栅极电连接，MN9的栅极与MN10的栅极电连接，MN9的源极和MN10的源极电连接后作为运算放大器的VSS端；MN7的漏极与MP27的漏极、MP25和MP26的栅极电连接；MN8的漏极与MP28的漏极电连接后作为运算放大器的输出端；MP27的栅极与MP28的栅极电连接；MP25的栅极与MP26的栅极通过电容C3与VDD端电连接。
6.根据权利要求5所述的高精度BANDGAP设计方法，其特征在于：所述运算放大器为折叠式共源共栅结构，MP29与MP30组成差分对，MP25、MP26、MN9与MN10组成电流镜，MP27、MP28、MN7与MN8为共栅管。
7.根据权利要求1～5中任一项所述的高精度BANDGAP设计方法，其特征在于：
所述温度系数修调模块包括多路复用器M1，M1在数字控制信号作用下控制R3的阻值变化。
8.根据权利要求7所述的高精度BANDGAP设计方法，其特征在于：所述多路复用器M1和M2均采用型号为74HC157的多路复用器。
CN202111032761.1A 2021-09-03 2021-09-03 一种高精度bandgap设计方法 Active CN113721696B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111032761.1A CN113721696B (zh) 2021-09-03 2021-09-03 一种高精度bandgap设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111032761.1A CN113721696B (zh) 2021-09-03 2021-09-03 一种高精度bandgap设计方法

Publications (2)

Publication Number Publication Date
CN113721696A CN113721696A (zh) 2021-11-30
CN113721696B true CN113721696B (zh) 2023-09-08

Family

ID=78681518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111032761.1A Active CN113721696B (zh) 2021-09-03 2021-09-03 一种高精度bandgap设计方法

Country Status (1)

Country Link
CN (1) CN113721696B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114326910B (zh) * 2021-12-30 2022-09-20 西安电子科技大学 一种带隙基准电压产生电路

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950191A (zh) * 2010-09-16 2011-01-19 电子科技大学 一种具有高阶温度补偿电路的电压基准源
WO2015143733A1 (zh) * 2014-03-28 2015-10-01 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
CN205942498U (zh) * 2016-08-18 2017-02-08 成都信息工程大学 一种输出电压可调的带隙基准电压源
CN106708150A (zh) * 2016-12-21 2017-05-24 北京时代民芯科技有限公司 一种分段多阶补偿的高精度电压及电流基准电路
CN107045370A (zh) * 2017-06-20 2017-08-15 上海灿瑞科技股份有限公司 一种具有高阶温度补偿的带隙基准电压源电路
CN208335046U (zh) * 2018-07-10 2019-01-04 成都信息工程大学 一种平滑温度补偿带隙基准源电路
CN109254612A (zh) * 2018-09-13 2019-01-22 重庆邮电大学 一种高阶温度补偿的带隙基准电路
CN109491434A (zh) * 2018-12-27 2019-03-19 复旦大学 应用于5g毫米波基站的cmos集成电路带隙基准源
CN109725672A (zh) * 2018-09-05 2019-05-07 南京浣轩半导体有限公司 一种带隙基准电路及高阶温度补偿方法
CN110362144A (zh) * 2019-08-16 2019-10-22 电子科技大学 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN112731998A (zh) * 2020-12-01 2021-04-30 江苏信息职业技术学院 基于mosfet的ztc工作点的电压基准电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10671109B2 (en) * 2018-06-27 2020-06-02 Vidatronic Inc. Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101950191A (zh) * 2010-09-16 2011-01-19 电子科技大学 一种具有高阶温度补偿电路的电压基准源
WO2015143733A1 (zh) * 2014-03-28 2015-10-01 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
CN205942498U (zh) * 2016-08-18 2017-02-08 成都信息工程大学 一种输出电压可调的带隙基准电压源
CN106708150A (zh) * 2016-12-21 2017-05-24 北京时代民芯科技有限公司 一种分段多阶补偿的高精度电压及电流基准电路
CN107045370A (zh) * 2017-06-20 2017-08-15 上海灿瑞科技股份有限公司 一种具有高阶温度补偿的带隙基准电压源电路
CN208335046U (zh) * 2018-07-10 2019-01-04 成都信息工程大学 一种平滑温度补偿带隙基准源电路
CN109725672A (zh) * 2018-09-05 2019-05-07 南京浣轩半导体有限公司 一种带隙基准电路及高阶温度补偿方法
CN109254612A (zh) * 2018-09-13 2019-01-22 重庆邮电大学 一种高阶温度补偿的带隙基准电路
CN109491434A (zh) * 2018-12-27 2019-03-19 复旦大学 应用于5g毫米波基站的cmos集成电路带隙基准源
CN110362144A (zh) * 2019-08-16 2019-10-22 电子科技大学 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN112731998A (zh) * 2020-12-01 2021-04-30 江苏信息职业技术学院 基于mosfet的ztc工作点的电压基准电路

Also Published As

Publication number Publication date
CN113721696A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
CN111240394B (zh) 带预稳压结构的无运放带隙基准电路
CN109947169B (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
WO2016015523A1 (zh) 一种具有低失调电压高psrr的带隙基准源
JP4463112B2 (ja) 高電源電圧除去比（ｐｓｒｒ）を有し曲線補正されたバンドギャップ型電圧基準回路
CN103412605B (zh) 高阶温度补偿无电阻带隙基准电压源
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
CN114840049A (zh) 一种二阶曲率补偿的带隙基准电路
WO2021248267A1 (zh) 一种高电源纹波抑制的电压基准电路
CN115437446B (zh) 一种高精度曲率补偿带隙基准电路
CN113721696B (zh) 一种高精度bandgap设计方法
CN114690831A (zh) 一种电流自偏置的串联cmos带隙基准源
CN104977968B (zh) 一种高阶温度补偿的带隙基准电路
CN116382402B (zh) 带隙基准电压产生电路和集成电路
CN112596576A (zh) 带隙基准电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN215867617U (zh) 一种高精度带隙基准电路
CN110262622B (zh) 一种具有快速启动和高psrr的带隙基准源
CN114740938B (zh) 应用于Sigma-Delta ADC的基准电路及基准电压器
CN112256078B (zh) 一种正温系数电流源和一种零温度系数电流源
Zhang et al. High precision low power CMOS bandgap for RFID
CN215729467U (zh) 一种应用于多种电压的偏置电路结构
CN118276633B (zh) 一种自带工艺误差补偿的电压跟随器及方法
CN114675704B (zh) 基于全mosfet管低温漂、自校准的带隙基准电路系统
CN116225135B (zh) 一种低压差线性稳压器
CN111625041A (zh) 一种消除失调电压影响的带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant