CN208335046U - 一种平滑温度补偿带隙基准源电路 - Google Patents
一种平滑温度补偿带隙基准源电路 Download PDFInfo
- Publication number
- CN208335046U CN208335046U CN201821092691.2U CN201821092691U CN208335046U CN 208335046 U CN208335046 U CN 208335046U CN 201821092691 U CN201821092691 U CN 201821092691U CN 208335046 U CN208335046 U CN 208335046U
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- tube
- drain electrode
- nmos tube
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
一种平滑温度补偿带隙基准源电路,属于模拟集成电路技术领域。包括启动模块、偏置模块、高阶补偿模块和带隙基准核心模块,启动模块用于在电路初始化阶段使带隙基准源电路脱离零状态,并在带隙基准源电路正常工作后关断;偏置模块用于为高阶补偿模块和带隙基准核心模块产生第一偏置电压和第二偏置电压;带隙基准核心模块用来产生基准电压,高阶补偿模块用于产生高阶的补偿电流来提高基准电压的温度特性。本实用新型提出的带隙基准源在整个温度范围内实现了连续温度补偿,减小了基准电压在整个温度范围的温度漂移,实现了在整个温度范围的高阶补偿,从而使得基准电压在很宽的温度范围内具有高精度。
Description
技术领域
本实用新型属于模拟集成电路技术领域,具体涉及一种平滑温度补偿带隙基准源电路。
背景技术
电压基准源是所有电子系统中非常重要的一个模块,其特征直接关系到系统的安全可靠性和性能指标,因此高精度电压基准源在众多应用中扮演着重要的角色,其覆盖纯模拟电路、混合数字电路和纯数字电路,譬如A/D转换器、DRAMs、电源转换和闪存等电路。
对于DC-DC变换器而言,电压基准源的性能将直接关系到变换器输出的精度和稳定性,因此对于高性能变换器的设计而言尤为重要。随着对基准电压精度要求越来越高,传统的一阶温度补偿基准源已不能满足应用需求。
实用新型内容
针对上述传统观温度补偿基准源在精度和稳定性方面的不足之处,本实用新型提出一种平滑温度补偿带隙基准源电路,采用平滑温度补偿策略,提出的高阶补偿模块可以在整个温度范围内实现连续温度补偿,减小了输出电压在整个温度范围的温度漂移,实现了在整个温度范围的高阶补偿,从而使得基准电压在很宽的温度范围内具有高精度。
本实用新型的技术方案为:
一种平滑温度补偿带隙基准源电路,包括启动模块和偏置模块,所述启动模块用于在电路初始化阶段使所述带隙基准源电路脱离零状态,并在所述带隙基准源电路正常工作后关断;所述偏置模块用于产生第一偏置电压V1和第二偏置电压V2;所述带隙基准源电路还包括高阶补偿模块和带隙基准核心模块;
所述带隙基准核心模块包括第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第一NPN型三极管Q1、第二NPN型三极管Q2、第三NPN型三极管Q3、第一PNP型三极管QP1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10,
第一PMOS管MP1的栅极连接第三PMOS管MP3、第五PMOS管MP5、第七PMOS管MP7和第九PMOS管MP9的栅极并连接所述第一偏置电压V1,其漏极连接第二PMOS管MP2的源极,其源极连接第三PMOS管MP3、第五PMOS管MP5、第七PMOS管MP7和第九PMOS管MP9的源极并连接电源电压VCC;
第二PMOS管MP2的栅极连接第四PMOS管MP4、第六PMOS管MP6、第八PMOS管MP8和第十PMOS管MP10的栅极并连接所述第二偏置电压V2,其漏极连接第一NMOS管MN1的栅极和漏极以及第四NMOS管MN4和第六NMOS管MN6的栅极;
第四PMOS管MP4的源极连接第三PMOS管MP3的漏极,其漏极连接第三NMOS管MN3的栅极以及第二NMOS管MN2的栅极和漏极并通过第一电容C1后接地GND;
第三NMOS管MN3的源极连接第三NPN型三极管Q3的发射极、第一PNP型三极管QP1的集电极以及第一NMOS管MN1、第二NMOS管MN2、第五NMOS管MN5和第七NMOS管MN7的源极并接地GND,其漏极连接第一NPN型三极管Q1和第二NPN型三极管Q2的发射极;
第二三极管Q2的基极连接第十PMOS管MP10的漏极和第一PNP型三极管QP1的发射极并作为所述带隙基准源电路的输出端输出基准电压VREF,其集电极连接第七PMOS管MP7的漏极和第八PMOS管MP8的源极;
第一电阻R1和第二电阻R2串联并接在所述带隙基准源电路的输出端和第三NPN型三极管的集电极之间,其串联点连接第一NPN型三极管Q1的基极和所述高阶补偿模块的输出端,第一NPN型三极管Q1的基极连接其集电极;
第六PMOS管MP6的源极连接第一NPN型三极管Q1的集电极和第五PMOS管MP5的漏极,其漏极连接第四NMOS管MN4的漏极、第五NMOS管MN5和第七NMOS管MN7的栅极;
第四NMOS管MN4的源极连接第五NMOS管MN5的漏极;第九PMOS管MP9的漏极连接第十PMOS管MP10的源极;
第六NMOS管MN6的漏极连接第八PMOS管MP8的漏极和第一PNP型三极管QP1的基极并通过第二电容C2后接地,其源极连接第七NMOS管MN7的漏极;
所述高阶补偿模块包括第三电阻R3、第四电阻R4、第四NPN型三极管Q4、第五NPN型三极管Q5、第六NPN型三极管Q6、第七NPN型三极管Q7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18和第十九PMOS管MP19,
第四NPN型三极管Q4的基极连接第十NMOS管MN10和第十一NMOS管MN11的栅极并连接所述基准电压VREF,其集电极连接第十一PMOS管MP11的栅极和漏极以及第十二PMOS管MP12的栅极,其发射极通过第三电阻R3后接地GND;
第八NMOS管MN8的栅漏短接并连接第十二PMOS管MP12的漏极和第九NMOS管MN9的栅极,其源极连接第七NPN型三极管Q7的发射极以及第九NMOS管MN9、第十二NMOS管MN12和第十三NMOS管MN13的源极并接地GND;
第十三PMOS管MP13的栅极连接所述第一偏置电压V1,其漏极连接第五NPN型三极管Q5的基极和集电极以及第六NPN型三极管Q6的基极,其源极连接第十一PMOS管MP11、第十二PMOS管MP12、第十四PMOS管MP14、第十五PMOS管MP15、第十七PMOS管MP17和第十八PMOS管MP18的源极并连接电源电压VCC;
第五NPN型三极管Q5的发射极连接第七NPN型三极管Q7的基极和集电极;
第六NPN型三极管Q6的发射极通过第四电阻R4后接地GND,其集电极连接第十四PMOS管MP14的栅极和漏极以及第十五PMOS管MP15的栅极;
第十六PMOS管MP16的栅极连接所述第二偏置电压V2,其源极连接第十五PMOS管MP15的漏极,其漏极连接第九NMOS管MN9的漏极、第十NMOS管MN10的源极、第十三NMOS管MN13的栅极以及第十二NMOS管MN12的栅极和漏极;
第十一NMOS管MN11的漏极连接第十NMOS管MN10的漏极、第十八PMOS管MP18的栅极以及第十七PMOS管MP17的栅极和漏极,其源极连接第十三NMOS管MN13的漏极;
第十九PMOS管MP19的栅极连接所述第二偏置电压V2,其源极连接第十八PMOS管MP18的漏极,其漏极作为所述高阶补偿模块的输出端输出补偿电流ICOMP。
本实用新型的有益效果是:通过电流比较方式及自动电流选择器,在低温时引入负温特性补偿电压,高温时引入正温特性补偿电压,使得该种基准电路具有更高的温度特性以及更宽的温度范围,从而满足所需求高精度温度范围较宽的基准源,提高了系统的工作性能和可靠性。
附图说明
图1为本实用新型提出的平滑温度补偿带隙基准电路的等效结构图。
图2为本实用新型提出的平滑温度补偿带隙基准的核心电路图。
图3为本实用新型提出的平滑温度补偿带隙基准的高阶补偿电路图。
具体实施方式
下面结合附图和具体的实施例对本实用新型作进一步的阐述:
如图1所示是本实用新型提出的一种具有平滑温度补偿的高精度带隙基准电路结构图,包括启动模块、偏置模块、高阶补偿模块和带隙基准核心模块,其中启动模块用于在电路初始化阶段使带隙基准源电路脱离零状态,带隙基准源电路正常工作后关断;偏置模块用于产生偏置电流,第一偏置电压V1和第二偏置电压V2为偏置电流镜像时的栅极电压;具体地工作过程为启动模块在电路初始化阶段使得偏置模块产生部分偏置电流,电路脱离零状态;当电路处于正常工作阶段时,启动模块支路关断以免影响电路正常工作;偏置模块产生的偏置电流一方面通过电流镜镜像产生第一偏置电压V1和第二偏置电压V2为整个基准电路提供偏置电压,另一方面在高阶补偿电路中产生高阶补偿电流;带隙基准核心模块用来产生基准电压VREF;高阶补偿模块产生高阶的补偿电流ICOMP来提高基准电压VREF的温度特性。下面结合具体电路详细分析本实用新型的工作过程。
如图2所示为本实用新型的带隙基准核心模块的具体电路图,偏置模块为带隙基准核心模块提供第一偏置电压V1与第二偏置电压V2,第一NPN型三极管Q1、第二NPN型三极管Q2和第三NPN型三极管Q3采用同种类型的三极管,第一NPN型三极管Q1与第二NPN型三极管Q2流过相等的电流,而其中为了得到理想带隙电压,将第一NPN型三极管Q1的发射极面积(M=8)设置为第二NPN型三极管Q2发射极面积(M=1)的8倍,由于第一NPN型三极管Q1与第二NPN型三极管Q2的发射极电压相等,使得第二NPN型三极管Q2与第一NPN型三极管Q1的基极-发射极电压的差值为△VBE,即第二NPN型三极管Q2的基极电压比第一NPN型三极管Q1的基极电压高VTln8,其中VT为热电压,在第一电阻R1上产生具有正温系数的电流,而第三NPN型三极管Q3的基极-发射极电压VBE,Q3是一个具有负温系数的电压,因此选择合适的第一电阻R1和第二电阻R2的阻值从而得到一个与温度关系很小的带隙基准源。
图2中的正反馈环路由第一电阻R1、第一NPN型三极管Q1、第六PMOS管MP6、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第六NMOS管MN6和第一PNP型三极管QP1组成,负反馈环路由第二NPN型三极管Q2、第八PMOS管MP8和第一PNP型三极管QP1组成。则正反馈增益AV,PF和负反馈增益AV,NF分别为:
Av,NF=gm,Q2RC
其中第三NPN型三极管Q3的跨导RC为运算放大器输出电阻,IC,Q3为第三NPN型三极管Q3的集电极电流,gm,Q1和gm,Q2分别是第一NPN型三极管Q1和第二NPN型三极管Q2的跨导。由于第一NPN型三极管Q1和第二NPN型三极管Q2的跨导相等,则有负反馈环的增益大于正反馈环的增益,那么整个电路系统在输出基准电压VREF偏离正常时能够通过环路调整稳定。因此整体环路增益为:
如图3所示为高阶补偿模块的具体电路图,高阶补偿电流产生部分包括第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第十九PMOS管MP19、第九NMOS管MN9、第十NMOS管MN10、第十一NMOS管MN11、第十二NMOS管MN12、第十三NMOS管MN13、第四电阻R4、第五NPN型三极管Q5、第六NPN型三极管Q6和第七NPN型三极管Q7,第四电阻R4上的压降为第其NPN型三极管Q7的基极-发射极电压VBE,Q7,由此产生具有负温特性的电流,经第十四PMOS管MP14和第十五PMOS管MP15组成的电流镜镜像后,流过第十五PMOS管MP15上电流为负温特性电流ICTAT。
而第三电阻R3上所加电压为一个基准电压VREF与第四NPN型三极管Q4的基极-发射极电压VBE,Q4的差,即正温电压,所以第三电阻R3会产生正温电流,则经过第十一PMOS管MP11和第十二PMOS管MP12以及第八NMO管MN8和第九NMOS管MN9组成的两组电流镜镜像后,流过第九NMOS管MN9上电流为正温特性电流IPTAT。
在低温时,负温电流ICTAT大于正温电流IPTAT,第十NMOS管MN10关断,第十二NMOS管MN12打开,经第十二NMOS管MN12和第十三NMOS管MN13组成的电流镜镜像,使得输出的补偿电流ICOMP与负温电流ICTAT和正温电流IPTAT之差成正比;高温时,正温电流IPTAT大于负温电流ICTAT,第十二NMOS管MN12关断,第十NMOS管MN10管MN10打开,输出的补偿电流ICOMP与正温电流IPTAT和负温电流ICTAT之差成正比。
由此可得补偿电流ICOMP表达式为:
由以上分析可以得到基准电压VREF表达式为:
VREF=Vref BGR+Vh,COMP
其中VrefBGR为传统带隙基准电压、Vh,COMP为高阶补偿电压
由高阶补偿模块的分析可以得到高阶补偿电压Vh,COMP表达式为:
其中Tr为正温和负温补偿的临界点,K1是第十二NMOS管MN12和第十三NMOS管MN13的宽长比之比,K2是第十七PMOS管MP17和第十八PMOS管MP18的宽长比之比,在T<Tr时,高阶补偿电压Vh,COMP表现为负温特性,且随着温度的升高,负温特性越来越强;在T>Tr时,高阶补偿电压Vh,COMP表现为正温特性,且随着温度的升高,正温特性越来越强。传统带隙基准电压在低温时VBE的负温特性较弱,基准电压表现为正温,在高温时三极管的基极-发射极电压VBE负温特性随着温度升高而增强,基准电压表现为负温特性。由于三极管的基极-发射极电压VBE的非线性负温特性,负温特性随着温度的升高而增加,而传统带隙基准电压的正温电压的正温性几乎不会随温度变化,因此在低温时(T<Tr)需要补偿具有负温特性电压,高温时(T>Tr)补偿具有正温特性的补偿电压,以此来得到高精度基准电压,本实用新型提出的带隙基准源,在低温时补偿具有负温特性的电压,高温时补偿具有正温特性的电压,整体过程中实现了补偿温度的自动连续转换,平滑切换不同温度特性补偿电流,避免了输出基准电压VREF跳变的影响。此外,高低温区,分别引入的正温补偿电流和负温补偿电流,可以进一步减低第三NPN型三极管Q3的基极-发射极电压VBE,Q3的温度高阶非线性的影响,从而进一步提升了整体电路的性能。
综上所述,本实用新型提出的一种平滑温度补偿带隙基准源电路,采用平滑温度补偿策略,使得补偿网络(即高阶温度补偿电路)在整个温度范围(本实用新型中为-55-125℃)内实现连续温度补偿,减小了输出的基准电压在整个温度范围的温度漂移,实现了在整个温度范围的高阶补偿,从而使得基准电压在很宽的温度范围内具有高精度。
本领域的普通技术人员可以根据本实用新型公开的这些技术启示做出各种不脱离本实用新型实质的其它各种具体变形和组合,这些变形和组合仍然在本实用新型的保护范围内。
Claims (1)
1.一种平滑温度补偿带隙基准源电路,包括启动模块和偏置模块,所述启动模块用于在电路初始化阶段使所述带隙基准源电路脱离零状态,并在所述带隙基准源电路正常工作后关断;所述偏置模块用于产生第一偏置电压(V1)和第二偏置电压(V2);
其特征在于,所述带隙基准源电路还包括高阶补偿模块和带隙基准核心模块;
所述带隙基准核心模块包括第一电阻(R1)、第二电阻(R2)、第一电容(C1)、第二电容(C2)、第一NPN型三极管(Q1)、第二NPN型三极管(Q2)、第三NPN型三极管(Q3)、第一PNP型三极管(QP1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、第九PMOS管(MP9)和第十PMOS管(MP10),
第一PMOS管(MP1)的栅极连接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的栅极并连接所述第一偏置电压(V1),其漏极连接第二PMOS管(MP2)的源极,其源极连接第三PMOS管(MP3)、第五PMOS管(MP5)、第七PMOS管(MP7)和第九PMOS管(MP9)的源极并连接电源电压(VCC);
第二PMOS管(MP2)的栅极连接第四PMOS管(MP4)、第六PMOS管(MP6)、第八PMOS管(MP8)和第十PMOS管(MP10)的栅极并连接所述第二偏置电压(V2),其漏极连接第一NMOS管(MN1)的栅极和漏极以及第四NMOS管(MN4)和第六NMOS管(MN6)的栅极;
第四PMOS管(MP4)的源极连接第三PMOS管(MP3)的漏极,其漏极连接第三NMOS管(MN3)的栅极以及第二NMOS管(MN2)的栅极和漏极并通过第一电容(C1)后接地(GND);
第三NMOS管(MN3)的源极连接第三NPN型三极管(Q3)的发射极、第一PNP型三极管(QP1)的集电极以及第一NMOS管(MN1)、第二NMOS管(MN2)、第五NMOS管(MN5)和第七NMOS管(MN7)的源极并接地(GND),其漏极连接第一NPN型三极管(Q1)和第二NPN型三极管(Q2)的发射极;
第二三极管(Q2)的基极连接第十PMOS管(MP10)的漏极和第一PNP型三极管(QP1)的发射极并作为所述带隙基准源电路的输出端输出基准电压(VREF),其集电极连接第七PMOS管(MP7)的漏极和第八PMOS管(MP8)的源极;
第一电阻(R1)和第二电阻(R2)串联并接在所述带隙基准源电路的输出端和第三NPN型三极管的集电极之间,其串联点连接第一NPN型三极管(Q1)的基极和所述高阶补偿模块的输出端,第一NPN型三极管(Q1)的基极连接其集电极;
第六PMOS管(MP6)的源极连接第一NPN型三极管(Q1)的集电极和第五PMOS管(MP5)的漏极,其漏极连接第四NMOS管(MN4)的漏极、第五NMOS管(MN5)和第七NMOS管(MN7)的栅极;
第四NMOS管(MN4)的源极连接第五NMOS管(MN5)的漏极;第九PMOS管(MP9)的漏极连接第十PMOS管(MP10)的源极;
第六NMOS管(MN6)的漏极连接第八PMOS管(MP8)的漏极和第一PNP型三极管(QP1)的基极并通过第二电容(C2)后接地,其源极连接第七NMOS管(MN7)的漏极;
所述高阶补偿模块包括第三电阻(R3)、第四电阻(R4)、第四NPN型三极管(Q4)、第五NPN型三极管(Q5)、第六NPN型三极管(Q6)、第七NPN型三极管(Q7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十三PMOS管(MP13)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十六PMOS管(MP16)、第十七PMOS管(MP17)、第十八PMOS管(MP18)和第十九PMOS管(MP19),
第四NPN型三极管(Q4)的基极连接第十NMOS管(MN10)和第十一NMOS管(MN11)的栅极并连接所述基准电压(VREF),其集电极连接第十一PMOS管(MP11)的栅极和漏极以及第十二PMOS管(MP12)的栅极,其发射极通过第三电阻(R3)后接地(GND);
第八NMOS管(MN8)的栅漏短接并连接第十二PMOS管(MP12)的漏极和第九NMOS管(MN9)的栅极,其源极连接第七NPN型三极管(Q7)的发射极以及第九NMOS管(MN9)、第十二NMOS管(MN12)和第十三NMOS管(MN13)的源极并接地(GND);
第十三PMOS管(MP13)的栅极连接所述第一偏置电压(V1),其漏极连接第五NPN型三极管(Q5)的基极和集电极以及第六NPN型三极管(Q6)的基极,其源极连接第十一PMOS管(MP11)、第十二PMOS管(MP12)、第十四PMOS管(MP14)、第十五PMOS管(MP15)、第十七PMOS管(MP17)和第十八PMOS管(MP18)的源极并连接电源电压(VCC);
第五NPN型三极管(Q5)的发射极连接第七NPN型三极管(Q7)的基极和集电极;
第六NPN型三极管(Q6)的发射极通过第四电阻(R4)后接地(GND),其集电极连接第十四PMOS管(MP14)的栅极和漏极以及第十五PMOS管(MP15)的栅极;
第十六PMOS管(MP16)的栅极连接所述第二偏置电压(V2),其源极连接第十五PMOS管(MP15)的漏极,其漏极连接第九NMOS管(MN9)的漏极、第十NMOS管(MN10)的源极、第十三NMOS管(MN13)的栅极以及第十二NMOS管(MN12)的栅极和漏极;
第十一NMOS管(MN11)的漏极连接第十NMOS管(MN10)的漏极、第十八PMOS管(MP18)的栅极以及第十七PMOS管(MP17)的栅极和漏极,其源极连接第十三NMOS管(MN13)的漏极;
第十九PMOS管(MP19)的栅极连接所述第二偏置电压(V2),其源极连接第十八PMOS管(MP18)的漏极,其漏极作为所述高阶补偿模块的输出端输出补偿电流(ICOMP)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821092691.2U CN208335046U (zh) | 2018-07-10 | 2018-07-10 | 一种平滑温度补偿带隙基准源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821092691.2U CN208335046U (zh) | 2018-07-10 | 2018-07-10 | 一种平滑温度补偿带隙基准源电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208335046U true CN208335046U (zh) | 2019-01-04 |
Family
ID=64786833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821092691.2U Withdrawn - After Issue CN208335046U (zh) | 2018-07-10 | 2018-07-10 | 一种平滑温度补偿带隙基准源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208335046U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108536210A (zh) * | 2018-07-10 | 2018-09-14 | 成都信息工程大学 | 一种平滑温度补偿带隙基准源电路 |
CN110320954A (zh) * | 2019-08-16 | 2019-10-11 | 电子科技大学 | 一种基于凹凸曲率补偿的低温漂带隙基准电路 |
CN112649657A (zh) * | 2020-11-25 | 2021-04-13 | 西南大学 | 一种欠压指示系统 |
CN113419591A (zh) * | 2021-07-23 | 2021-09-21 | 深圳英集芯科技股份有限公司 | 基于带隙集电极的漏电流补偿结构、方法、装置及设备 |
CN113721696A (zh) * | 2021-09-03 | 2021-11-30 | 广东华芯微特集成电路有限公司 | 一种高精度bandgap设计方法 |
-
2018
- 2018-07-10 CN CN201821092691.2U patent/CN208335046U/zh not_active Withdrawn - After Issue
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108536210A (zh) * | 2018-07-10 | 2018-09-14 | 成都信息工程大学 | 一种平滑温度补偿带隙基准源电路 |
CN110320954A (zh) * | 2019-08-16 | 2019-10-11 | 电子科技大学 | 一种基于凹凸曲率补偿的低温漂带隙基准电路 |
CN110320954B (zh) * | 2019-08-16 | 2020-05-01 | 电子科技大学 | 一种基于凹凸曲率补偿的低温漂带隙基准电路 |
CN112649657A (zh) * | 2020-11-25 | 2021-04-13 | 西南大学 | 一种欠压指示系统 |
CN112649657B (zh) * | 2020-11-25 | 2021-10-29 | 西南大学 | 一种欠压指示系统 |
CN113419591A (zh) * | 2021-07-23 | 2021-09-21 | 深圳英集芯科技股份有限公司 | 基于带隙集电极的漏电流补偿结构、方法、装置及设备 |
CN113721696A (zh) * | 2021-09-03 | 2021-11-30 | 广东华芯微特集成电路有限公司 | 一种高精度bandgap设计方法 |
CN113721696B (zh) * | 2021-09-03 | 2023-09-08 | 广东华芯微特集成电路有限公司 | 一种高精度bandgap设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208335046U (zh) | 一种平滑温度补偿带隙基准源电路 | |
CN107121997B (zh) | 一种具有自适应高阶补偿的高精度带隙基准源 | |
CN108958348B (zh) | 一种高电源抑制比的带隙基准源 | |
CN104238611B (zh) | 电流模带隙基准电流源 | |
CN108536210A (zh) | 一种平滑温度补偿带隙基准源电路 | |
CN108037791B (zh) | 一种无运放的带隙基准电路 | |
CN107992156B (zh) | 一种亚阈值低功耗无电阻式基准电路 | |
CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN109213254B (zh) | 一种电源管理电路及其芯片 | |
CN106168828B (zh) | 一种具有过流保护功能的供电电路 | |
CN105320199B (zh) | 一种具有高阶补偿的基准电压源 | |
CN110362144A (zh) | 基于指数补偿的低温漂高电源抑制比带隙基准电路 | |
CN102981546B (zh) | 指数补偿带隙基准电压源 | |
CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
CN101901020A (zh) | 基于高阶温度补偿的低温漂cmos带隙基准电压源 | |
CN102541133A (zh) | 一种全温度范围补偿的电压基准源 | |
CN102270008A (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
CN109101067A (zh) | 一种双电源轨的低压差线性稳压器 | |
CN106055011B (zh) | 一种自启动供电电路 | |
CN110320954A (zh) | 一种基于凹凸曲率补偿的低温漂带隙基准电路 | |
CN104133519A (zh) | 一种应用于三维存储领域的低压带隙基准产生电路 | |
CN107272817A (zh) | 一种带预调制电压不含运放的电压模带隙基准电路 | |
CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
CN208752489U (zh) | 一种电池管理芯片中的电源管理电路 | |
CN109343641A (zh) | 一种高精度的电流基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20190104 Effective date of abandoning: 20230428 |
|
AV01 | Patent right actively abandoned |
Granted publication date: 20190104 Effective date of abandoning: 20230428 |
|
AV01 | Patent right actively abandoned | ||
AV01 | Patent right actively abandoned |