CN107272817A - 一种带预调制电压不含运放的电压模带隙基准电路 - Google Patents

一种带预调制电压不含运放的电压模带隙基准电路 Download PDF

Info

Publication number
CN107272817A
CN107272817A CN201710540600.0A CN201710540600A CN107272817A CN 107272817 A CN107272817 A CN 107272817A CN 201710540600 A CN201710540600 A CN 201710540600A CN 107272817 A CN107272817 A CN 107272817A
Authority
CN
China
Prior art keywords
voltage
premodulated
circuit
band
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710540600.0A
Other languages
English (en)
Inventor
刘天涯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710540600.0A priority Critical patent/CN107272817A/zh
Publication of CN107272817A publication Critical patent/CN107272817A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明属于模拟集成电路领域，具体提出了一种带预调制电压不含运放的电压模带隙基准电路。该电路包括预调制电压产生电路、带隙基准电路、负反馈环路。本发明通过产生预调制电压，使得产生基准的电路能工作于一个相对稳定的次级预调制电源电压VDD下，从而获得更好的电源抑制性能；在带隙基准产生部分，本发明既未使用传统结构中的自偏置电流镜或差分运放，也无须启动电路；为了稳定输出电压的稳定性，引入负反馈环路并进行相应补偿；本发明在保证带隙基准的输出精度、低温飘、良好电源噪声抑制等特性的情况下，对电路复杂度和设计所需面积成本进行了优化。与传统的带隙基准相比，该发明使得电路的设计更加精简，且节约了更多的面积。

Description

一种带预调制电压不含运放的电压模带隙基准电路
技术领域
本发明属于模拟集成电路技术领域，尤其涉及一种电源抑制性能良好、低温飘的带隙基准电路。
背景技术
在当今的集成电路设计中，基准电压源是模拟IC中的一个关键模块，可应用于各类的电源管理芯片、AD/DA转换器等电路中，为电路中各部分提供参考电压。基准电路为保证精确性，要尽量减少对工艺参数和温度等因素的影响，因此，基准电路对低温飘和电源抑制等因素有较高的要求。
在模拟电路中，电源电压的变化常常对电路的工作状态或输出电压造成较大影响，使输出的模拟量无法维持在一个精确的范围内。同时，同一个电路，在不同的工作温度下，由于电路中各个电子器件的性质有相应差异，温度的变化也会对电路输出的模拟量的精确度造成影响。为了使温度变化对电路特性的影响尽可能小，输出电压常采用正温系数和负温系数相补偿的带隙基准电路，得到一个低温飘的输出量。常规的带隙基准中，为了保证产生正温系数的两条支路的偏置电流相等，需要使用运算放大器来钳位两端电压相等，或者使用自偏置电流镜来达到此目的，但前者涉及到一定性能的运算放大器，会占用额外面积且设计复杂度增加，后者使用自偏置电流镜，限制了输出摆幅，且需要设计启动电路，在电路的复杂度方面仍存在一定的劣势。
发明内容
本发明解决的问题，就是针对常规带隙基准受电源变化影响大、所占面积大等一系列问题，提供一种电源抑制性能良好、低温飘、无须运放且面积合理的带隙基准电路。
为了解决上述问题，本发明采用如下技术方案：
一种电源抑制性能良好、低温飘的带隙基准电路，包括预调制电压产生电路、带隙基准电路、负反馈环路；
所述的预调制电压产生电路1，其特征在于，所述电路部分包含偏置电流产生部分3和低温飘的预调制电压产生部分4；偏置电流产生部分3包含一个二极管链接形式的MOS管MP1和电阻R1，MP1的源端与电源输入电压VIN相连，MP1的漏端与电阻R1的一端相连，R1的另一端接地；低温飘的预调制电压产生部分4包含一个PMOS管MP2和NMOS管MN1，电容C1，NPN管QN1、QN2、QN3、QN4，电阻R1、R2、R3；MP2栅端与MP1栅端相连，其漏端与MN1栅端相连，MP2源端接电源电压VIN；QN1的集电极与MP2漏端相连，QN1基极与QN2基极相连，QN2的基极与集电极短接，QN2集电极与R2一端相连，R2的另一端与MN1的源端相连，MN1的漏端接电源电压VIN；QN1的发射极与QN3的集电极相连，QN2的发射极与QN4的集电极相连，QN4的基极与QN1发射极相连，QN3的基极与QN2的发射极相连，QN3的发射极接地，QN4的发射极与R3一端相连，R3的另一端接地；MN1的源端输出预调制电压VDD；
所述的带隙基准电路2，其特征在于，所述部分包含一对电流镜Ibias1和Ibias2，带隙电路和带修调的电阻；电流镜Ibias1和Ibias2的电流大小相等，Ibias1的上端接预调制电压VDD，下端接QN5的集电极，QN5的发射极接R4的一端，R4的另一端接地；Ibias2的上端接预调制电压VDD，下端接QN6的集电极，QN6的发射极接R9的一端，R9的另一端接QN9的集电极，QN9的发射极接地；QN5的基极与QN6的基极相连，QN9的基极与QN8的集电极相连，QN8的发射极与电阻R8的一端相连，R8的另一端接地，QN8的集电极还与R7的下端相连；QN7的集电极与QN8的基极相连，同时连接到R6的一端，R6的另一端与R5的一端相连，QN7的基极与R5、R6的连接点相连；R5与R7的上端相连，且连接到QN5、QN6的基极；电容C2两端分别连接于QN9的基极和QN6的集电极；
所述负反馈环路，其特征在于，包含一个采样网络分压部分，前馈放大级5，由2个源随器构成的缓冲级6；采样网络分压部分由R12、R7、QN8和R8构成；前馈放大级的输出为QN6的集电极；缓冲级由NMOS源随器MN2和PMOS源随器MP5以及偏置部分MP3、MP4、R11构成；MN2的栅极连QN6的集电极，MN2的漏端接预调制电压VDD，源端接R10的一端，R10的另一端接地；MN2的源端接MP5的栅端，MP5的栅端接MN2的源端，MP5的漏端接地，MP5的源端接MP4的漏端，MP4的栅端与MP3的栅端相连，源端接预调制电压VDD；MP3栅漏短接，源端接预调制电压VDD，漏端接电阻R11的一端，R11的另一端接地；，MP5的源端与R12一端相连，R12的另一端与R7、R5相连，R12为可通过修调调整的电阻；MP5的源端即为输出基准电压VREF。
本发明的益处在于，通过产生预调制电压，使得产生基准的电路能工作于一个相对稳定的次级预调制电源电压VDD下，从而获得更好的电源抑制性能；在带隙基准产生部分，本发明既未使用传统结构中的自偏置电流镜或差分运放，也无须启动电路；为了稳定输出电压的稳定性，引入负反馈环路并进行相应补偿；本发明在保证带隙基准的输出精度、低温飘、电源抑制良好等特性的情况下，对电路复杂度和设计所需面积成本进行了优化。
附图说明
图1是实现本发明的系统原理架构图；
图2是该发明中预调制电压产生电路原理图；
图3是该发明中带隙基准产生电路与负反馈环路的电路原理图；
图4是该发明中负反馈环路的结构框架图；
具体实施方式
下面结合附图，给出本发明的最佳实施例，并给予详细的描述。
图1所示为实现本发明的系统原理架构图，包含：预调制电压产生电路1、带隙基准电路2。
整个系统电路的输入电压源为VIN，该电压可能会随着应用情况的改变而改变，且该电源可能含有电源噪声，会对电路的精度造成影响。经过预调制电路部分，得到的后续电路的次级电源电压VDD，是一个相对低温飘且具有一定电源抑制能力的电压源，可为后续的带隙基准电路供电。
图2是预调制电压产生部分的具体电路图。二极管连接形式的MOS管MN1和电阻R1共同作用为整个电路提供了原始的偏置电流，该电流经MP2镜像至其所在支路。QN1、QN2、QN3的发射结面积相同，QN4的发射结面积为QN3的N1倍，由于QN1和QN2发射结面积相同，其发射极电流也大致相等，交叉耦合的QN3和QN4能保证它们偏置状态大致相同，且形成了一条从QN2的基极到地的PN结通路，即：
Vbe2+Vbe3＝Vbe1+Vbe4+I0·R3····································································(1)
Vbe表示对应NPN管的基极-发射极结电压，Vbe1＝Vbe2，I0为流经R3所在支路的电流；
由(1)式可推得该电流为PTAT电流。
因此，VDD的电压为：
由式(2)可见，VDD电压由一个正温系数项和负温系数项相加，所以通过电阻R2、R3比例与QN3、QN4发射结面积比例的调节，可使VDD达到一个相对较低的温飘系数；
当电源电压有一个上升趋势的变化，原本经过MN1使VDD也跟着上升，但电源的该上升趋势使MP1的栅极电压上升，从而MP2的栅压也获得一个上升的电压，该上升的电压经过共源级MP2和源随器MN1到达VDD，经历了一次反相，可抑制VDD的上升趋势；同时，电容C1能滤去部分电源高频噪声。因此，VDD电压能在一定程度上抑制电源电压的变化带来的影响。
图3是该发明中带隙基准产生电路与负反馈环路的电路原理图。电流镜Ibias1与Ibias2为共栅共源型的电流镜，镜像比例1:1，保证QN5和QN6的集电极电流相等；QN5、QN6、QN7、QN9的发射极面积相等，QN8的发射极面积为QN7的N2倍；电阻R4、R5、R7的电阻值相等，电阻R6、R8的电阻相等；
由QN5为起点，经QN5-R4、R5-QN7、R7-QN9三条支路到地，可列电压方程组：
Vbe5+Ibias1·R4＝IQ7·R5+Vbe7······································································(3)
Vbe5+Ibias1·R4＝IR7·R7+Vbe9·····································································(4)
忽略基极电流，IQ7为QN7集电极电流，IR7为流经R7的电流，R4＝R5＝R7；
由式(3)可得：可解得Ibias1＝IQ7；
由对于QN5和QN9，由于其发射极面积相同，IS5＝IS9，且Ic5＝Ibias1＝Ibias2＝Ic9；代入式(4)，可得IR7＝Ibias1＝IQ7，所以QN7和QN8的集电极电流相等。
由R5与R6的连接点到地，可得电压方程：
Vbe7＝Ibias1·R6+Vbe8+Ibias1·R8＝Vbe8+2Ibias1·R8················································(5)
由式(5)可得：可见Ibias1为PTAT电流；
带隙基准电压VREF由一个正温系数项与负温系数项相加，通过对R12、R5、R8电阻值的调节，可达到一个很低的温飘系数。
图4是该发明中负反馈环路的结构框架图；A1为图3中共射极QN9形成的增益级，A2为共射级QN6形成的增益级，C3是为保证环路稳定性的密勒补偿电容；Vin为从输出电压反馈网络中获得电压，这里作为前馈增益级的小信号输入，kVin同样为从输出电压反馈网络中获得电压，与Vin存在一个由反馈网络决定的系数k的倍数关系；Vin对应图3中QN9的基极，kVin对应图3中的QN6基极；Vo为前馈增益级的小信号输出电压，对应图3中MN2栅极；N-buffer与P-buffer为由源随器MN2和源随器MP5构成的缓冲级；VREF与Vo同相，仅有直流电平的差异。
由kVin和Vin至Vo的信号通路，可列方程：Vo＝A2·(k·Vin-A1·Vin)；经补偿提升环路稳定性后，负反馈环路使得该带隙基准输出电压更加精确稳定。
综上所述，本发明通过预调制电压部分，提高了带隙基准的电源噪声抑制能力，并为带隙基准产生部分提供一个相对低温飘的预调制电压；负反馈环路提高了电路的稳定性与输出电压的精度；带隙基准产生部分通过对电阻比例的设计，在产生低温飘输出电压的同时，未使用运放和自偏置电流镜，无须启动电路，对电路复杂度和设计所需面积成本进行了优化。
以上对本发明的其中一种实施方式做了详细说明，但仅仅是本发明的较佳实施实例而已。本发明并不限于上述实施方式，在本技术领域技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出许多可能的变动和修饰，或修改为等同变化的等效实施事例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (4)

1.一种带预调制电压不含运放的电压模带隙基准电路，其特征在于，包含：预调制电压产生电路、带隙基准电路、负反馈环路；所述预调制电压产生电路部分，包含偏置电流产生部分和低温飘的预调制电压产生部分；所述带隙基准电路包括一对电流镜，用于产生低温飘系数的带隙电路和带修调的电阻；所述负反馈环路，包含采样网络分压部分，作前馈放大级的NPN管，密勒补偿电容，两个源随器构成的缓冲级。
2.根据权利要求1所述的预调制电压产生电路1，其特征在于，所述电路部分包含偏置电流产生部分3和低温飘的预调制电压产生部分4；偏置电流产生部分3包含一个二极管链接形式的MOS管MP1和电阻R1，MP1的源端与电源输入电压VIN相连，MP1的漏端与电阻R1的一端相连，R1的另一端接地；低温飘的预调制电压产生部分4包含一个PMOS管MP2和NMOS管MN1，电容C1，NPN管QN1、QN2、QN3、QN4，电阻R1、R2、R3；MP2栅端与MP1栅端相连，其漏端与MN1栅端相连，MP2源端接电源电压VIN；QN1的集电极与MP2漏端相连，QN1基极与QN2基极相连，QN2的基极与集电极短接，QN2集电极与R2一端相连，R2的另一端与MN1的源端相连，MN1的漏端接电源电压VIN；QN1的发射极与QN3的集电极相连，QN2的发射极与QN4的集电极相连，QN4的基极与QN1发射极相连，QN3的基极与QN2的发射极相连，QN3的发射极接地，QN4的发射极与R3一端相连，R3的另一端接地；MN1的源端输出预调制电压VDD。
3.根据权利要求1所述的带隙基准电路2，其特征在于，所述部分包含一对电流镜Ibias1和Ibias2，带隙电路和带修调的电阻；电流镜Ibias1和Ibias2的电流大小相等，Ibias1的上端接预调制电压VDD，下端接QN5的集电极，QN5的发射极接R4的一端，R4的另一端接地；Ibias2的上端接预调制电压VDD，下端接QN6的集电极，QN6的发射极接R9的一端，R9的另一端接QN9的集电极，QN9的发射极接地；QN5的基极与QN6的基极相连，QN9的基极与QN8的集电极相连，QN8的发射极与电阻R8的一端相连，R8的另一端接地，QN8的集电极还与R7的下端相连；QN7的集电极与QN8的基极相连，同时连接到R6的一端，R6的另一端与R5的一端相连，QN7的基极与R5、R6的连接点相连；R5与R7的上端相连，且连接到QN5、QN6的基极；电容C2两端分别连接于QN9的基极和QN6的集电极。
4.根据权利要求1所述负反馈环路，其特征在于，包含一个采样网络分压部分，前馈放大级5，由2个源随器构成的缓冲级6；采样网络分压部分由R12、R7、QN8和R8构成；前馈放大级的输出为QN6的集电极；缓冲级由NMOS源随器MN2和PMOS源随器MP5以及偏置部分MP3、MP4、R11构成；MN2的栅极连QN6的集电极，MN2的漏端接预调制电压VDD，源端接R10的一端，R10的另一端接地；MN2的源端接MP5的栅端，MP5的栅端接MN2的源端，MP5的漏端接地，MP5的源端接MP4的漏端，MP4的栅端与MP3的栅端相连，源端接预调制电压VDD；MP3栅漏短接，源端接预调制电压VDD，漏端接电阻R11的一端，R11的另一端接地；，MP5的源端与R12一端相连，R12的另一端与R7、R5相连，R12为可通过修调调整的电阻；MP5的源端即为输出基准电压VREF。
CN201710540600.0A 2017-07-05 2017-07-05 一种带预调制电压不含运放的电压模带隙基准电路 Pending CN107272817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710540600.0A CN107272817A (zh) 2017-07-05 2017-07-05 一种带预调制电压不含运放的电压模带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710540600.0A CN107272817A (zh) 2017-07-05 2017-07-05 一种带预调制电压不含运放的电压模带隙基准电路

Publications (1)

Publication Number Publication Date
CN107272817A true CN107272817A (zh) 2017-10-20

Family

ID=60069974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710540600.0A Pending CN107272817A (zh) 2017-07-05 2017-07-05 一种带预调制电压不含运放的电压模带隙基准电路

Country Status (1)

Country Link
CN (1) CN107272817A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741614A (zh) * 2021-09-27 2021-12-03 电子科技大学 一种正温电流产生电路
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114035640A (zh) * 2021-11-01 2022-02-11 重庆吉芯科技有限公司 基准电压电路及其设计方法
CN114924604A (zh) * 2022-03-29 2022-08-19 南方科技大学 一种电压基准电路、电源及电子设备
CN115437454A (zh) * 2022-09-20 2022-12-06 圣邦微电子（北京）股份有限公司 电流镜电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741614A (zh) * 2021-09-27 2021-12-03 电子科技大学 一种正温电流产生电路
CN113741614B (zh) * 2021-09-27 2022-05-24 电子科技大学 一种正温电流产生电路
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114020085B (zh) * 2021-10-18 2023-10-27 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114035640A (zh) * 2021-11-01 2022-02-11 重庆吉芯科技有限公司 基准电压电路及其设计方法
CN114924604A (zh) * 2022-03-29 2022-08-19 南方科技大学 一种电压基准电路、电源及电子设备
CN115437454A (zh) * 2022-09-20 2022-12-06 圣邦微电子（北京）股份有限公司 电流镜电路
CN115437454B (zh) * 2022-09-20 2024-06-18 圣邦微电子（北京）股份有限公司 电流镜电路

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN107272817A (zh) 一种带预调制电压不含运放的电压模带隙基准电路
CN107045370B (zh) 一种具有高阶温度补偿的带隙基准电压源电路
CN109947169B (zh) 一种具有预稳压结构的高电源抑制比带隙基准电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN109725672A (zh) 一种带隙基准电路及高阶温度补偿方法
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN110320954B (zh) 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN102279617B (zh) 一种无电阻cmos电压基准源
CN104111688B (zh) 一种具有温度监测功能的BiCMOS无运放带隙电压基准源
CN112859996B (zh) 一种低压高精度带隙基准电路
CN100428105C (zh) 1v电源非线性纠正的高温度稳定性基准电压源
CN201936216U (zh) 一种宽输入电压高电源抑制比基准电压源
WO2023097857A1 (zh) 带隙基准电压电路及带隙基准电压的补偿方法
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
CN112230703A (zh) 一种基于钳位技术的高精度带隙基准电流源
CN104133519A (zh) 一种应用于三维存储领域的低压带隙基准产生电路
CN114840049A (zh) 一种二阶曲率补偿的带隙基准电路
CN109976437B (zh) 双极npn型带隙基准电压电路
CN102354251A (zh) 带隙基准电压电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN104977963A (zh) 一种无运放低功耗高电源抑制比的带隙基准电路
KR20190049551A (ko) 밴드갭 레퍼런스 회로
CN104753481A (zh) 差动运算放大器以及带隙参考电压产生电路
CN109491433A (zh) 一种适用于图像传感器的基准电压源电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171020