CN114020085B - 一种多路输出的基准电压产生电路 - Google Patents
一种多路输出的基准电压产生电路 Download PDFInfo
- Publication number
- CN114020085B CN114020085B CN202111209557.2A CN202111209557A CN114020085B CN 114020085 B CN114020085 B CN 114020085B CN 202111209557 A CN202111209557 A CN 202111209557A CN 114020085 B CN114020085 B CN 114020085B
- Authority
- CN
- China
- Prior art keywords
- bias
- tube
- bipolar transistor
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000006641 stabilisation Effects 0.000 claims 1
- 238000011105 stabilization Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种多路输出的基准电压产生电路，包括带隙电路、偏置补偿电路、调整管PM3和电阻串分压网络，偏置补偿电路的输入端输入偏置电流Ibias，偏置补偿电路用于根据输入的偏置电流Ibias产生偏置电路电压VB，使带隙电路的MOS管工作在饱和区，偏置补偿电路的输出端与带隙电路的控制端连接，带隙电路的输入端与供电电源连接，带隙电路的输出端连接第一输出端口和电阻串分压网络；本发明调整管的负载能力强，阻性负载不影响VREF1的电压，经串联电阻串网络分压可以得到任何想要的参考电压，同时可根据最大负载大小合理设定调整管的尺寸，VREF1节点可以提供低压差稳压输出，给其他电路提供电源，芯片内部可以节省一个低压差稳压电源，有效降低电路成本。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种多路输出的基准电压产生电路。
背景技术
模拟集成电路中经常用到的基准电压通常由带隙基准电路提供，普通的带隙基准电路只能提供一个基准电压，但事实上同一颗芯片里可能需要多个基准电压。传统的做法是，采用多个带隙基准电压电路分别产生所需的基准电压，这使得电路结构复杂化，面积和功耗将显著增加。另一种经常采用的方式是先产生基准电流，该基准电流在不同阻值的电阻上生成所需的各种基准电压；这种方式镜像电流的偏差和电阻绝对值的偏差会造成生成的带隙电压产生偏差。而且这些带隙基准电路往往需要高增益、高电源抑制比的运算放大器，因而需要额外的功耗和面积，不适合微功耗应用。
例如，中国专利CN201210013734.4公开了一种用于提供低噪声带隙基准电压源的电路。提供多路低噪声带隙基准电压源，并且通过增加快速启动电路使整个电路启动速度快；但依然采用多个带隙基准电压电路分别产生所需的基准电压，电路较为复杂。
发明内容
本发明主要解决现有的技术中多路输出的基准电压产生电路结构较为复杂的问题；提供一种多路输出的基准电压产生电路。
本发明的上述技术问题主要是通过下述技术方案得以解决的：一种多路输出的基准电压产生电路，包括带隙电路、偏置补偿电路、调整管PM3和电阻串分压网络，所述偏置补偿电路的输入端输入偏置电流Ibias，所述偏置补偿电路用于根据输入的偏置电流Ibias产生偏置电路电压VB，使带隙电路的MOS管工作在饱和区，所述偏置补偿电路的输出端与带隙电路的控制端连接，所述带隙电路的输入端与供电电源连接，所述带隙电路的输出端连接第一输出端口和电阻串分压网络，所述电阻串分压网络与第二输出端口连接，第二输出端口输出多个基准电压，所述调整管PM3的输入端与供电电源连接，所述调整管PM3的输出端与第一输出端口连接，所述调整管PM3使得第一输出端口进行低压差稳压输出。通过单个带隙电路产生一个稳定的低压差稳压输出以及多个基准电压信号，电路结构简单，不需要高增益、高电源抑制比的运算放大器，降低电路成本，适合微功耗应用。
作为优选，所述的带隙电路包括第一双极晶体管Q1、第二双极晶体管Q2、第一电阻R1、第二电阻R2、第一偏置管NM1、第二偏置管NM2、第一电流镜像管PM1和第二电流镜像管PM2，所述第一双极晶体管Q1和第二双极晶体管Q2的基极连接，并与第一输出端口连接，第二电阻R2的一端与第二双极晶体管Q2的发射极连接，第二电阻R2的另一端与第一双极晶体管Q1的发射极连接，第一电阻R1的一端与第一双极晶体管Q1的发射极连接，第一电阻R1的另一端与地连接，第一双极晶体管Q1的集电极与第一偏置管NM1的源极连接，第二双极晶体管Q2的集电极与第二偏置管NM2的源极接接，第一偏置管NM1的栅极与第二偏置管NM2的栅极连接，并连接到偏置补偿电路的输出端，第一电流镜像管PM1的源极与供电电源连接，第一电流镜像管PM1的栅极与第一电流镜像管PM1的漏极连接，并与第一偏置管NM1的漏极连接，第二电流镜像管PM2的源极与供电电源连接，第二电流镜像管PM2的栅极与第一电流镜像管PM1的栅极连接，第二电流镜像管PM2的漏极分别与第二偏置管NM2的漏极以及调整管PM3连接。借助带隙基准电压的基本表达式计算VREF1，通过调整第一双极晶体管Q1和第二双极晶体管Q2以及第一电阻R1和第二电阻R2的比值，借助EDA仿真工具，可以得到温度系数最优化的VREF1。
作为优选，所述的偏置补偿电路包括第三电阻R3、第三双极晶体管Q3和第三偏置管NM3，所述第三偏置管NM3的漏极输入偏置电流Ibias，所述第三偏置管NM3的栅极与漏极连接并作为偏置补偿电路的输出端与带隙电路的控制端连接，第三偏置管NM3的源极分别与第三双极晶体管Q3的集电极以及第三双极晶体管Q3的基极连接，第三双极晶体管Q3的发射极通过第三电阻R3接地。采用偏置补偿电路使得第一偏置管NM1和第二偏置管NM2工作在饱和区，使得流过PM1-NM1-Q1与PM2-NM2-Q2支路的电流相同。
作为优选，所述的电阻串分压网络包括至少2个电阻串联形成的电阻串，第二输出端口包括多路基准电压输出端口，电阻串中相邻两个电阻的连接点作为第二输出端口的基准电压输出端口提供基准电压输出。通过调整电阻串的阻值，可以得到多个任意的基准电压。
作为优选，所述的第一双极晶体管Q1和第二双极晶体管Q2均为NPN双极型晶体管，所述第一双极晶体管Q1由1个或多个NPN晶体管单管并联组成，所述第二双极晶体管Q2由多个NPN晶体管单管并联组成。保证流过PM1-NM1-Q1与PM2-NM2-Q2支路的电流相同。
作为优选，所述的第一偏置管NM1和第二偏置管NM2均为NMOS管。
作为优选，所述的第一电流镜像管PM1和第二电流镜像管PM2均为PMOS管。
本发明的有益效果是：(1)通过采用NPN双极型晶体管，在CMOS工艺中相比PNP双极型晶体管具有更高的电流放大倍数，基极电流对基准电压的精确度影响更小；(2)无需运算放大器，面积和功耗更小，更适于微功耗应用；(3)由于调整管的负载能力强，阻性负载不影响VREF1的电压，所以可以经串联电阻串网络分压得到任何想要的参考电压；(4)调整管的负载能力强，可提供大电流，根据最大负载大小合理设定调整管的尺寸，VREF1节点可以提供低压差稳压输出，给其他电路提供电源，芯片内部可以节省一个低压差稳压电源，有效降低电路成本。
附图说明
图1是本发明的电路原理图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
实施例：一种多路输出的基准电压产生电路，如图1所示，双极晶体管Q1和双极晶体管Q2的基极连接，并与参考电压输出节点VREF1连接，电阻R2的一端与双极晶体管Q2的发射极连接，电阻R2的另一端与双极晶体管Q1的发射极连接，电阻R1的一端与双极晶体管Q1的发射极连接，电阻R1的另一端与地连接，双极晶体管Q1的集电极与NMOS管NM1的源极连接，双极晶体管Q2的集电极与NMOS管NM2的源极接接，NMOS管NM1的栅极与NMOS管NM2的栅极连接，并连接到偏置电压节点VB，PMOS管PM1的源极与电源VDD连接，PMOS管PM1的栅极与PMOS管PM1的漏极连接，并与NMOS管NM1的漏极连接，PMOS管PM2的源极与电源VDD连接，PMOS管PM2的栅极与PMOS管PM1的栅极连接，PM2的漏极与NMOS管NM2的漏极连接，PMOS管PM3的栅极与PMOS管PM2的漏极连接，PMOS管PM3的源极与电源VDD连接，PMOS管PM3的漏极与参考电压输出节点VREF1连接，电阻R4一端接VREF1，另一端接VREF2，电阻R5一端接VREF2，另一端接VREF3，电阻R6一端接VREF3，另一端接VREF4，电阻R7一端接VREF4，另一端接地。
双极晶体管Q3和电阻R3、NMOS管NM3一起构成NMOS管NM1与NMOS管NM2的偏置补偿电路，其中电阻R3一端接地，另一端连接双极晶体管Q3的发射极，双极晶体管Q3的基极与集电路连接，同时与NMOS管NM3的源极连接，NMOS管NM3的栅极与漏极连接，构成偏置电压节点VB，同时与NMOS管NM1的栅极和NMOS管NM2的栅极连接，VB节点由其他电路提供的基准电流Ibias进行偏置。
本发明的工作原理为：双极晶体管Q1由1个或1以上的多个NPN晶体管单管并联组成，双极晶体管Q2由1以上的多个NPN晶体管单管并联组成；双极晶体管Q1的单管个数为N，双极晶体管Q2的单管个数为M，M大于N；由于NMOS管NM1与NMOS管NM2尺寸相同，PMOS管PM1与PMOS管PM2尺寸相同，且偏置在饱和区，稳定状态下，流过PM1-NM1-Q1与PM2-NM2-Q2支路的电流相同，双极晶体管Q1和双极Q2集电极电压也相同，忽略基极电流，可以计算得到基准电压VREF1如下：
VREF1＝2*ΔVBE*R1/R2+VBE1
这正是带隙基准电压的基本表达式，其中ΔVBE表示正温度系数，VBE1表示双极晶体管Q1的基极和发射极电压；合理调整晶体管Q1和晶体管Q2的并联数，以及电阻R1与R2的比值，借助EDA仿真工具，可以得到温度系数最优化的VREF1。
调整管PM3的负载能力强，可以提供大电流，在一定范围内，VREF1可以不受VREF1节点上阻性负载的影响而能保持电压恒定；当VREF1节点上负载增大时，可以通过加大调整管PM3的尺寸获得更大的负载能力；因而VREF1的特性与低压差稳压器的特性相同；当确定好VREF1节点上最大负载后，即可据此设定好最优的PM3的尺寸；VREF1节点的低压差稳压器特性，可以给芯片内部其他电路提供电源。
电阻R4、电阻R5、电阻R6和电阻R7形成电阻串分压网络；由于VREF1电压恒定，且不受负载影响，通过合理的组合，经过类似的电阻串网络分压可以得到多个任意的基准电压；本实施例中，通过电阻R4、电阻R5、电阻R6和电阻R7的组合，得到了基准电压VREF2、VREF3和VREF4。
双极晶体管Q3和电阻R3、NMOS管NM3一起构成NMOS管NM1与NMOS管NM2的偏置补偿电路；本实施例中，电阻R3的阻值是电阻R1的2倍，双极晶体管Q3的尺寸与双极晶体管Q1的尺寸相同，NMOS管NM3的尺寸与NMOS管NM1和NMOS管NM2的尺寸相同，双极晶体管Q3和NMOS管NM3都按二极管方式连接，偏置电流Ibias由其他电路提供，经过合适的调节，双极晶体管Q3、电阻R3与NMOS管NM3构成的偏置电路电压VB，可以保证在各种工作条件下NMOS管NM1与NMOS管NM2工作在饱和区，且双极晶体管Q1和双极晶体管Q2的集电极电压与基极电压大致相等，从而最大程度保证PM1-NM1-Q1与PM2-NM2-Q2支路的电流相同。
以上所述的实施例只是本发明的一种较佳的方案，并非对本发明作任何形式上的限制，在不超出权利要求所记载的技术方案的前提下还有其它的变体及改型。
Claims (5)
1.一种多路输出的基准电压产生电路，其特征在于，包括：
带隙电路、偏置补偿电路、调整管PM3和电阻串分压网络，所述偏置补偿电路的输入端输入偏置电流Ibias，所述偏置补偿电路用于根据输入的偏置电流Ibias产生偏置电路电压VB，使带隙电路的MOS管工作在饱和区，所述偏置补偿电路的输出端与带隙电路的控制端连接，所述带隙电路的输入端与供电电源连接，所述带隙电路的输出端连接第一输出端口和电阻串分压网络，所述电阻串分压网络与第二输出端口连接，第二输出端口输出多个基准电压，所述调整管PM3的输入端与供电电源连接，所述调整管PM3的输出端与第一输出端口连接，所述调整管PM3使得第一输出端口进行低压差稳压输出；
所述带隙电路包括第一双极晶体管Q1、第二双极晶体管Q2、第一电阻R1、第二电阻R2、第一偏置管NM1、第二偏置管NM2、第一电流镜像管PM1和第二电流镜像管PM2，所述第一双极晶体管Q1和第二双极晶体管Q2的基极连接，并与第一输出端口连接，第二电阻R2的一端与第二双极晶体管Q2的发射极连接，第二电阻R2的另一端与第一双极晶体管Q1的发射极连接，第一电阻R1的一端与第一双极晶体管Q1的发射极连接，第一电阻R1的另一端与地连接，第一双极晶体管Q1的集电极与第一偏置管NM1的源极连接，第二双极晶体管Q2的集电极与第二偏置管NM2的源极接接，第一偏置管NM1的栅极与第二偏置管NM2的栅极连接，并连接到偏置补偿电路的输出端，第一电流镜像管PM1的源极与供电电源连接，第一电流镜像管PM1的栅极与第一电流镜像管PM1的漏极连接，并与第一偏置管NM1的漏极连接，第二电流镜像管PM2的源极与供电电源连接，第二电流镜像管PM2的栅极与第一电流镜像管PM1的栅极连接，第二电流镜像管PM2的漏极分别与第二偏置管NM2的漏极以及调整管PM3连接；
所述偏置补偿电路包括第三电阻R3、第三双极晶体管Q3和第三偏置管NM3，所述第三偏置管NM3的漏极输入偏置电流Ibias，所述第三偏置管NM3的栅极与漏极连接并作为偏置补偿电路的输出端与带隙电路的控制端连接，第三偏置管NM3的源极分别与第三双极晶体管Q3的集电极以及第三双极晶体管Q3的基极连接，第三双极晶体管Q3的发射极通过第三电阻R3接地。
2.根据权利要求1所述的一种多路输出的基准电压产生电路，其特征在于，
所述电阻串分压网络包括至少2个电阻串联形成的电阻串，第二输出端口包括多路基准电压输出端口，电阻串中相邻两个电阻的连接点作为第二输出端口的基准电压输出端口提供基准电压输出。
3.根据权利要求1所述的一种多路输出的基准电压产生电路，其特征在于，
所述第一双极晶体管Q1和第二双极晶体管Q2均为NPN双极型晶体管，所述第一双极晶体管Q1由1个或多个NPN晶体管单管并联组成，所述第二双极晶体管Q2由多个NPN晶体管单管并联组成。
4.根据权利要求1所述的一种多路输出的基准电压产生电路，其特征在于，
所述第一偏置管NM1和第二偏置管NM2均为NMOS管。
5.根据权利要求1所述的一种多路输出的基准电压产生电路，其特征在于，
所述第一电流镜像管PM1和第二电流镜像管PM2均为PMOS管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111209557.2A CN114020085B (zh) | 2021-10-18 | 2021-10-18 | 一种多路输出的基准电压产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111209557.2A CN114020085B (zh) | 2021-10-18 | 2021-10-18 | 一种多路输出的基准电压产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114020085A CN114020085A (zh) | 2022-02-08 |
| CN114020085B true CN114020085B (zh) | 2023-10-27 |
Family
ID=80056522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111209557.2A Active CN114020085B (zh) | 2021-10-18 | 2021-10-18 | 一种多路输出的基准电压产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114020085B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1170279A (zh) * | 1996-06-26 | 1998-01-14 | 菲利浦电子有限公司 | 作为温度函数控制的基准电压发生器 |
| CN101419477A (zh) * | 2007-10-22 | 2009-04-29 | 三星电子株式会社 | 提供多输出电压的可控低压差线性稳压电路 |
| CN101840240A (zh) * | 2010-03-26 | 2010-09-22 | 东莞电子科技大学电子信息工程研究院 | 一种可调式多值输出的基准电压源 |
| CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
| CN103760944A (zh) * | 2014-02-10 | 2014-04-30 | 绍兴光大芯业微电子有限公司 | 实现基极电流补偿的无运放内部电源结构 |
| CN104977963A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低功耗高电源抑制比的带隙基准电路 |
| CN105867500A (zh) * | 2016-04-27 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
| CN106406412A (zh) * | 2016-11-23 | 2017-02-15 | 电子科技大学 | 一种高阶温度补偿的带隙基准电路 |
| CN107014552A (zh) * | 2017-03-09 | 2017-08-04 | 宁波宝力德传感科技有限公司 | 一种变送器 |
| CN107272817A (zh) * | 2017-07-05 | 2017-10-20 | 电子科技大学 | 一种带预调制电压不含运放的电压模带隙基准电路 |
| CN108762367A (zh) * | 2018-06-05 | 2018-11-06 | 西安邮电大学 | 一种混合调整型温度补偿带隙基准电路 |
| CN111142602A (zh) * | 2019-12-12 | 2020-05-12 | 普冉半导体（上海）有限公司 | 一种带隙基准电压源快速启动电路 |
| CN112230703A (zh) * | 2020-10-30 | 2021-01-15 | 电子科技大学 | 一种基于钳位技术的高精度带隙基准电流源 |
| US11099594B1 (en) * | 2020-02-21 | 2021-08-24 | Semiconductor Components Industries, Llc | Bandgap reference circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8212536B2 (en) * | 2009-12-23 | 2012-07-03 | R2 Semiconductor, Inc. | Stacked NMOS DC-to-DC power conversion |
-
2021
- 2021-10-18 CN CN202111209557.2A patent/CN114020085B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1170279A (zh) * | 1996-06-26 | 1998-01-14 | 菲利浦电子有限公司 | 作为温度函数控制的基准电压发生器 |
| CN101419477A (zh) * | 2007-10-22 | 2009-04-29 | 三星电子株式会社 | 提供多输出电压的可控低压差线性稳压电路 |
| CN101840240A (zh) * | 2010-03-26 | 2010-09-22 | 东莞电子科技大学电子信息工程研究院 | 一种可调式多值输出的基准电压源 |
| CN103412606A (zh) * | 2013-07-18 | 2013-11-27 | 电子科技大学 | 一种带隙基准电压源 |
| CN103760944A (zh) * | 2014-02-10 | 2014-04-30 | 绍兴光大芯业微电子有限公司 | 实现基极电流补偿的无运放内部电源结构 |
| CN104977963A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低功耗高电源抑制比的带隙基准电路 |
| CN105867500A (zh) * | 2016-04-27 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 带隙基准源电路 |
| CN106406412A (zh) * | 2016-11-23 | 2017-02-15 | 电子科技大学 | 一种高阶温度补偿的带隙基准电路 |
| CN107014552A (zh) * | 2017-03-09 | 2017-08-04 | 宁波宝力德传感科技有限公司 | 一种变送器 |
| CN107272817A (zh) * | 2017-07-05 | 2017-10-20 | 电子科技大学 | 一种带预调制电压不含运放的电压模带隙基准电路 |
| CN108762367A (zh) * | 2018-06-05 | 2018-11-06 | 西安邮电大学 | 一种混合调整型温度补偿带隙基准电路 |
| CN111142602A (zh) * | 2019-12-12 | 2020-05-12 | 普冉半导体（上海）有限公司 | 一种带隙基准电压源快速启动电路 |
| US11099594B1 (en) * | 2020-02-21 | 2021-08-24 | Semiconductor Components Industries, Llc | Bandgap reference circuit |
| CN112230703A (zh) * | 2020-10-30 | 2021-01-15 | 电子科技大学 | 一种基于钳位技术的高精度带隙基准电流源 |
Non-Patent Citations (1)
| Title |
|---|
| 一种无运放输出可调的带隙基准电压源设计;杜士才;电子与封装;第第18卷卷(第第8期期);第33-35页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114020085A (zh) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| US9804631B2 (en) | Method and device for generating an adjustable bandgap reference voltage | |
| CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
| KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
| CN101630176A (zh) | 低电压cmos带隙基准电压源 | |
| CN102622031A (zh) | 一种低压高精度带隙基准电压源 | |
| EP1229420B1 (en) | Bandgap type reference voltage source with low supply voltage | |
| CN108646845B (zh) | 基准电压电路 | |
| CN113050743B (zh) | 一种输出多种温度系数的电流基准电路 | |
| CN112564631A (zh) | 带预稳压及基极电流消除的带隙基准电路 | |
| CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
| KR20190049551A (ko) | 밴드갭 레퍼런스 회로 | |
| CN113934250B (zh) | 一种具有低温度系数和高电源抑制比高低压转换电路 | |
| CN108664068A (zh) | 一种应用于低电源电压的分数式带隙基准电路 | |
| CN114020085B (zh) | 一种多路输出的基准电压产生电路 | |
| CN216792774U (zh) | 低温度漂移系数的低电源电压基准电路 | |
| Cao et al. | A wide input voltage range, low quiescent current LDO using combination structure of bandgap and error amplifier | |
| CN114115433A (zh) | 一种带隙基准电路 | |
| CN114546019A (zh) | 一种温度系数可调的基准电压源 | |
| CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
| KR100599974B1 (ko) | 기준 전압 발생기 | |
| Sharma et al. | Design of low dropout voltage regulator for battery operated devices | |
| CN214795740U (zh) | 带隙基准电压源 | |
| CN114721458B (zh) | 一种采用指数补偿的带隙基准电压源 | |
| JP2014203213A (ja) | バンドギャップリファレンス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |