CN111142602A - 一种带隙基准电压源快速启动电路 - Google Patents

一种带隙基准电压源快速启动电路 Download PDF

Info

Publication number
CN111142602A
CN111142602A CN201911274929.2A CN201911274929A CN111142602A CN 111142602 A CN111142602 A CN 111142602A CN 201911274929 A CN201911274929 A CN 201911274929A CN 111142602 A CN111142602 A CN 111142602A
Authority
CN
China
Prior art keywords
circuit
pmos transistor
tube
pmos
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911274929.2A
Other languages
English (en)
Other versions
CN111142602B (zh
Inventor
李兆桂
陈涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Puya Semiconductor Shanghai Co ltd
Original Assignee
Puya Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Puya Semiconductor Shanghai Co ltd filed Critical Puya Semiconductor Shanghai Co ltd
Priority to CN201911274929.2A priority Critical patent/CN111142602B/zh
Publication of CN111142602A publication Critical patent/CN111142602A/zh
Application granted granted Critical
Publication of CN111142602B publication Critical patent/CN111142602B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Abstract

本发明涉及一种带隙基准电压源快速启动电路，其中的带隙基准启动电路，包含：PMOS管PM1和PM2，NMOS管NM1，耗尽型NMOS管NM2，电流源；管NM1和管NM2的栅极连接有Ponrst信号；Ponrst信号在高电平阶段时，管NM1和管NM2开启，电流源电流Ibias通过管PM1在与管NM1的漏极对应的节点处产生偏置电压Pbias_setup，使运算放大器的输出端所对应的Pbias信号的电压与偏置电压Pbias_setup相等。本发明通过偏置电流源启动电压基准源，可消除电压过冲现象，提升电路的稳定性。

Description

一种带隙基准电压源快速启动电路
技术领域
本发明属于半导体电路技术领域，特别涉及一种带隙基准电压源快速启动电路。
背景技术
带隙基准电路包含带隙基准主体电路和带隙基准启动电路。如图1所示，带隙基准主体电路，主要包含：PMOS管PM3、PM4和PM5，运算放大器，电阻R0、R1、R2和R3，三极管Q1和Q2。其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R1的另一端接地，三极管Q1的基极和集电极连接并接地。运算放大器的正输入端VINP，与电阻R2的一端连接，还通过电阻R0与三极管Q2的发射极连接；三极管Q2的基极和集电极连接并接地；电阻R2的另一端接地。运算放大器的输出端作为第一节点①(对应pbias信号)，管PM3、管PM4、管PM5的栅极分别与该第一节点①连接，管PM3、管PM4、管PM5的源极分别与电源电压VDD相连接；管PM3的漏极接至运算放大器的负输入端VINN，管PM4的漏极接至运算放大器的正输入端VINP；管PM5的漏极作为输出节点(对应Vref电压)，并通过电阻R3接地。
现有的带隙基准启动电路包含一个NMOS管NM1：通过Ponrst信号来控制该管NM1的栅极，管NM1的源极和衬底接地，管NM1的漏极接到所述带隙基准主体电路中的第一节点①上。Ponrst信号是由该基准源外的上电清零模块(POR，全称Power on reset)产生的，仅在上电过程中有一段时间为高电平，当经过有效的清零间隔后，该Ponrst信号会跳变为低电平并一直维持。
Ponrst信号高电平期间直接施加在管NM1的栅极上，管NM1将第一节点①所对应的pbias信号拉到低电位，使得整个电路启动。此时，pbias信号的电平基本接近0电平，故带隙基准主体电路实际输出的Vref电压也接近电源电压VDD的电压值，这样会远超通常设定的Vref电压，出现过冲电压。后续连接的升压电路(pump)，其输出一般为Vref电压的比例放大；因而，带隙基准主体电路输出的过冲电压会进一步导致升压电路的输出过高，以至于超过MOS管的BV电压(Breakdown Voltage；绝缘击穿电压)而产生损伤。所以，在实际设计中需要避免类似的电压过冲现象。
发明内容
本发明提供一种带隙基准电压源快速启动电路，通过偏置电流源启动电压基准源，可消除电压过冲现象，提升电路的稳定性。
为了达到上述目的，本发明提供一种带隙基准电压源快速启动电路，包含带隙基准启动电路和带隙基准主体电路：
所述带隙基准启动电路，包含：PMOS管PM1和PM2，NMOS管NM1，耗尽型NMOS管NM2，电流源；
其中，管NM1的源极通过电流源和衬底接地；管NM1的漏极、管PM1的栅极和漏极、管PM2的栅极以及管NM2的源极，分别连接至第二节点；
管PM1和管PM2的源极分别连接至电源电压VDD；管PM2的漏极连接至带隙基准主体电路中运算放大器的负输入端VINN；管NM2的漏极连接至所述带隙基准主体电路中运算放大器的输出端；
管NM1和管NM2的栅极连接有Ponrst信号；
其中，Ponrst信号在高电平阶段时，管NM1和管NM2开启，电流源电流Ibias通过管PM1在第二节点处产生偏置电压Pbias_setup，使运算放大器的输出端所对应的Pbias信号的电压与偏置电压Pbias_setup相等。
可选地，所述带隙基准主体电路，进一步包含：PMOS管PM3、PM4和PM5，电阻R0、R1、R2和R3，三极管Q1和Q2；
其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R1的另一端接地，三极管Q1的基极和集电极连接并接地；运算放大器的正输入端VINP，与电阻R2的一端连接，还通过电阻R0与三极管Q2的发射极连接；三极管Q2的基极和集电极连接并接地；电阻R2的另一端接地；运算放大器的输出端，以及管PM3、管PM4、管PM5的栅极分别与第一节点连接，管PM3、管PM4、管PM5的源极分别与电源电压VDD相连接；管PM3的漏极接至运算放大器的负输入端VINN，管PM4的漏极接至运算放大器的正输入端VINP；管PM5的漏极作为输出节点与Vref电压对应，并通过电阻R3接地。
可选地，基准电压源主体电路启动过程中的电流低于正常工作时的电流。
可选地，实际的启动电流，通过设定管PM2、PM3、PM4、PM5和PM1之间的镜像比例来控制。
可选地，所述带隙基准主体电路通过自身反馈调整到正常的工作状态。
可选地，Ponrst信号由外部的上电清零模块产生；Ponrst信号在上电过程中有高电平阶段，经过有效的清零间隔后，该Ponrst信号跳变为低电平并一直维持。
与现有技术相比，本发明提供的一种带隙基准电压源快速启动电路，增加了电流偏置电路来精准控制启动基准电压源，显著提升了启动电路的稳定性，消除了启动初期的过冲，避免了参考电压源过冲可能带来的器件过压的风险。
附图说明
图1是现有带隙基准启动电路与带隙基准主体电路的示意图；
图2是本发明所述带隙基准启动电路与带隙基准主体电路的示意图；
图3a～图3d是现有电路与本发明电路的仿真对比示意图；
其中，图3a示出实际电路的一种控制信号，图3b示出Ponrst信号的反向信号，图3c是使用图1所示现有电路时输出的基准电压，图3d是使用图2所示本发明电路时输出的基准电压。
具体实施方式
本发明提供一种带隙基准电压源快速启动电路，增加了电流偏置电路来精准控制启动基准电压源(BGR)。如图2所示，本发明提供的带隙基准电路，包含带隙基准主体电路和带隙基准启动电路。
上述的带隙基准主体电路，进一步包含：PMOS管PM3、PM4和PM5，运算放大器，电阻R0、R1、R2和R3，三极管Q1和Q2。
其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R1的另一端接地，三极管Q1的基极和集电极连接并接地。运算放大器的正输入端VINP，与电阻R2的一端连接，还通过电阻R0与三极管Q2的发射极连接；三极管Q2的基极和集电极连接并接地；电阻R2的另一端接地。运算放大器的输出端作为第一节点①(对应pbias信号)，管PM3、管PM4、管PM5的栅极分别与该第一节点①连接，管PM3、管PM4、管PM5的源极分别与电源电压VDD相连接；管PM3的漏极接至运算放大器的负输入端VINN，管PM4的漏极接至运算放大器的正输入端VINP；管PM5的漏极作为输出节点(对应Vref电压)，并通过电阻R3接地。
本发明所述的带隙基准启动电路，进一步包含：PMOS管PM1和PM2，NMOS管NM1，耗尽型NMOS管NM2，电流源。
其中，管NM1的源极通过电流源和衬底接地；管NM1的漏极连接至第二节点②，管PM1的栅极和漏极、管PM2的栅极以及管NM2的源极也分别连接至该第二节点②。管PM1和管PM2的源极分别连接至电源电压VDD；管PM2的漏极连接至所述带隙基准主体电路中运算放大器的负输入端VINN；管NM2的漏极连接至所述带隙基准主体电路中的第一节点①；管NM1和管NM2的栅极均与Ponrst信号连接。
Ponrst信号是由带隙基准电路外部的上电清零模块(POR)产生的，仅在上电过程中有一段时间为高电平，当经过有效的清零间隔后，该Ponrst信号会跳变为低电平并一直维持。
本发明中，Ponrst信号在高电平阶段时，管NM1和管NM2开启，电流源电流Ibias通过管PM1在第二节点②处产生偏置电压Pbias_setup，此时由于管NM2也导通，第一节点①处的Pbias信号的电压与偏置电压Pbias_setup相等，通过设定管PM2、PM3、PM4、PM5和PM1之间的一定镜像比例可控制实际的启动电流，使得基准电压源主体电路启动过程中的电流稍低于正常工作时的电流，在有一定电流的情况下，所述带隙基准主体电路会通过自身反馈调整(settling)到正常的工作状态。
示例地，设定PM2，PM3、PM4、PM5和PM1的比例关系为Nx、Mx、Mx、Ox；实际启动电流Ibias<Ibg/Mx；其中，Ibg为BGR启动稳定后管PM3的电流；Nx稍小于1；BGR启动稳定后管PM3的电流Ibg＝(Vref/R3)*(Mx/Ox)。
示例地，有启动电路通过管PM3、PM4镜像过来的电流“Ibias×Mx”时，带隙基准主体电路通过自身反馈调整到正常工作状态的过程如下：
一定的偏置电压Pbias导致管PM2、PM3和PM4导通形成电流，该管PM2和PM3的电流在电阻R1和三极管Q1上产生Vinn电压，管PM4的电流在电阻R2、电阻R0和三极管Q2上产生Vinp电压，管PM3的电流与管PM4的电流相等，故Vinn电压会稍高于Vinp，经过运放放大会将Pbias电压下拉，从而使得管PM3和PM4的电流增加，管PM3和PM4电流变大使得Vinn和Vinp升高；Ponrst信号为短脉冲电压，变为低电平后，管PM2的电流降为0，此时主体电路两侧电流相等，在管PM3和PM4电流小于δVbe/R0+VbeQ1/R2时Vinn的电压会高于Vinp，Pbias会继续下拉，管PM3和PM4电流增大，直到该电流等于δVbe/R0+VbeQ1/R2时达到平衡，启动完成。其中，δVbe、Vbe是BGR常规温度补偿时对应正温度系数和负温度系数的电压，δVbe指的是VbeQ1-VbeQ2，Vbe指的是VbeQ1；VbeQ1表示三极管Q1的基极与发射极之间的电压差；VbeQ2表示三极管Q2的基极与发射极之间的电压差。
实际电路的仿真对比结果如图3a～图3d所示：
图3a示出了一种实际电路的若干组控制信号bgr_enb；图3b示出若干组startupb信号，其是Ponrst信号的反向信号。同样使用上述信号进行控制时，图3c是使用图1所示现有电路时输出的若干组基准电压，为方便区分称其为Vref_fig 1，输出数值设定为0.6V，但是，在稳定到该数值的过程中，最高的过冲电压会达到2.5V左右。图3d是使用图2所示本发明电路时输出的若干组基准电压，称其为Vref_fig 2；可见在相同的输出设定(0.6V)下，本发明的带隙基准电路在启动中无过冲电压。
综上所述，本发明的带隙基准电压源快速启动电路，在现有技术基础上的优化显著提升了启动电路的稳定性，消除了启动初期的过冲，避免了参考电压源过冲可能带来的器件过压的风险。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (6)

1.一种带隙基准电压源快速启动电路，包含带隙基准启动电路和带隙基准主体电路，其特征在于，
所述带隙基准启动电路，包含：第一PMOS管(PM1)和第二PMOS管(PM2)，第一NMOS管(NM1)，耗尽型NMOS管(NM2)，电流源；
其中，第一NMOS管(NM1)的源极通过电流源和衬底接地；第一NMOS管(NM1)的漏极、第一PMOS管(PM1)的栅极和漏极、第二PMOS管(PM2)的栅极以及管(NM2)的源极，分别连接至第二节点；
第一PMOS管(PM1)和第二PMOS管(PM2)的源极分别连接至电源电压VDD；第二PMOS管(PM2)的漏极连接至带隙基准主体电路中运算放大器的负输入端VINN；耗尽型NMOS管(NM2)的漏极连接至所述带隙基准主体电路中运算放大器的输出端；
第一NMOS管(NM1)和耗尽型NMOS管(NM2)的栅极连接有Ponrst信号；
其中，Ponrst信号在高电平阶段时，第一NMOS管(NM1)和耗尽型NMOS管(NM2)开启，电流源电流Ibias通过第一PMOS管(PM1)在第二节点处产生偏置电压Pbias_setup，使运算放大器的输出端所对应的Pbias信号的电压与偏置电压Pbias_setup相等。
2.如权利要求1所述带隙基准电压源快速启动电路，其特征在于，
所述带隙基准主体电路，进一步包含：第三PMOS管(PM3)、第四PMOS管(PM4)和第五PMOS管(PM5)，电阻R0、R1、R2和R3，三极管Q1和Q2；
其中，运算放大器的负输入端VINN与三极管Q1的发射极连接，还与电阻R1的一端连接；电阻R1的另一端接地，三极管Q1的基极和集电极连接并接地；运算放大器的正输入端VINP，与电阻R2的一端连接，还通过电阻R0与三极管Q2的发射极连接；三极管Q2的基极和集电极连接并接地；电阻R2的另一端接地；运算放大器的输出端，以及第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)的栅极分别与第一节点连接，第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)的源极分别与电源电压VDD相连接；第三PMOS管(PM3)的漏极接至运算放大器的负输入端VINN，第四PMOS管(PM4)的漏极接至运算放大器的正输入端VINP；第五PMOS管(PM5)的漏极作为输出节点与Vref电压对应，并通过电阻R3接地。
3.如权利要求2所述带隙基准电压源快速启动电路，其特征在于，基准电压源主体电路启动过程中的电流低于正常工作时的电流。
4.如权利要求1～3中任意一项所述带隙基准电压源快速启动电路，其特征在于，实际的启动电流，通过设定第二PMOS管(PM2)、第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管和第一PMOS管(PM1)之间的镜像比例来控制。
5.如权利要求2所述带隙基准电压源快速启动电路，其特征在于，所述带隙基准主体电路通过自身反馈调整到正常的工作状态。
6.如权利要求1所述带隙基准电压源快速启动电路，其特征在于，
Ponrst信号由外部的上电清零模块产生；Ponrst信号在上电过程中有高电平阶段，经过有效的清零间隔后，该Ponrst信号跳变为低电平并一直维持。
CN201911274929.2A 2019-12-12 2019-12-12 一种带隙基准电压源快速启动电路 Active CN111142602B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911274929.2A CN111142602B (zh) 2019-12-12 2019-12-12 一种带隙基准电压源快速启动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911274929.2A CN111142602B (zh) 2019-12-12 2019-12-12 一种带隙基准电压源快速启动电路

Publications (2)

Publication Number Publication Date
CN111142602A true CN111142602A (zh) 2020-05-12
CN111142602B CN111142602B (zh) 2021-07-30

Family

ID=70518242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911274929.2A Active CN111142602B (zh) 2019-12-12 2019-12-12 一种带隙基准电压源快速启动电路

Country Status (1)

Country Link
CN (1) CN111142602B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112230704A (zh) * 2020-11-17 2021-01-15 普冉半导体(上海)股份有限公司 基准电流源电路
CN113566997A (zh) * 2021-07-26 2021-10-29 深圳青铜剑技术有限公司 一种温度感应电路
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
US11815924B2 (en) 2022-11-28 2023-11-14 Ipgoal Microelectronics (Sichuan) Co., Ltd. Bandgap reference starting circuit with ultra-low power consumption

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286002B1 (en) * 2003-12-05 2007-10-23 Cypress Semiconductor Corporation Circuit and method for startup of a band-gap reference circuit
CN101290526A (zh) * 2007-04-18 2008-10-22 中国科学院半导体研究所 高电压偏置pmos电流源电路
US20100090014A1 (en) * 2008-10-10 2010-04-15 Renesas Technology Corp. Semiconductor device and rfid tag chip
CN103809648A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 带隙基准源的启动电路
CN105511540A (zh) * 2016-01-04 2016-04-20 东南大学 一种具有极低泄露电流的带隙基准启动电路
CN206460352U (zh) * 2016-10-18 2017-09-01 中国科学院微电子研究所 一种带隙基准电路
CN108897365A (zh) * 2018-08-27 2018-11-27 桂林电子科技大学 一种高精度电流模式基准电压源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286002B1 (en) * 2003-12-05 2007-10-23 Cypress Semiconductor Corporation Circuit and method for startup of a band-gap reference circuit
CN101290526A (zh) * 2007-04-18 2008-10-22 中国科学院半导体研究所 高电压偏置pmos电流源电路
US20100090014A1 (en) * 2008-10-10 2010-04-15 Renesas Technology Corp. Semiconductor device and rfid tag chip
CN103809648A (zh) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 带隙基准源的启动电路
CN105511540A (zh) * 2016-01-04 2016-04-20 东南大学 一种具有极低泄露电流的带隙基准启动电路
CN206460352U (zh) * 2016-10-18 2017-09-01 中国科学院微电子研究所 一种带隙基准电路
CN108897365A (zh) * 2018-08-27 2018-11-27 桂林电子科技大学 一种高精度电流模式基准电压源

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MIN TAN*,ETC.: ""A Novel Sub-1-V Bandgap Reference in 0.18μm CMOS Technology"", 《2011 IEEE INTERNATIONAL CONFERENCE ON ANTI-COUNTERFEITING, SECURITY AND IDENTIFICATION》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112230704A (zh) * 2020-11-17 2021-01-15 普冉半导体(上海)股份有限公司 基准电流源电路
CN113566997A (zh) * 2021-07-26 2021-10-29 深圳青铜剑技术有限公司 一种温度感应电路
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114020085B (zh) * 2021-10-18 2023-10-27 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
US11815924B2 (en) 2022-11-28 2023-11-14 Ipgoal Microelectronics (Sichuan) Co., Ltd. Bandgap reference starting circuit with ultra-low power consumption

Also Published As

Publication number Publication date
CN111142602B (zh) 2021-07-30

Similar Documents

Publication Publication Date Title
CN111142602B (zh) 一种带隙基准电压源快速启动电路
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
EP2320295B1 (en) Circuit for generating a reference voltage
JP5353548B2 (ja) バンドギャップレファレンス回路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN108710401B (zh) 一种高精度大驱动电流的带隙基准电压源
CN107831819B (zh) 一种基准电压源以及包括其的基准电流源
CN109656299B (zh) Ldo电路
CN110347203B (zh) 宽带低功耗的带隙基准电路
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN115454200B (zh) 电压产生电路、漏电流补偿方法及芯片
CN110879627A (zh) 一种具有电流输出能力的带隙基准电压的拓扑结构
CN111506146A (zh) 一种恒流源电路和电源
JPH06326528A (ja) 差動増幅器およびそれを備えたバンドギャップ電圧発生器
TWI716323B (zh) 電壓產生器
CN111665897B (zh) 负温度系数的稳压源电路
CN113157041A (zh) 一种宽输入带隙基准电压源
CN216248993U (zh) 低温漂基准源电路
CN111293876A (zh) 一种电荷泵的线性化电路
CN110320953B (zh) 一种输出电压可调的基准电压源
CN114326909A (zh) 低温漂基准源电路
CN109799862B (zh) 一种带隙基准电压源
CN109683655B (zh) 瞬态增强的ldo电路
CN114172499A (zh) 复位电路
CN112230704B (zh) 基准电流源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 504, 560 Shengxia Road, Pudong New Area, Shanghai 200000

Applicant after: Praran semiconductor (Shanghai) Co.,Ltd.

Address before: Room 503-504, No. 560, shengxia Road, Pudong New Area, Shanghai 201210

Applicant before: PUYA SEMICONDUCTOR (SHANGHAI) Co.,Ltd.

GR01 Patent grant
GR01 Patent grant