CN112230704A - 基准电流源电路 - Google Patents

基准电流源电路 Download PDF

Info

Publication number
CN112230704A
CN112230704A CN202011282561.7A CN202011282561A CN112230704A CN 112230704 A CN112230704 A CN 112230704A CN 202011282561 A CN202011282561 A CN 202011282561A CN 112230704 A CN112230704 A CN 112230704A
Authority
CN
China
Prior art keywords
tube
source
drain
reference current
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011282561.7A
Other languages
English (en)
Other versions
CN112230704B (zh
Inventor
李兆桂
陈涛
谢飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202011282561.7A priority Critical patent/CN112230704B/zh
Publication of CN112230704A publication Critical patent/CN112230704A/zh
Application granted granted Critical
Publication of CN112230704B publication Critical patent/CN112230704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种基准电流源电路，启动电路与通常的基准电流源电路相同，基准电压电路中增加了第一NMOS管，基准电流电路中增加了第二NMOS管，第一NMOS管、第二NMOS管主要用于镜像出基准电压给后级基准电流电路，该准电流源电路将基准电压直接镜像给后级基准电流电路，通过镜像电压偏置方式产生基准电流源，无需运放电路，无需考虑环路补偿，降低了设计难度，使得电路更稳定可靠，根据实际工艺中电阻温度系数的情况，调节设计参数，即可达成低温漂的输出基准电流。

Description

基准电流源电路
技术领域
本发明涉及半导体电路技术领域，特别涉及一种基准电流源电路。
背景技术
现有基准电流源电路如图1所示，其启动电路主要是通过启动复位信号Ponrst控制第零NMOS管NM0的栅极，第零NMOS管NM0的源极和衬底接地，漏极接到偏置节点pbias上。当启动复位信号Ponrst为高电平时，第零NMOS管NM0导通将偏置节点pbias拉到低电位，从而使得整个电路启动。而启动复位信号Ponrst是由该基准电流源电路之外的上电清零模块(POR，全称Power on reset)来产生的，仅在上电过程中有一段时间为高电平，当经过有效的清零间隔后，该信号会跳变为低电平并一直维持，此时基准电压电路即可正常工作，后续通过运放电路比例输出，输出电流基准为Vref/R3，实际输出大小可通过镜像比例进行调节。
正常工作情况下：
Figure BDA0002781263590000011
Figure BDA0002781263590000012
Figure BDA0002781263590000013
Figure BDA0002781263590000014
I0为镜像管PM3和PM4的电流，两路镜像管电流相等，即第一三级管Q1和第二三级管Q2的集电极电流均为I0，第二三极管Q2为N个与第一三极管Q1尺寸相同的晶体管并联(Is2＝N*Is1，Is1为第一三极管Q1的饱和电流，Is2为第二三极管Q2的饱和电流)，Vref为基准电压电路输出的基准电压，Vbe1为基准电压电路中的第一三极管Q1的基极发射极电压，Vbe2为基准电压电路中的第二三极管Q2的基极发射极电压，Vbe1、Vbe2为负温度系数，通常在-1.5mV/℃～-2.0mV/℃，且比较稳定；k为玻尔兹曼常数，值为1.3806505*10^-23J/K，q为元电荷,即最小的电荷，值为1.6×10^-19库仑；
ΔVbe为正的温度系数
Figure BDA0002781263590000015
通过调节第一三极管Q1同第二三极管Q2和的比例系数N，以及第零电阻R0、第一电阻R1的系数，可以调整出低温漂的电压输出。
发明内容
本发明要解决的技术问题是提供一种基准电流源电路，能达成低温漂，并且无需考虑环路补偿，降低了设计难度，使得电路更稳定可靠，根据实际工艺中电阻温度系数的情况，调节设计参数，达成低温漂的输出基准电流Iref。
为解决上述技术问题，本发明提供的基准电流源电路，其包括第零NMOS管NM0、第一NMOS管NM1、第二NMOS管NM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一三极管Q1、第二三极管Q2、第零电阻R0、第一电阻R1、第二电阻R2、第三电阻R3及运算放大器(OP)；
第三PMOS管PM3、第四PMOS管PM4的源漏中的第一端接工作电压VDD；
第三PMOS管PM3的源漏中的第二端经第一电阻R1串接到第一三极管Q1的发射极；
第一三极管Q1的集电极及基极接地GND；
第四PMOS管PM4的源漏中的第二端接第一NMOS管NM1的栅极及其源漏中的第一端；
第一NMOS管NM1的源漏中的第二端依次经第二电阻R2、第零电阻R0串接到第二三极管Q2的发射极；
第二三极管Q2的集电极及基极接地GND；
所述运算放大器(OP)，其输入正接第二电阻R2同第零电阻R0的串接点，其输入负接第一三极管Q1的发射极，其输出接第三PMOS管PM3的栅极、第四PMOS管PM4的栅极及第零NMOS管NM0的源漏中的第一端；
第零NMOS管NM0的源漏中的第二端接地GND；
第零NMOS管NM0的栅极用于外接启动复位信号Ponrst；
所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端、第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端经第三电阻R3串接到地GND；
第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；
第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。
较佳的，第一NMOS管NM1、第二NMOS管NM2均为耗尽型NMOS管。
较佳的，第三PMOS管PM3、第四PMOS管PM4等比例镜像。
较佳的，第一电阻R1、第二电阻R2相等。
较佳的，基准电流源电路还包括第三NMOS管NM3；
所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端及第三NMOS管NM3的栅极，其源漏中的第二端经第三电阻R3串接到地GND；
所述第三NMOS管NM3，其源漏中的第一端接工作电压VDD，其源漏中的第二端接第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端同地GND之间并接有一偏置电流源Ibias；
第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；
第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。
本发明的基准电流源电路，启动电路与通常的基准电流源电路相同，基准电压电路中增加了第一NMOS管NM1，基准电流电路中增加了第二NMOS管NM2，第一NMOS管NM1、第二NMOS管NM2主要用于镜像出基准电压Vref给后级基准电流电路，该准电流源电路将基准电压Vref直接镜像给后级基准电流电路，通过镜像电压偏置方式产生基准电流源，无需运放电路，无需考虑环路补偿，降低了设计难度，使得电路更稳定可靠，根据实际工艺中电阻温度系数的情况，调节设计参数，即可达成低温漂的输出基准电流Iref。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是常见的基准电流源电路的电路图；
图2是本发明的基准电流源电路一实施例的电路图；
图3是本发明的基准电流源电路另一实施例的电路图；
图4是本发明的基准电流源电路再一实施例的电路图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图2所示，基准电流源电路包括第零NMOS管NM0、第一NMOS管NM1、第二NMOS管NM2、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第六PMOS管PM6、第一三极管Q1、第二三极管Q2、第零电阻R0、第一电阻R1、第二电阻R2、第三电阻R3及运算放大器(OP)；
第三PMOS管PM3、第四PMOS管PM4的源漏中的第一端接工作电压VDD；
第三PMOS管PM3的源漏中的第二端经第一电阻R1串接到第一三极管Q1的发射极；
第一三极管Q1的集电极及基极接地GND；
第四PMOS管PM4的源漏中的第二端接第一NMOS管NM1的栅极及其源漏中的第一端；
第一NMOS管NM1的源漏中的第二端依次经第二电阻R2、第零电阻R0串接到第二三极管Q2的发射极；
第二三极管Q2的集电极及基极接地GND；
所述运算放大器(OP)，其输入正接第二电阻R2同第零电阻R0的串接点，其输入负接第一三极管Q1的发射极，其输出接第三PMOS管PM3的栅极、第四PMOS管PM4的栅极及第零NMOS管NM0的源漏中的第一端；
第零NMOS管NM0的源漏中的第二端接地GND；
第零NMOS管NM0的栅极用于外接启动复位信号Ponrst；
所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端、第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端经第三电阻R3串接到地GND；
第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；
第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。
实施例一的基准电流源电路，启动电路与通常的基准电流源电路相同，基准电压电路中增加了第一NMOS管NM1，基准电流电路中增加了第二NMOS管NM2，第一NMOS管NM1、第二NMOS管NM2主要用于镜像出基准电压Vref给后级基准电流电路，
Figure BDA0002781263590000041
该准电流源电路将基准电压Vref直接镜像给后级基准电流电路，通过镜像电压偏置方式产生基准电流源，无需运放电路，无需考虑环路补偿，降低了设计难度，使得电路更稳定可靠，根据实际工艺中电阻温度系数的情况，调节设计参数，即可达成低温漂的输出基准电流Iref。
实施例一的基准电流源电路，也可给出正温度系数或负温度系数的基准电流Iref。该基准电流源电路，其产生的低温漂的基准电流Iref，可应用在存储器电路中用于与存储单元的电流比较，能确保可提供更大的设计裕度，使得存储电路有更好的可靠性。如果存储单元电流有一定的温度系数，可通过调整设计系数给出相应温度系数的基准电流Iref进行补偿。
实施例二
基于实施一的基准电流源电路，如图3所示，第一NMOS管NM1、第二NMOS管NM2均为耗尽型NMOS管。
耗尽型NMOS管，阈值电压Vth低，易导通。
较佳的，第三PMOS管PM3、第四PMOS管PM4等比例镜像。
较佳的，第一电阻R1、第二电阻R2相等。
实施例三
基于实施一或实施例二，如图4所示，基准电流源电路还包括第三NMOS管NM3；
所述第二NMOS管NM2，其栅极接第一NMOS管NM1的栅极，其源漏中的第一端接第五PMOS管PM5的源漏中的第二端及第三NMOS管NM3的栅极，其源漏中的第二端经第三电阻R3串接到地GND；
所述第三NMOS管NM3，其源漏中的第一端接工作电压VDD，其源漏中的第二端接第五PMOS管PM5的栅极及第六PMOS管PM6的栅极，其源漏中的第二端同地GND之间并接有一偏置电流源Ibias；
第五PMOS管PM5的源漏中的第一端及第六PMOS管PM6的源漏中的第一端接工作电压VDD；
第六PMOS管PM6的源漏中的第二端用于输出基准电流Iref。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (5)

1.一种基准电流源电路，其特征在于，其包括第零NMOS管(NM0)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三PMOS管(PM3)、第四PMOS管(PM4)、第五PMOS管(PM5)、第六PMOS管(PM6)、第一三极管(Q1)、第二三极管(Q2)、第零电阻(R0)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)及运算放大器(OP)；
第三PMOS管(PM3)、第四PMOS管(PM4)的源漏中的第一端接工作电压(VDD)；
第三PMOS管(PM3)的源漏中的第二端经第一电阻(R1)串接到第一三极管(Q1)的发射极；
第一三极管(Q1)的集电极及基极接地(GND)；
第四PMOS管(PM4)的源漏中的第二端接第一NMOS管(NM1)的栅极及其源漏中的第一端；
第一NMOS管(NM1)的源漏中的第二端依次经第二电阻(R2)、第零电阻(R0)串接到第二三极管(Q2)的发射极；
第二三极管(Q2)的集电极及基极接地(GND)；
所述运算放大器(OP)，其输入正接第二电阻(R2)同第零电阻(R0)的串接点，其输入负接第一三极管(Q1)的发射极，其输出接第三PMOS管(PM3)的栅极、第四PMOS管(PM4)的栅极及第零NMOS管(NM0)的源漏中的第一端；
第零NMOS管(NM0)的源漏中的第二端接地(GND)；
第零NMOS管(NM0)的栅极用于外接启动复位信号(Ponrst)；
所述第二NMOS管(NM2)，其栅极接第一NMOS管(NM1)的栅极，其源漏中的第一端接第五PMOS管(PM5)的源漏中的第二端、第五PMOS管(PM5)的栅极及第六PMOS管(PM6)的栅极，其源漏中的第二端经第三电阻(R3)串接到地(GND)；
第五PMOS管(PM5)的源漏中的第一端及第六PMOS管(PM6)的源漏中的第一端接工作电压(VDD)；
第六PMOS管(PM6)的源漏中的第二端用于输出基准电流(Iref)。
2.根据权利要求1所述的基准电流源电路，其特征在于，
第一NMOS管(NM1)、第二NMOS管(NM2)均为耗尽型NMOS管。
3.根据权利要求1所述的基准电流源电路，其特征在于，
第三PMOS管(PM3)、第四PMOS管(PM4)等比例镜像。
4.根据权利要求1所述的基准电流源电路，其特征在于，
第一电阻(R1)、第二电阻(R2)相等。
5.根据权利要求1或2所述的基准电流源电路，其特征在于，
基准电流源电路还包括第三NMOS管(NM3)；
所述第二NMOS管(NM2)，其栅极接第一NMOS管(NM1)的栅极，其源漏中的第一端接第五PMOS管(PM5)的源漏中的第二端及第三NMOS管(NM3)的栅极，其源漏中的第二端经第三电阻(R3)串接到地(GND)；
所述第三NMOS管(NM3)，其源漏中的第一端接工作电压(VDD)，其源漏中的第二端接第五PMOS管(PM5)的栅极及第六PMOS管(PM6)的栅极，其源漏中的第二端同地(GND)之间并接有一偏置电流源(Ibias)；
第五PMOS管(PM5)的源漏中的第一端及第六PMOS管(PM6)的源漏中的第一端接工作电压(VDD)；
第六PMOS管(PM6)的源漏中的第二端用于输出基准电流(Iref)。
CN202011282561.7A 2020-11-17 2020-11-17 基准电流源电路 Active CN112230704B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011282561.7A CN112230704B (zh) 2020-11-17 2020-11-17 基准电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011282561.7A CN112230704B (zh) 2020-11-17 2020-11-17 基准电流源电路

Publications (2)

Publication Number Publication Date
CN112230704A true CN112230704A (zh) 2021-01-15
CN112230704B CN112230704B (zh) 2022-01-04

Family

ID=74123539

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011282561.7A Active CN112230704B (zh) 2020-11-17 2020-11-17 基准电流源电路

Country Status (1)

Country Link
CN (1) CN112230704B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137342A1 (en) * 2001-03-13 2003-07-24 Opris Ion E. Low-voltage bandgap reference circuit
CN101004618A (zh) * 2006-12-28 2007-07-25 东南大学 Cmos基准源电路
US20070285136A1 (en) * 2006-06-12 2007-12-13 Yazaki Corporation Load control device
CN103472877A (zh) * 2013-09-09 2013-12-25 电子科技大学 一种高精度基准电流源
CN104007777A (zh) * 2013-02-27 2014-08-27 中兴通讯股份有限公司 一种电流源产生器
CN104238611A (zh) * 2013-07-15 2014-12-24 西安电子科技大学 电流模带隙基准电流源
CN106557107A (zh) * 2015-09-28 2017-04-05 王坤祥 一种基准电流源
CN107121997A (zh) * 2017-05-08 2017-09-01 电子科技大学 一种具有自适应高阶补偿的高精度带隙基准源
CN107861562A (zh) * 2017-11-03 2018-03-30 中国科学院上海高等研究院 一种电流产生电路及其实现方法
CN107992158A (zh) * 2017-12-27 2018-05-04 湖南国科微电子股份有限公司 一种二次补偿低温漂的基准电流源
CN111142602A (zh) * 2019-12-12 2020-05-12 普冉半导体（上海）有限公司 一种带隙基准电压源快速启动电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137342A1 (en) * 2001-03-13 2003-07-24 Opris Ion E. Low-voltage bandgap reference circuit
US20070285136A1 (en) * 2006-06-12 2007-12-13 Yazaki Corporation Load control device
CN101004618A (zh) * 2006-12-28 2007-07-25 东南大学 Cmos基准源电路
CN104007777A (zh) * 2013-02-27 2014-08-27 中兴通讯股份有限公司 一种电流源产生器
CN104238611A (zh) * 2013-07-15 2014-12-24 西安电子科技大学 电流模带隙基准电流源
CN103472877A (zh) * 2013-09-09 2013-12-25 电子科技大学 一种高精度基准电流源
CN106557107A (zh) * 2015-09-28 2017-04-05 王坤祥 一种基准电流源
CN107121997A (zh) * 2017-05-08 2017-09-01 电子科技大学 一种具有自适应高阶补偿的高精度带隙基准源
CN107861562A (zh) * 2017-11-03 2018-03-30 中国科学院上海高等研究院 一种电流产生电路及其实现方法
CN107992158A (zh) * 2017-12-27 2018-05-04 湖南国科微电子股份有限公司 一种二次补偿低温漂的基准电流源
CN111142602A (zh) * 2019-12-12 2020-05-12 普冉半导体（上海）有限公司 一种带隙基准电压源快速启动电路

Also Published As

Publication number Publication date
CN112230704B (zh) 2022-01-04

Similar Documents

Publication Publication Date Title
US6815941B2 (en) Bandgap reference circuit
JP2008108009A (ja) 基準電圧発生回路
JP2008015925A (ja) 基準電圧発生回路
JP2597941B2 (ja) 基準回路及び出力電流の制御方法
JPH06224648A (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
CN111142602B (zh) 一种带隙基准电压源快速启动电路
US9710010B2 (en) Start-up circuit for bandgap reference
JP2002149252A (ja) バンドギャップレファレンス回路
US9535444B2 (en) Differential operational amplifier and bandgap reference voltage generating circuit
JP4829650B2 (ja) 差動増幅回路
CN111665897A (zh) 负温度系数的稳压源电路
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
US20160072486A1 (en) Sense amplifier with improved margin
CN112230704B (zh) 基准电流源电路
JP2008171177A (ja) 電源回路
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
JP2022106004A (ja) 半導体装置
CN114510104B (zh) 一种带隙基准启动电路
CN115185329B (zh) 一种带隙基准结构
CN214474691U (zh) 一种低功耗芯片的过温保护电路
US11320851B1 (en) All-MOSFET voltage reference circuit with stable bias current and reduced error
JP3424434B2 (ja) リーク電流補償回路
CN115328250B (zh) 一种基于dibl效应补偿的低功耗cmos电压基准源
JP2001142552A (ja) 温度補償型定電流回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant