CN113157041A - 一种宽输入带隙基准电压源 - Google Patents

Abstract

本发明提供了一种宽输入带隙基准电压源，包括：输入调整模块和基准源产生模块；所述输入调整模块用于接收一定范围内的外部电压源和调整输出波动范围较小的电压，所述输入调整模块包括稳压转换电路和电流源输出电路，所述稳压转换电路的输入端与外部电压源相接用于输出稳定电压至所述电流源输出电路，所述电流源输出电路用于提供独立电流源给所述基准源产生模块，所述基准源产生模块通过反馈来调整所述电流源电路的输出值；所述基准源产生模块用于产生高精度基准电压，所述基准源产生模块包括基准核电路和启动电路，所述启动电路与所述基准核电路耦接用于提供缓冲启动电压，本发明抑制比高、温度稳定性好，可应用于宽输入高精度的集成电路中。

Description

一种宽输入带隙基准电压源

技术领域

本发明涉及电子技术领域，尤其涉及到一种宽输入带隙基准电压源。

背景技术

在模拟集成电路中需要“基准”提供稳定的直流电压、直流电流，这样的基准几乎不受电源电压、温度的影响，被广泛应用于ADC/DAC等需要精确的电压基准来确定量化电压范围的产品中，例如控调、冰箱、电动车和工业设备等。传统的带隙基准电压源是将一个负温度系数和一个正温度系数的电压进行加权相加，就可以得到一个零温度系数的基准电压。而在某些集成电路芯片中常要求输入电源电压范围从几伏到几十伏的变化，如IGBT驱动芯片和充电器、适配器中恒压恒流控制芯片等，其对基准电压源的性能指标的要求也随之提高，但对于在工作条件复杂、精度要求较高的电路系统，传统带隙基准电压源己经不再适合应用，因此，需要设计性能稳定且可满足宽电压输入的宽输入带隙基准电压源。一款高性能的基准电路，应该具有较小的温度系数，同时具有较低的功耗和较高的电源电压抑制特性，适用于各类对精度要求较高且功耗低的集成电路芯片。传统的带隙基准电压源存在电路结构复杂，而且输出基准电压精度较差的问题。

综上所述，提供一种可进行宽电压输入、功耗较低、且适用范围广的宽输入带隙基准电压源，是本领域技术人员急需解决的问题。

发明内容

本方案针对上文提到的问题和需求，提出一种宽输入带隙基准电压源，其由于采取了如下技术方案而能够解决上述技术问题。

为实现上述目的，本发明提供如下技术方案：一种宽输入带隙基准电压源，包括：输入调整模块和基准源产生模块；

所述输入调整模块用于接收一定范围内的外部电压源和调整输出波动范围较小的电压，所述输入调整模块包括稳压转换电路和电流源输出电路，所述稳压转换电路的输入端与外部电压源相接用于输出稳定电压至所述电流源输出电路，所述稳压转换电路包括滤波器和电压跟随器，所述滤波器与所述电压跟随器电连接，所述电流源输出电路用于提供独立电流源给所述基准源产生模块，所述基准源产生模块通过反馈来调整所述电流源电路的输出值；

所述基准源产生模块用于产生高精度基准电压，所述基准源产生模块包括基准核电路和启动电路，所述启动电路与所述基准核电路耦接用于提供缓冲启动电压，所述启动电路设置在所述电流源输出电路与所述基准核电路之间。

进一步地，所述电流源输出电路包括运算放大器电路和镜像电流电路，通过调节所述运算放大器电路的增益以调节所述基准核电路产生的电源抑制性能，所述镜像电流电路用于提供偏置电流，所述运算放大器电路和所述镜像电流电路耦接。

更进一步地，所述基准核电路包括带隙基准电路、温度补偿电路、反馈环路和调整电路，所述带隙基准电路用于输出基准电压和通过镜像方式提供另一偏置电流，所述温度补偿电路用于对受温度影响的基准电压进行温度补偿，进而设置一高温补偿部分和低温补偿部分，所述反馈环路用于向所述带隙基准电路反馈调节电压使得所述带隙基准电路的电流镜对管中的电流一样，所述调整电路用于对所述带隙基准电路输出的基准电压进行调整输出。

更进一步地，所述带隙基准电路包括电流镜对管PMOS管M1、PMOS管M2、NPN型三极管Q1、NPN型三极管Q2、电阻R4和电阻R5，PMOS管M1的栅极与漏极相联后与PMOS管M2的栅极并接，PMOS管M1的源极与PMOS管M2的源极相连，PMOS管M1的漏极与NPN型三极管Q2的集电极并接，NPN型三极管Q2的发射极与电阻R4的一端和电阻R5的一端并接，电阻R4的另一端与NPN型三极管Q1的发射极相连，NPN型三极管Q1的集电极与PMOS管M2的漏极并接，电阻R5的另一端接地，NPN型三极管Q1的基极与NPN型三极管Q2的基极并接。

更进一步地，所述高温补偿部分包括NPN型三极管Q3，所述低温补偿部分包括NMOS管M7，NPN型三极管Q3的集电极接所述反馈环路的一端，NPN型三极管Q3的基极与所述调整电路的第一输入端相连，NPN型三极管Q3的发射极接地，NMOS管M7的栅极与所述调整电路的第二输入端相连，NMOS管M7的源极与电阻R5的一端并接。

更进一步地，所述反馈环路包括PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6和补偿电容C1，PMOS管M3的栅极与PMOS管M1的栅极并接，PMOS管M3的源极和NMOS管M4的源极与PMOS管M1的源极并接，PMOS管M3的漏极与NMOS管M6的漏极和NMOS管M6的栅极及NMOS管M5的栅极并接在一起，NMOS管M6的源极和NMOS管M5的源极均接地，NMOS管M5的漏极与NMOS管M4的漏极和补偿电容C1的一端并接形成调节电压输出端，所述调节电压输出端与所述电流源输出电路的输入端相连，NMOS管M4的栅极与PMOS管M2的漏极和NMOS管M7的漏极及NPN型三极管Q3的集电极并接在一起，补偿电容C1的另一端接地。

更进一步地，所述调整电路包括电阻R1、电阻R2、电阻R3和NMOS管M30，电阻R1的一端与NMOS管M30的源极相连，电阻R1的另一端与电阻R2的一端及NPN型三极管Q1的基极并接在一起形成基准电压输出端，电阻R2的另一端和电阻R3的一端与NMOS管M7的栅极并接，电阻R3的另一端与NPN型三极管Q3的基极连接在一起。

更进一步地，所述运算放大器电路包括PMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11、所述镜像电流电路包括NMOS管M12、NMOS管M13、PMOS管M14、PMOS管M15和PMOS管M16，PMOS管M8的栅极与PMOS管M2的栅极并接，PMOS管M8的源极与PMOS管M2的源极并接获取所述带隙基准电路提供的偏置电流，PMOS管M8的漏极与NMOS管M9的漏极、NMOS管M9的栅极和NMOS管M11的栅极并接在一起，NMOS管M9的源极与NMOS管M10的源极均接地，NMOS管M10的漏极与NMOS管M12的源极和NMOS管M13的源极并接在一起，NMOS管M12的漏极与PMOS管M14的漏极和PMOS管M14的源极并接在一起，PMOS管M14的源极和PMOS管M15的源极及PMOS管M16的源极并接，PMOS管M15的漏极与PMOS管M16的栅极及PMOS管M13的漏极并接在一起，PMOS管M16的漏极与NMOS管M11的漏极并接形成所述运算放大器电路的输出端，所述NMOS管M12的栅极为所述运算放大器电路的正相输入端，所述NMOS管M13的栅极为所述运算放大器电路的反相输入端。

更进一步地，所述电流源输出电路包括PMOS管M17、PMOS管M18、PMOS管M19和电阻R4，PMOS管M17和PMOS管M18组成电流镜像对，PMOS管M17的漏极与PMOS管M18的漏极分别与所述运算放大器电路的正相输入端和所述运算放大器电路的反相输入端对应连接，所述运算放大器电路的输出端与PMOS管M17的栅极和PMOS管M18的栅极并接在一起使得PMOS管M17和PMOS管M18的漏极电压相同。

更进一步地，所述启动电路包括NMOS管M20、NMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26、PMOS管M27、NMOS管M28和NMOS管M29，NMOS管M20的漏极与NMOS管M21的栅极、PMOS管M22的栅极、PMOS管M22的漏极和PMOS管M23的栅极并接在一起，NMOS管M21的漏极与PMOS管M23的漏极、PMOS管M24的漏极、PMOS管M24的栅极和PMOS管M27的栅极并接在一起，PMOS管M22的源极与PMOS管M23的源极、PMOS管M24的源极、PMOS管M26的源极和PMOS管M27的源极并接在一起，PMOS管M25的栅极与PMOS管M25的漏极和PMOS管M26的漏极并接，PMOS管M27的漏极与NMOS管M28的漏极、NMOS管M28的栅极及NMOS管M29的栅极并接在一起，NMOS管M20的源极、NMOS管M21的源极、PMOS管M25的源极、NMOS管M28的源极和NMOS管M29的源极均接地，NMOS管M20的栅极接所述基准电压输出端，NMOS管M29的漏极与PMOS管M1的栅极相连接，调节节点电压V1确保电路正常启动工作。

从上述的技术方案可以看出，本发明的有益效果是：本发明可可进行宽电压输入、功耗较低、且适用范围广。

除了上面所描述的目的、特征和优点之外，下文中将结合附图对实施本发明的最优实施例进行更详尽的描述，以便能容易地理解本发明的特征和优点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下文将对本发明实施例或现有技术描述中所需要使用的附图作简单地介绍，其中，附图仅仅用于展示本发明的一些实施例，而非将本发明的全部实施例限制于此。

图1为本发明一种宽输入带隙基准电压源的组成结构示意图。

图2为本发明中基准核电路的电路结构示意图。

图3为本发明中电流源输出电路的电路结构示意图。

图4为本发明中启动电路的电路结构示意图。

附图标记：

带隙基准电路1、反馈环路2、温度补偿电路3、运算放大器电路4、电流源输出电路5和启动电路6。

具体实施方式

为了使得本发明的技术方案的目的、技术方案和优点更加清楚，下文中将结合本发明具体实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。附图中相同的附图标记代表相同的部件。需要说明的是，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供了一种可可进行宽电压输入、功耗较低、且适用范围广的宽输入带隙基准电压源。如图1至图4所示，该电路包括：输入调整模块和基准源产生模块。所述输入调整模块用于接收一定范围内的外部电压源和调整输出波动范围较小的电压，所述输入调整模块包括稳压转换电路和电流源输出电路5，所述稳压转换电路的输入端与外部电压源相接用于输出稳定电压至所述电流源输出电路5，所述稳压转换电路包括滤波器和电压跟随器，所述滤波器与所述电压跟随器电连接，所述电流源输出电路5用于提供独立电流源给所述基准源产生模块，所述基准源产生模块通过反馈来调整所述电流源电路的输出值，其中，所述电流源输出电路5包括运算放大器电路4和镜像电流电路，通过调节所述运算放大器电路4的增益以调节所述基准核电路产生的电源抑制性能，所述镜像电流电路用于提供偏置电流，所述运算放大器电路4和所述镜像电流电路耦接。

所述基准源产生模块用于产生高精度基准电压，所述基准源产生模块包括基准核电路和启动电路6，所述启动电路6与所述基准核电路耦接用于提供缓冲启动电压，所述启动电路6设置在所述电流源输出电路5与所述基准核电路之间。而所述基准核电路包括带隙基准电路1、温度补偿电路3、反馈环路2和调整电路，所述带隙基准电路1用于输出基准电压和通过镜像方式提供另一偏置电流，所述温度补偿电路3用于对受温度影响的基准电压进行温度补偿，进而设置一高温补偿部分和低温补偿部分，所述反馈环路2用于向所述带隙基准电路1反馈调节电压使得所述带隙基准电路1的电流镜对管中的电流一样，所述调整电路用于对所述带隙基准电路1输出的基准电压进行调整输出。

通过提高基准电路的电源抑制比可减小电源电压噪音对基准电压的影响。系统中的基准核电路可为其它模块电路提供镜像偏置电流，亦可通过反馈调节输出基准电压，如图2所示，所述带隙基准电路1包括电流镜对管PMOS管M1、PMOS管M2、NPN型三极管Q1、NPN型三极管Q2、电阻R4和电阻R5，PMOS管M1的栅极与漏极相联后与PMOS管M2的栅极并接，PMOS管M1的源极与PMOS管M2的源极相连，PMOS管M1的漏极与NPN型三极管Q2的集电极并接，NPN型三极管Q2的发射极与电阻R4的一端和电阻R5的一端并接，电阻R4的另一端与NPN型三极管Q1的发射极相连，NPN型三极管Q1的集电极与PMOS管M2的漏极并接，电阻R5的另一端接地，NPN型三极管Q1的基极与NPN型三极管Q2的基极并接。电路中的电源电压VCC由电流源输出电路5提供，而调节电压V2为电流源输出电路5的控制电压，因为带隙基准电压VREF和温度的关系影响到带隙基准电压的精度，故需要额外的电路进行修正补偿，在高温部分加入正温度系数的高阶小电流和在低温部分加入正温度系数的高阶小电流，提高基准电压的温漂特性，具体地，所述高温补偿部分包括NPN型三极管Q3，所述低温补偿部分包括NMOS管M7，NPN型三极管Q3的集电极接所述反馈环路2的一端，NPN型三极管Q3的基极与所述调整电路的第一输入端相连，NPN型三极管Q3的发射极接地，NMOS管M7的栅极与所述调整电路的第二输入端相连，NMOS管M7的源极与电阻R5的一端并接。因为反馈环路2使得电流镜对管PMOS管M1、PMOS管M2的漏极节点电压相等，同时电流镜对管使得M1和M2的漏电流Ids相等，通过三极管Q3的集电极电流和NMOS管M7的漏电流对带隙基准电压VREF进行三阶补偿，根据温度函数和节点电压知计算可集电极电流是对温度增加指数而增加的。通过合理的设置电阻R2和电阻R3的值及比值可得到较好的补偿结果。

为了确保电流镜对管使得M1和M2的漏电流Ids相等，需使电流镜对管PMOS管M1、PMOS管M2的漏极节点电压相等，这可通过反馈环路2来实现，具体地，所述反馈环路2包括PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6和补偿电容C1，PMOS管M3的栅极与PMOS管M1的栅极并接，PMOS管M3的源极和NMOS管M4的源极与PMOS管M1的源极并接，PMOS管M3的漏极与NMOS管M6的漏极和NMOS管M6的栅极及NMOS管M5的栅极并接在一起，NMOS管M6的源极和NMOS管M5的源极均接地，NMOS管M5的漏极与NMOS管M4的漏极和补偿电容C1的一端并接形成调节电压输出端，所述调节电压输出端与所述电流源输出电路5的输入端相连，NMOS管M4的栅极与PMOS管M2的漏极和NMOS管M7的漏极及NPN型三极管Q3的集电极并接在一起，补偿电容C1的另一端接地，补偿电容C1可以增加反馈环路的稳定性。在系统正常工作过程中，当外界影响使得PMOS管M1的漏极节点电压增加，则导致PMOS管M3的漏电流减小，进而因为镜像对管NMOS管M5和NMOS管M6的存在而使得M30的栅极电压增加，导致对应的带隙基准电压VREF跟随增加，然后NPN型三极管Q1的集电极电流也会增加，进而导致PMOS管M1的漏极节点电压降低达到稳定目的。

具体地，所述调整电路包括电阻R1、电阻R2、电阻R3和NMOS管M30，电阻R1的一端与NMOS管M30的源极相连，电阻R1的另一端与电阻R2的一端及NPN型三极管Q1的基极并接在一起形成基准电压输出端，电阻R2的另一端和电阻R3的一端与NMOS管M7的栅极并接，电阻R3的另一端与NPN型三极管Q3的基极连接在一起。电阻R2和电阻R3的设置可影响三极管Q3的集电极电流和NMOS管M7的漏电流进而影响补偿结果，而通过合理的设置电阻R2和电阻R3的值及比值可得到较好的补偿结果。

具体地，所述运算放大器电路4包括PMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11、所述镜像电流电路包括NMOS管M12、NMOS管M13、PMOS管M14、PMOS管M15和PMOS管M16，PMOS管M8的栅极与PMOS管M2的栅极并接，PMOS管M8的源极与PMOS管M2的源极并接获取所述带隙基准电路1提供的偏置电流，PMOS管M8的漏极与NMOS管M9的漏极、NMOS管M9的栅极和NMOS管M11的栅极并接在一起，NMOS管M9的源极与NMOS管M10的源极均接地，NMOS管M10的漏极与NMOS管M12的源极和NMOS管M13的源极并接在一起，NMOS管M12的漏极与PMOS管M14的漏极和PMOS管M14的源极并接在一起，PMOS管M14的源极和PMOS管M15的源极及PMOS管M16的源极并接，PMOS管M15的漏极与PMOS管M16的栅极及PMOS管M13的漏极并接在一起，PMOS管M16的漏极与NMOS管M11的漏极并接形成所述运算放大器电路4的输出端，所述NMOS管M12的栅极为所述运算放大器电路4的正相输入端，所述NMOS管M13的栅极为所述运算放大器电路4的反相输入端。其中，因为运算放大器电路4的偏置电流由基准核电路提供，其增益可影响电流源输出电路5中的输出电流。所述运算放大器电路4为一二级运放结构。

独立电流源可隔断外部输入电源电压和基准核电路，减小电源电压噪音对基准电压的影响，并通过提供电流源为基准核电路提供能量，并由基准核电路调节电流源输出电路5的输出电流。如图3所示，所述电流源输出电路5包括PMOS管M17、PMOS管M18、PMOS管M19和电阻R4，PMOS管M17和PMOS管M18组成电流镜像对，PMOS管M17的漏极与PMOS管M18的漏极分别与所述运算放大器电路4的正相输入端和所述运算放大器电路4的反相输入端对应连接，所述运算放大器电路4的输出端与PMOS管M17的栅极和PMOS管M18的栅极并接在一起使得PMOS管M17和PMOS管M18的漏极电压相同。因为调节电压V2是PMOS管M30的栅极电压，则相对于电流镜对管PMOS管M1、PMOS管M2的漏极节点电压有个以及运放增益，在常态下，则V2是比较确定的，进而通过设置PMOS管M19的宽长比可以得到确定的流过PMOS管M17的电流值，然后计算出基准核电路中流入的电流源输出电路的电流值，通过这两个电流值之和得到流过M31的电流，通过设置电阻R4和M31的宽长比，可得到需要电流。当电源VCC1中的噪音使得VCC的电压增加时，流过M31的电流线性增加，而流过PMOS管M17的电流值相对于VCC的电压二次方增加，从而使得基准核电路中流入的电流源输出电路的电流值减小，进而抑制VCC的增加。

如图4所示，所述启动电路6包括NMOS管M20、NMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26、PMOS管M27、NMOS管M28和NMOS管M29，NMOS管M20的漏极与NMOS管M21的栅极、PMOS管M22的栅极、PMOS管M22的漏极和PMOS管M23的栅极并接在一起，NMOS管M21的漏极与PMOS管M23的漏极、PMOS管M24的漏极、PMOS管M24的栅极和PMOS管M27的栅极并接在一起，PMOS管M22的源极与PMOS管M23的源极、PMOS管M24的源极、PMOS管M26的源极和PMOS管M27的源极并接在一起，PMOS管M25的栅极与PMOS管M25的漏极和PMOS管M26的漏极并接，PMOS管M27的漏极与NMOS管M28的漏极、NMOS管M28的栅极及NMOS管M29的栅极并接在一起，NMOS管M20的源极、NMOS管M21的源极、PMOS管M25的源极、NMOS管M28的源极和NMOS管M29的源极均接地，NMOS管M20的栅极接所述基准电压输出端，NMOS管M29的漏极与PMOS管M1的栅极相连接，调节节点电压V1确保电路正常启动工作。因为在上电过程中，运算放大器的输出会被耦合到高电平，但如果VCC的电压为零，则其没有偏置就不能正常工作，这是一个零稳态点，而为确保电路在启动时脱离零稳态点进而正常工作，需要设置启动电路，当VREF为零时，PMOS管M23不导通，NMOS管M21导通，其电流流过PMOS管M24，在通过电流镜像到PMOS管M26的支路上，由NMOS管M25产生压降，同时NMOS管M28和NMOS管M29组成的镜像单元使得NMOS管M29导通，将节点电压V1拉倒低电位，NMOS管M20导通，则NMOS管M21不导通，PMOS管M23导通使得PMOS管M24至M26的栅电压接近VCC1，使得PMOS管M24至M26不导通，进而节点电压V1不受启动影响。保证电路正常工作。

应当说明的是，本发明所述的实施方式仅仅是实现本发明的优选方式，对属于本发明整体构思，而仅仅是显而易见的改动，均应属于本发明的保护范围之内。

Claims (10)

1.一种宽输入带隙基准电压源，其特征在于，包括：输入调整模块和基准源产生模块；

所述输入调整模块用于接收一定范围内的外部电压源和调整输出波动范围较小的电压，所述输入调整模块包括稳压转换电路和电流源输出电路，所述稳压转换电路的输入端与外部电压源相接用于输出稳定电压至所述电流源输出电路，所述稳压转换电路包括滤波器和电压跟随器，所述滤波器与所述电压跟随器电连接，所述电流源输出电路用于提供独立电流源给所述基准源产生模块，所述基准源产生模块通过反馈来调整所述电流源电路的输出值；

所述基准源产生模块用于产生高精度基准电压，所述基准源产生模块包括基准核电路和启动电路，所述启动电路与所述基准核电路耦接用于提供缓冲启动电压，所述启动电路设置在所述电流源输出电路与所述基准核电路之间。

2.如权利要求1所述的宽输入带隙基准电压源，其特征在于，所述电流源输出电路包括运算放大器电路和镜像电流电路，通过调节所述运算放大器电路的增益以调节所述基准核电路产生的电源抑制性能，所述镜像电流电路用于提供偏置电流，所述运算放大器电路和所述镜像电流电路耦接。

3.如权利要求2所述的宽输入带隙基准电压源，其特征在于，所述基准核电路包括带隙基准电路、温度补偿电路、反馈环路和调整电路，所述带隙基准电路用于输出基准电压和通过镜像方式提供另一偏置电流，所述温度补偿电路用于对受温度影响的基准电压进行温度补偿，进而设置一高温补偿部分和低温补偿部分，所述反馈环路用于向所述带隙基准电路反馈调节电压使得所述带隙基准电路的电流镜对管中的电流一样，所述调整电路用于对所述带隙基准电路输出的基准电压进行调整输出。

4.如权利要求3所述的宽输入带隙基准电压源，其特征在于，所述带隙基准电路包括电流镜对管PMOS管M1、PMOS管M2、NPN型三极管Q1、NPN型三极管Q2、电阻R4和电阻R5，PMOS管M1的栅极与漏极相联后与PMOS管M2的栅极并接，PMOS管M1的源极与PMOS管M2的源极相连，PMOS管M1的漏极与NPN型三极管Q2的集电极并接，NPN型三极管Q2的发射极与电阻R4的一端和电阻R5的一端并接，电阻R4的另一端与NPN型三极管Q1的发射极相连，NPN型三极管Q1的集电极与PMOS管M2的漏极并接，电阻R5的另一端接地，NPN型三极管Q1的基极与NPN型三极管Q2的基极并接。

5.如权利要求4所述的宽输入带隙基准电压源，其特征在于，所述高温补偿部分包括NPN型三极管Q3，所述低温补偿部分包括NMOS管M7，NPN型三极管Q3的集电极接所述反馈环路的一端，NPN型三极管Q3的基极与所述调整电路的第一输入端相连，NPN型三极管Q3的发射极接地，NMOS管M7的栅极与所述调整电路的第二输入端相连，NMOS管M7的源极与电阻R5的一端并接。

6.如权利要求5所述的宽输入带隙基准电压源，其特征在于，所述反馈环路包括PMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6和补偿电容C1，PMOS管M3的栅极与PMOS管M1的栅极并接，PMOS管M3的源极和NMOS管M4的源极与PMOS管M1的源极并接，PMOS管M3的漏极与NMOS管M6的漏极和NMOS管M6的栅极及NMOS管M5的栅极并接在一起，NMOS管M6的源极和NMOS管M5的源极均接地，NMOS管M5的漏极与NMOS管M4的漏极和补偿电容C1的一端并接形成调节电压输出端，所述调节电压输出端与所述电流源输出电路的输入端相连，NMOS管M4的栅极与PMOS管M2的漏极和NMOS管M7的漏极及NPN型三极管Q3的集电极并接在一起，补偿电容C1的另一端接地。

7.如权利要求6所述的宽输入带隙基准电压源，其特征在于，所述调整电路包括电阻R1、电阻R2、电阻R3和NMOS管M30，电阻R1的一端与NMOS管M30的源极相连，电阻R1的另一端与电阻R2的一端及NPN型三极管Q1的基极并接在一起形成基准电压输出端，电阻R2的另一端和电阻R3的一端与NMOS管M7的栅极并接，电阻R3的另一端与NPN型三极管Q3的基极连接在一起。

8.如权利要求7所述的宽输入带隙基准电压源，其特征在于，所述运算放大器电路包括PMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11、所述镜像电流电路包括NMOS管M12、NMOS管M13、PMOS管M14、PMOS管M15和PMOS管M16，PMOS管M8的栅极与PMOS管M2的栅极并接，PMOS管M8的源极与PMOS管M2的源极并接获取所述带隙基准电路提供的偏置电流，PMOS管M8的漏极与NMOS管M9的漏极、NMOS管M9的栅极和NMOS管M11的栅极并接在一起，NMOS管M9的源极与NMOS管M10的源极均接地，NMOS管M10的漏极与NMOS管M12的源极和NMOS管M13的源极并接在一起，NMOS管M12的漏极与PMOS管M14的漏极和PMOS管M14的源极并接在一起，PMOS管M14的源极和PMOS管M15的源极及PMOS管M16的源极并接，PMOS管M15的漏极与PMOS管M16的栅极及PMOS管M13的漏极并接在一起，PMOS管M16的漏极与NMOS管M11的漏极并接形成所述运算放大器电路的输出端，所述NMOS管M12的栅极为所述运算放大器电路的正相输入端，所述NMOS管M13的栅极为所述运算放大器电路的反相输入端。

9.如权利要求8所述的宽输入带隙基准电压源，其特征在于，所述电流源输出电路包括PMOS管M17、PMOS管M18、PMOS管M19和电阻R4，PMOS管M17和PMOS管M18组成电流镜像对，PMOS管M17的漏极与PMOS管M18的漏极分别与所述运算放大器电路的正相输入端和所述运算放大器电路的反相输入端对应连接，所述运算放大器电路的输出端与PMOS管M17的栅极和PMOS管M18的栅极并接在一起使得PMOS管M17和PMOS管M18的漏极电压相同。

10.如权利要求9所述的宽输入带隙基准电压源，其特征在于，所述启动电路包括NMOS管M20、NMOS管M21、PMOS管M22、PMOS管M23、PMOS管M24、PMOS管M25、PMOS管M26、PMOS管M27、NMOS管M28和NMOS管M29，NMOS管M20的漏极与NMOS管M21的栅极、PMOS管M22的栅极、PMOS管M22的漏极和PMOS管M23的栅极并接在一起，NMOS管M21的漏极与PMOS管M23的漏极、PMOS管M24的漏极、PMOS管M24的栅极和PMOS管M27的栅极并接在一起，PMOS管M22的源极与PMOS管M23的源极、PMOS管M24的源极、PMOS管M26的源极和PMOS管M27的源极并接在一起，PMOS管M25的栅极与PMOS管M25的漏极和PMOS管M26的漏极并接，PMOS管M27的漏极与NMOS管M28的漏极、NMOS管M28的栅极及NMOS管M29的栅极并接在一起，NMOS管M20的源极、NMOS管M21的源极、PMOS管M25的源极、NMOS管M28的源极和NMOS管M29的源极均接地，NMOS管M20的栅极接所述基准电压输出端，NMOS管M29的漏极与PMOS管M1的栅极相连接，调节节点电压V1确保电路正常启动工作。

Images