CN110377096A - 高电源抑制比低温漂的带隙基准源 - Google Patents
高电源抑制比低温漂的带隙基准源 Download PDFInfo
- Publication number
- CN110377096A CN110377096A CN201910756675.1A CN201910756675A CN110377096A CN 110377096 A CN110377096 A CN 110377096A CN 201910756675 A CN201910756675 A CN 201910756675A CN 110377096 A CN110377096 A CN 110377096A
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- tube
- pmos
- drain electrode
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 43
- 239000003990 capacitor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 7
- 230000010076 replication Effects 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000007306 turnover Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
高电源抑制比低温漂的带隙基准源，包括预稳压模块、预稳压启动模块、基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块，预稳压启动模块、基准电流源启动模块和带隙基准核心启动模块分别用于在上电时启动预稳压模块、基准电流源模块和带隙基准核心模块；预稳压模块用于产生局部电压为基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块供电，预稳压模块中结合自偏置带隙基准和翻转电压跟随器，提高了带隙基准源的电源抑制比；基准电流源模块用于产生内部基准电流，通过增添第三条电路改善带隙基准源的电源抑制比；带隙基准核心模块对温度高阶项进行分段线性补偿，具有低温漂的特性。
Description
技术领域
本发明涉及电子电路技术，具体涉及一种高电源抑制比低温漂的带隙基准源。
背景技术
带隙基准电路作为DC/DC转换器、AC/DC转换器、线性稳压器、数模转换器等电路中不可或缺的模块，它的性能好坏决定着整个模拟电路乃至芯片的性能好坏与功能实现。在混合信号系统中，由于数字电路模块的高频率耦合噪声可以通过源、地及模拟数字接口馈通到模拟电路模块，那么会对敏感的模拟电路产生致命影响，所以带隙基准的电源纹波噪声抑制能力越来越引起IC行业的重视。但是，传统的带隙基准电路的温度特性以及电源抑制比普遍较差，严重影响芯片的性能。
发明内容
针对上述传统基准源中电源抑制比低、温度特性差的问题，本发明提出一种带隙基准电路，带隙基准核心模块利用分段线性补偿法实现温度高阶项的补偿，实现了低温漂；提出预稳压模块采用翻转电压跟随器(FVF)结构，产生局部电压为基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块供电，达到抑制电源纹波的效果；另外基准电流源模块增添第三条电路、带隙基准核心电路采用共源共栅电流镜，有效改善了带隙基准源的电源抑制比；带隙基准核心模块的输出端引入RC低通滤波电路，进一步改善了带隙基准电路在高频处的电源抑制比。
本发明的技术方案如下：
高电源抑制比低温漂的带隙基准源，包括预稳压模块、预稳压启动模块、基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块，
所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；
所述预稳压模块用于产生局部电压为所述基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块供电；
所述基准电流源启动模块用于在上电时启动所述基准电流源模块，并在所述基准电流源模块正常工作后退出；
所述基准电流源模块用于产生内部基准电流；
所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；
其特征在于，所述带隙基准核心模块包括跨导运算放大器、第四三极管、第五三极管、第六三极管、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第六电容、第七电容、第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第三十五PMOS管、第三十六PMOS管、第三十七PMOS管、第十八NMOS管和第十九NMOS管，其中第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第三十五PMOS管、第三十六PMOS管和第三十七PMOS管的衬底连接电源电压；
第二十三PMOS管的栅漏短接并连接第二十四PMOS管的源极，其源极连接第二十五PMOS管、第二十七PMOS管、第二十九PMOS管、第三十一PMOS管、第三十二PMOS管、第三十四PMOS管、第三十五PMOS管和第三十六PMOS管的源极并连接所述局部电压；
第十八NMOS管用于将所述内部基准电流复制到第十八NMOS管所在支路，其漏极连接第二十六PMOS管、第二十八PMOS管、第三十PMOS管、第三十三PMOS管和第三十七PMOS管的栅极以及第二十四PMOS管的栅极和漏极；
第四三极管的基极和集电极接地，其发射极通过第十电阻后连接跨导运算放大器的负向输入端；
第五三极管的基极和集电极接地，其发射极连接跨导运算放大器的正向输入端并通过第十一电阻后连接第二十八PMOS管的漏极；
跨导运算放大器的供电电压为所述局部电压，其基准电流为所述内部基准电流，其负向输入端通过第九电阻后连接第二十六PMOS管的漏极，其输出端连接第二十五PMOS管、第二十七PMOS管、第二十九PMOS管、第三十二PMOS管和第三十六PMOS管的栅极并通过第六电容后连接所述局部电压；
第二十五PMOS管的漏极连接第二十六PMOS管的源极，第二十七PMOS管的漏极连接第二十八PMOS管的源极，第二十九PMOS管的漏极连接第三十PMOS管的源极，
第三十三PMOS管的源极连接第三十二PMOS管的漏极，其漏极连接第十九NMOS管的栅极并通过第十三电阻后接地；
第三十七PMOS管的源极连接第三十六PMOS管的漏极，其漏极作为所述带隙基准源的输出端并通过第七电容后接地；
第十四电阻和第十五电阻串联并接在所述带隙基准源的输出端和第六三极管的发射极之间；
第六三极管的基极和集电极接地；
第三十一PMOS管的栅极连接第三十PMOS管的漏极并通过第十二电阻后接地，其漏极连接第三十五PMOS管的漏极以及第十四电阻和第十五电阻的串联点；
第十九NMOS管的漏极连接第三十四PMOS管的栅极和漏极以及第三十五PMOS管的栅极，其源极接地。
具体的，所述带隙基准核心启动模块包括第二十二PMOS管、第十六NMOS管和第十七NMOS管，其中第二十二PMOS管的衬底连接电源电压；
第二十二PMOS管的栅漏短接并连接第十六NMOS管的漏极和第十七NMOS管的栅极，其源极连接所述局部电压；
第十六NMOS管的栅极连接所述带隙基准源的输出端，其源极连接第十七NMOS管的源极并接地；
第十七NMOS管的漏极连接所述带隙基准核心模块中跨导运算放大器的输出端。
具体的，所述预稳压模块包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第二电容、第三电容、第四电容、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，其中第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管的衬底连接电源电压；
第二PMOS管的栅极连接第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管和第十二PMOS管的栅极以及第五PMOS管的漏极，其源极连接第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的源极并连接电源电压，其漏极连接第三PMOS管的源极；
第三NMOS管的栅漏短接并连接第三PMOS管的漏极和第四NMOS管的栅极，其源极连接第一三极管的发射极；
第二三极管的基极连接第一三极管的基极和集电极以及第三三极管的基极和集电极并接地，其发射极连接第四NMOS管的源极，其集电极通过第二电阻后接地；
第七PMOS管的栅极连接第三PMOS管、第五PMOS管、第九PMOS管、第十一PMOS管和第十三PMOS管的栅极以及第四NMOS管的漏极并通过第一电阻后连接第五PMOS管的漏极，其源极连接第六PMOS管的漏极，其漏极产生内部基准电压并分别通过第三电阻后连接第三三极管的发射极和通过第二电容后接地；
第四PMOS管的漏极连接第五PMOS管的源极；
第九PMOS管的源极连接第八PMOS管的漏极，其漏极连接第五NMOS管和第九NMOS管的栅极并通过第四电阻后连接第六NMOS管和第十NMOS管的栅极以及第五NMOS管的漏极；
第六NMOS管的漏极连接第五NMOS管的源极，其源极连接第七NMOS管和第十NMOS管的源极并接地；
第十一PMOS管的源极连接第十PMOS管的漏极，其漏极连接第七NMOS管的栅极和漏极以及第八NMOS管的栅极；
第十三PMOS管的源极连接第十二PMOS管的漏极，其漏极连接第十四PMOS管的栅极和第八NMOS管的漏极；
第十五PMOS管的栅极连接所述内部基准电压，其源极连接第十四PMOS管的漏极并输出所述局部电压，其漏极连接第八NMOS管的源极和第九NMOS管的漏极；
第九NMOS管的源极连接第十NMOS管的漏极；
第三电容的一端连接电源电压，另一端通过第五电阻后连接第十四PMOS管的栅极；
第四电容接在第十四PMOS管的漏极和地之间。
具体的，所述预稳压启动模块包括第一电容、第一PMOS管、第一NMOS管和第二NMOS管，其中第一PMOS管的衬底连接电源电压；
第一PMOS管的栅漏短接并连接第一NMOS管的漏极和第二NMOS管的栅极，其源极连接电源电压；
第一NMOS管的栅极连接所述预稳压模块产生的所述内部基准电压，其源极连接第二NMOS管的源极并接地；
第二NMOS管的漏极连接所述预稳压模块中第三PMOS管的栅极；
第一电容接在第一NMOS管的漏极和地之间。
具体的，所述基准电流源模块包括第五电容、第六电阻、第七电阻、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管，其中第十六PMOS管、第十七PMOS管、第十八PMOS管和第十九PMOS管的衬底连接电源电压，第六电阻为负温度系数的多晶硅电阻，第七电阻为正温度系数的N阱电阻；
第十四NMOS管的栅漏短接并连接第十五NMOS管的栅极和第十八PMOS管的漏极，其源极连接第十三NMOS管的源极并通过第六电阻和第七电阻的串联结构后接地；
第十七PMOS管的栅漏短接并连接第十六PMOS管、第十八PMOS管和第十九PMOS管的栅极以及第十三NMOS管的漏极，其源极连接第十六PMOS管、第十八PMOS管和第十九PMOS管的源极并连接所述局部电压；
第十五NMOS管的漏极连接第十九PMOS管的漏极和第十三NMOS管的栅极并通过第五电容后接地，其源极连接第十一NMOS管和第十二NMOS管的源极并接地；
第十一NMOS管的栅极连接第十二NMOS管的栅极和漏极以及第十六PMOS管的漏极，其漏极输出所述内部基准电流；
所述带隙基准核心模块中第十八NMOS管的栅极连接第十一NMOS管的栅极，其源极接地，第十八NMOS管用于将第十一NMOS管支路的内部基准电流复制到第十八NMOS管支路。
具体的，所述基准电流源启动模块包括第八电阻、第二十PMOS管和第二十一PMOS管，其中第二十PMOS管和第二十一PMOS管的衬底连接电源电压；
第二十PMOS管的栅极连接所述基准电流源模块中第十七PMOS管的栅极，其源极连接第二十一PMOS管的源极并连接所述局部电压，其漏极连接第二十一PMOS管的栅极并通过第八电阻后接地；
第二十一PMOS管的漏极连接所述基准电流源模块中第十三NMOS管的栅极。
具体的，所述跨导运算放大器为折叠式或对称式的单级跨导运算放大器。
本发明的有益效果为：本发明提出的带隙基准核心模块利用分段线性补偿法实现温度高阶项的补偿，具有低温漂的特性；另外通过预稳压模块采用翻转电压跟随器结构、基准电流源模块增添第三条电路、带隙基准核心模块采用共源共栅电流镜、带隙基准电路的输出端引入RC低通滤波电路等技术有效改善了基准源的电源抑制比PSR。
附图说明
图1所示是本发明提出的一种高电源抑制比低温漂的带隙基准源在实施例中的具体实现结构图。
图2所示是本发明提出的一种高电源抑制比低温漂的带隙基准源的温度特性曲线示意图。
图3所示是本发明提出的一种高电源抑制比低温漂的带隙基准源的PSR特性曲线示意图。
具体实施方式
下面结合附图和具体实施例，详细描述本发明的技术方案。
本发明提出一种高电源抑制比低温漂的带隙基准源，包括预稳压模块、预稳压启动模块、基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块，其中预稳压模块用于产生局部电压Vpre为基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块供电，本实施例中提出一种基于翻转电压跟随器(FVF)结构的预稳压模块，如图1所示，本实施例中预稳压模块包括第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第二电容C2、第三电容C3、第四电容C4、第二PMOS管M4、第三PMOS管M5、第四PMOS管M7、第五PMOS管M8、第六PMOS管M10、第七PMOS管M11、第八PMOS管M12、第九PMOS管M13、第十PMOS管M14、第十一PMOS管M15、第十二PMOS管M18、第十三PMOS管M19、第十四PMOS管M22、第十五PMOS管M23、第三NMOS管M6、第四NMOS管M9、第五NMOS管M16、第六NMOS管M17、第七NMOS管M20、第八NMOS管M21、第九NMOS管M24和第十NMOS管M25，其中第二PMOS管M4、第三PMOS管M5、第四PMOS管M7、第五PMOS管M8、第六PMOS管M10、第七PMOS管M11、第八PMOS管M12、第九PMOS管M13、第十PMOS管M14、第十一PMOS管M15、第十二PMOS管M18、第十三PMOS管M19、第十四PMOS管M22和第十五PMOS管M23的衬底连接电源电压VDD；第二PMOS管M4的栅极连接第四PMOS管M7、第六PMOS管M10、第八PMOS管M12、第十PMOS管M14和第十二PMOS管M18的栅极以及第五PMOS管M8的漏极，其源极连接第四PMOS管M7、第六PMOS管M10、第八PMOS管M12、第十PMOS管M14、第十二PMOS管M18和第十四PMOS管M22的源极并连接电源电压VDD，其漏极连接第三PMOS管M5的源极；第三NMOS管M6的栅漏短接并连接第三PMOS管M5的漏极和第四NMOS管M9的栅极，其源极连接第一三极管Q1的发射极；第二三极管Q2的基极连接第一三极管Q1的基极和集电极以及第三三极管Q3的基极和集电极并接地，其发射极连接第四NMOS管M9的源极，其集电极通过第二电阻R2后接地；第七PMOS管M11的栅极连接第三PMOS管M5、第五PMOS管M8、第九PMOS管M13、第十一PMOS管M15和第十三PMOS管M19的栅极以及第四NMOS管M9的漏极并通过第一电阻R1后连接第五PMOS管M8的漏极，其源极连接第六PMOS管M10的漏极，其漏极产生内部基准电压Vref并分别通过第三电阻R3后连接第三三极管Q3的发射极和通过第二电容C2后接地；第四PMOS管M7的漏极连接第五PMOS管M8的源极；第九PMOS管M13的源极连接第八PMOS管M12的漏极，其漏极连接第五NMOS管M16和第九NMOS管M24的栅极并通过第四电阻R4后连接第六NMOS管M17和第十NMOS管M25的栅极以及第五NMOS管M16的漏极；第六NMOS管M17的漏极连接第五NMOS管M16的源极，其源极连接第七NMOS管M20和第十NMOS管M25的源极并接地；第十一PMOS管M15的源极连接第十PMOS管M14的漏极，其漏极连接第七NMOS管M20的栅极和漏极以及第八NMOS管M21的栅极；第十三PMOS管M19的源极连接第十二PMOS管M18的漏极，其漏极连接第十四PMOS管M22的栅极和第八NMOS管M21的漏极；第十五PMOS管M23的栅极连接内部基准电压Vref，其源极连接第十四PMOS管M22的漏极并输出局部电压Vpre，其漏极连接第八NMOS管M21的源极和第九NMOS管M24的漏极；第九NMOS管M24的源极连接第十NMOS管M25的漏极；第三电容C3的一端连接电源电压VDD，另一端通过第五电阻R5后连接第十四PMOS管M22的栅极；第四电容C4接在第十四PMOS管M22的漏极和地之间。
第八NMOS管M21和第十五PMOS管M23构成两级共栅放大器，即翻转电压跟随器结构，其中第十五PMOS管M23栅极的偏置电压为自偏置带隙基准提供的内部基准电压Vref，预稳压模块中的自偏置带隙基准电路是第二PMOS管M4、第四PMOS管M7、第六PMOS管M10三条支路的结构，用于产生内部基准电压Vref，第十五PMOS管M23的源极检测输出的局部电压Vpre的变化，与第十五PMOS管M23的栅极控制电压即内部基准电压Vref进行比较，产生的误差信号经过由第八NMOS管M21和第十五PMOS管M23构成两级共栅放大器放大，将会在第八NMOS管M21的漏极产生输出一个输出信号，调整第十四PMOS管M22的输出电流，进而使输出的局部电压Vpre维持在一个稳态值，做到预稳压的作用，具体的闭环输出阻抗为
其中ROLY为开环阻抗，AL为环路增益，gm21、gm22、gm23、gm24分别为第八NMOS管M21、第十四PMOS管M22、第十五PMOS管M23、第九NMOS管M24的跨导，ro23、ro24、ro25分别为第十五PMOS管M23、第九NMOS管M24、第十NMOS管M25的导通电阻。
由上式可见，局部电压Vpre到地的阻抗很小，因此电源电压VDD上的电压波动对局部电压Vpre的影响很小，从而大大改善了整体基准电路的PSR性能；同时第三电容C3和第五电阻R5形成补偿回路，提高了环路的稳定性。
预稳压启动模块用于在上电时启动预稳压模块，并在预稳压模块正常工作，预稳压模块中的自偏置带隙电流输出内部基准电压Vref后后退出；如图1所示给出了预稳压启动模块的一种电路实现形式，包括第一电容C1、第一PMOS管M1、第一NMOS管M2和第二NMOS管M3，其中第一PMOS管M1的衬底连接电源电压VDD；第一PMOS管M1的栅漏短接并连接第一NMOS管M2的漏极和第二NMOS管M3的栅极，其源极连接电源电压VDD；第一NMOS管M2的栅极连接预稳压模块产生的内部基准电压Vref，其源极连接第二NMOS管M3的源极并接地；第二NMOS管M3的漏极连接预稳压模块中第三PMOS管M5的栅极；第一电容C1接在第一NMOS管M2的漏极和地之间。
如图1所示，刚上电时，内部基准电压Vref为低电平，第一PMOS管M1和第一NMOS管M2截止，第一PMOS管M1的栅极为高电平，此时第一NMOS管M2将导通，并有很大的瞬态电流通过，迅速拉低其漏极电压，相应地，预稳压电路中第三PMOS管M5和第五PMOS管M8的栅极也被拉低，预稳压模块启动，当自偏置带隙基准电路稳定输出内部基准电压Vref后，第一NMOS管M2导通，致使第一PMOS管M1的栅极电压被拉低并工作在线性区，使第二NMOS管M3关断，预稳压启动模块退出工作。
基准电流源启动模块用于在上电时启动基准电流源模块，并在基准电流源模块正常工作后退出；基准电流源模块用于产生内部基准电流，如图1所示给出了基准电流源模块和基准电流源启动模块的一种实现形式，基准电流源模块包括第五电容C5、第六电阻R6、第七电阻R7、第十六PMOS管M28、第十七PMOS管M29、第十八PMOS管M31、第十九PMOS管M33、第十一NMOS管M26、第十二NMOS管M27、第十三NMOS管M30、第十四NMOS管M32和第十五NMOS管M34，其中第十六PMOS管M28、第十七PMOS管M29、第十八PMOS管M31和第十九PMOS管M33的衬底连接电源电压VDD，第六电阻R6为负温度系数的多晶硅电阻，第七电阻R7为正温度系数的N阱电阻；第十四NMOS管M32的栅漏短接并连接第十五NMOS管M34的栅极和第十八PMOS管M31的漏极，其源极连接第十三NMOS管M30的源极并通过第六电阻R6和第七电阻R7的串联结构后接地；第十七PMOS管M29的栅漏短接并连接第十六PMOS管M28、第十八PMOS管M31和第十九PMOS管M33的栅极以及第十三NMOS管M30的漏极，其源极连接第十六PMOS管M28、第十八PMOS管M31和第十九PMOS管M33的源极并连接局部电压Vpre；第十五NMOS管M34的漏极连接第十九PMOS管M33的漏极和第十三NMOS管M30的栅极并通过第五电容C5后接地，其源极连接第十一NMOS管M26和第十二NMOS管M27的源极并接地；第十一NMOS管M26的栅极连接第十二NMOS管M27的栅极和漏极以及第十六PMOS管M28的漏极，其漏极输出内部基准电流Iref；带隙基准核心模块中第十八NMOS管M42的栅极连接第十一NMOS管M26的栅极，其源极接地，第十八NMOS管M42用于将第十一NMOS管M26支路的内部基准电流复制到第十八NMOS管M42支路。
基准电流源启动模块包括第八电阻R8、第二十PMOS管M35和第二十一PMOS管M36，其中第二十PMOS管M35和第二十一PMOS管M36的衬底连接电源电压VDD；第二十PMOS管M35的栅极连接基准电流源模块中第十七PMOS管M29的栅极，其源极连接第二十一PMOS管M36的源极并连接局部电压Vpre，其漏极连接第二十一PMOS管M36的栅极并通过第八电阻R8后接地；第二十一PMOS管M36的漏极连接基准电流源模块中第十三NMOS管M30的栅极。
预稳压模块输出局部电压Vpre至基准电流源启动模块时，第二十PMOS管M35截止，第二十一PMOS管M36导通，给第十五NMOS管M34的漏极灌入电流，致使基准电流源模块启动；之后，第二十PMOS管M35开启，流过第八电阻R8的电流增大，第二十一PMOS管M36因栅极电压增大而截止。
基准电流源模块生成内部基准电流Iref；第十七PMOS管M29、第十三NMOS管M30和第五电容C5构成第三条支路，第十七PMOS管M29采用二极管连接方式，为基准电流源模块的PMOS管提供栅极偏置电压，降低局部电压Vpre的变化对第十九PMOS管M33和第十八PMOS管M31漏极不匹配的影响；同时设置合适的第十七PMOS管M29的漏电流以及第十三NMOS管M30的尺寸，使第十五NMOS管M34和第十四NMOS管M32的漏极电压相等，进而使第十九PMOS管M33和第十八PMOS管M31有相同的漏电流，进一步增强基准电流源的电源抑制比PSR；第五电容C5用来保持负反馈环路的稳定性；第六电阻R6和第七电阻R7分别采用具有负温度系数的多晶硅电阻以及正温度系数的N阱电阻，降低温度对基准电流源的影响，使得产生的内部基准电流Iref具有零温度系数。
本发明提出的带隙基准核心模块采用分段线性补偿的方法对高阶温度进行补偿，如图1所示，带隙基准核心模块包括跨导运算放大器、第四三极管Q4、第五三极管Q5、第六三极管Q6、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十五电阻R15、第六电容C6、第七电容C7、第二十三PMOS管M40、第二十四PMOS管M41、第二十五PMOS管M43、第二十六PMOS管M44、第二十七PMOS管M45、第二十八PMOS管M46、第二十九PMOS管M47、第三十PMOS管M48、第三十一PMOS管M49、第三十二PMOS管M50、第三十三PMOS管M51、第三十四PMOS管M53、第三十五PMOS管M54、第三十六PMOS管M55、第三十七PMOS管M56、第十八NMOS管M42和第十九NMOS管M52，其中第二十三PMOS管M40、第二十四PMOS管M41、第二十五PMOS管M43、第二十六PMOS管M44、第二十七PMOS管M45、第二十八PMOS管M46、第二十九PMOS管M47、第三十PMOS管M48、第三十一PMOS管M49、第三十二PMOS管M50、第三十三PMOS管M51、第三十四PMOS管M53、第三十五PMOS管M54、第三十六PMOS管M55和第三十七PMOS管M56的衬底连接电源电压VDD；第二十三PMOS管M40的栅漏短接并连接第二十四PMOS管M41的源极，其源极连接第二十五PMOS管M43、第二十七PMOS管M45、第二十九PMOS管M47、第三十一PMOS管M49、第三十二PMOS管M50、第三十四PMOS管M53、第三十五PMOS管M54和第三十六PMOS管M55的源极并连接局部电压Vpre；第十八NMOS管M42用于将内部基准电流复制到第十八NMOS管M42所在支路，其漏极连接第二十六PMOS管M44、第二十八PMOS管M46、第三十PMOS管M48、第三十三PMOS管M51和第三十七PMOS管M56的栅极以及第二十四PMOS管M41的栅极和漏极；第四三极管Q4的基极和集电极接地，其发射极通过第十电阻R10后连接跨导运算放大器的负向输入端；第五三极管Q5的基极和集电极接地，其发射极连接跨导运算放大器的正向输入端并通过第十一电阻R11后连接第二十八PMOS管M46的漏极；跨导运算放大器的供电电压为局部电压Vpre，其基准电流为内部基准电流，其负向输入端通过第九电阻R9后连接第二十六PMOS管M44的漏极，其输出端连接第二十五PMOS管M43、第二十七PMOS管M45、第二十九PMOS管M47、第三十二PMOS管M50和第三十六PMOS管M55的栅极并通过第六电容C6后连接局部电压Vpre；第二十五PMOS管M43的漏极连接第二十六PMOS管M44的源极，第二十七PMOS管M45的漏极连接第二十八PMOS管M46的源极，第二十九PMOS管M47的漏极连接第三十PMOS管M48的源极，第三十三PMOS管M51的源极连接第三十二PMOS管M50的漏极，其漏极连接第十九NMOS管M52的栅极并通过第十三电阻R13后接地；第三十七PMOS管M56的源极连接第三十六PMOS管M55的漏极，其漏极作为带隙基准源的输出端并通过第七电容C7后接地；第十四电阻R14和第十五电阻R15串联并接在带隙基准源的输出端和第六三极管Q6的发射极之间；第六三极管Q6的基极和集电极接地；第三十一PMOS管M49的栅极连接第三十PMOS管M48的漏极并通过第十二电阻R12后接地，其漏极连接第三十五PMOS管M54的漏极以及第十四电阻R14和第十五电阻R15的串联点；第十九NMOS管M52的漏极连接第三十四PMOS管M53的栅极和漏极以及第三十五PMOS管M54的栅极，其源极接地。带隙基准核心模块中跨导运算放大器OTA可以为单级OTA，其结构可以为折叠式或者对称式。
带隙基准核心启动模块用于在上电时启动带隙基准核心模块，并在带隙基准核心模块正常工作后退出，如图1所示给出了带隙基准核心启动模块的一种实现形式，包括第二十二PMOS管M37、第十六NMOS管M38和第十七NMOS管M39，其中第二十二PMOS管M37的衬底连接电源电压VDD；第二十二PMOS管M37的栅漏短接并连接第十六NMOS管M38的漏极和第十七NMOS管M39的栅极，其源极连接局部电压Vpre；第十六NMOS管M38的栅极连接带隙基准源的输出端，其源极连接第十七NMOS管M39的源极并接地；第十七NMOS管M39的漏极连接带隙基准核心模块中跨导运算放大器的输出端。
带隙基准核心启动模块电路将第二十二PMOS管M37接成二极管结构，局部电压Vpre刚上电时，带隙基准核心模块产生的最终带隙基准电压Vpre_ref为低电平，第二十二PMOS管M37、第十六NMOS管M38截止，第二十二PMOS管M37栅极为高电平，最终带隙基准电压Vpre_ref为低电平，此时第十七NMOS管M39将导通，并有很大的瞬态电流通过，迅速拉低其漏极电压，相应地，第二十五PMOS管M43、第二十七PMOS管M45的栅极电压也被拉低，带隙基准核心模块被启动开始工作，当基准源稳定输出最终带隙基准电压Vpre_ref后，第十六NMOS管M38导通，致使第二十二PMOS管M37的栅极电压拉低并工作在线性区，使第十七NMOS管M39关断。
带隙基准核心模块中，第二十五PMOS管M43、第二十六PMOS管M44、第二十七PMOS管M45、第二十八PMOS管M46、第二十九PMOS管M47、第三十PMOS管M48、第三十二PMOS管M50、第三十三PMOS管M51、第三十六PMOS管M55、第三十七PMOS管M56组成共源共栅结构的电流镜，第二十三PMOS管M40、第二十四PMOS管M4、第十八NMOS管M42为第二十六PMOS管M44、第二十八PMOS管M46、第三十PMOS管M48、第三十三PMOS管M51和第三十七PMOS管M56的栅极提供偏置电压；跨导运算放大器OTA的输出端控制第二十五PMOS管M43、第二十七PMOS管M45、第二十九PMOS管M47、第三十二PMOS管M50、第三十六PMOS管M55的栅极；跨导运算放大器OTA输出端的第六电容C6在补偿环路稳定性的同时，具有提升中频PSR的功能；内部基准电压Vref利用PTAT电流产生，具体表现为：第四三极管Q4和第五三极管Q5并联的个数比是N：1，考虑版图的匹配性，一般N取8或15；第十电阻R10两端的电压差为第四三极管Q4和第五三极管Q5的基极-发射极电压差ΔVBE，第三十六PMOS管M55的宽长比是第二十五PMOS管M43和第二十七PMOS管M45的宽长比的M倍，即
其中考虑温度特性，M取值应该满足其中VBE6是第六三极管Q6的基极-发射极电压，VT是热电压。
根据电流镜的原理，流过第三十六PMOS管M55的电流可表示为：
同时，对高阶温度补偿采用了分段线性补偿法，第二十九PMOS管M47、第三十PMOS管M48、第三十一PMOS管M49和第十二电阻R12产生CTAT负温系数电流，第三十二PMOS管M50、第三十三PMOS管M51、第三十四PMOS管M53、第三十五PMOS管M54和第十三电阻R13产生PTAT正温系数电流；在带隙基准电路中，双极晶体管的偏置电流实际上是PTAT电流，因此，随着温度的上升，第十二电阻R12和第十三电阻R13两端的压降也会上升，即第三十一PMOS管M49和M52的栅压增大；在温度比较低的范围内，第三十一PMOS管M49导通，第十九NMOS管M52关断，流过第三十一PMOS管M49的电流ICTAT同时流入第十五电阻R15，且随着温度升高，ICTAT减小，有效补偿了带隙基准源的低温段；在温度比较高的范围内，第三十一PMOS管M49关断，第十九NMOS管M52导通，流过第三十五PMOS管M54的电流IPTAT同时流入第十五电阻R15，且随着温度升高，IPTAT增大，有效补偿了带隙基准源的高温段；相比于在整个温度范围对带隙基准源进行统一的补偿，分段线性补偿能有效的减小带隙基准源的温度系数；输出的最终带隙基准电压Vpre_ref可以表示为：
同时，接在最终带隙基准电压Vpre_ref输出端的第七电容C7能够有效降低中高频处的PSR。
图2是本发明提出的带隙基准源在实施例中的温度特性曲线，从图中可以看出，本发明提出的带隙基准源在-40～125℃范围内的温度系数为1.2ppm/℃。
图3是本发明提出的带隙基准源在实施例中的PSR特性曲线，从图中可以看出，本发明提出的带隙基准源，在低频时PSR是-105dB，10kHz时PSR是-56dB，中频100kHz到1MHz也有-40dB。
综上所述，本发明中带隙基准核心模块利用分段线性补偿法实现温度高阶项的补偿，实现了低温漂的特性；引入了预稳压电路，同时在预稳压电路中引入自偏置带隙基准和FVF结合，提高了带隙基准源的电源抑制比，另外基准电流源模块增添第三条电路、带隙基准核心电路采用共源共栅电流镜，有效改善了带隙基准电路的电源抑制比；带隙基准核心模块的输出端引入RC低通滤波电路，进一步改善了带隙基准电路在高频处的电源抑制比。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (7)
1.高电源抑制比低温漂的带隙基准源，包括预稳压模块、预稳压启动模块、基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块，
所述预稳压启动模块用于在上电时启动所述预稳压模块，并在所述预稳压模块正常工作后退出；
所述预稳压模块用于产生局部电压为所述基准电流源模块、基准电流源启动模块、带隙基准核心模块和带隙基准核心启动模块供电；
所述基准电流源启动模块用于在上电时启动所述基准电流源模块，并在所述基准电流源模块正常工作后退出；
所述基准电流源模块用于产生内部基准电流；
所述带隙基准核心启动模块用于在上电时启动所述带隙基准核心模块，并在所述带隙基准核心模块正常工作后退出；
其特征在于，所述带隙基准核心模块包括跨导运算放大器、第四三极管、第五三极管、第六三极管、第九电阻、第十电阻、第十一电阻、第十二电阻、第十三电阻、第十四电阻、第十五电阻、第六电容、第七电容、第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第三十五PMOS管、第三十六PMOS管、第三十七PMOS管、第十八NMOS管和第十九NMOS管，其中第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管、第三十PMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管、第三十五PMOS管、第三十六PMOS管和第三十七PMOS管的衬底连接电源电压；
第二十三PMOS管的栅漏短接并连接第二十四PMOS管的源极，其源极连接第二十五PMOS管、第二十七PMOS管、第二十九PMOS管、第三十一PMOS管、第三十二PMOS管、第三十四PMOS管、第三十五PMOS管和第三十六PMOS管的源极并连接所述局部电压；
第十八NMOS管用于将所述内部基准电流复制到第十八NMOS管所在支路，其漏极连接第二十六PMOS管、第二十八PMOS管、第三十PMOS管、第三十三PMOS管和第三十七PMOS管的栅极以及第二十四PMOS管的栅极和漏极；
第四三极管的基极和集电极接地，其发射极通过第十电阻后连接跨导运算放大器的负向输入端；
第五三极管的基极和集电极接地，其发射极连接跨导运算放大器的正向输入端并通过第十一电阻后连接第二十八PMOS管的漏极；
跨导运算放大器的供电电压为所述局部电压，其基准电流为所述内部基准电流，其负向输入端通过第九电阻后连接第二十六PMOS管的漏极，其输出端连接第二十五PMOS管、第二十七PMOS管、第二十九PMOS管、第三十二PMOS管和第三十六PMOS管的栅极并通过第六电容后连接所述局部电压；
第二十五PMOS管的漏极连接第二十六PMOS管的源极，第二十七PMOS管的漏极连接第二十八PMOS管的源极，第二十九PMOS管的漏极连接第三十PMOS管的源极，
第三十三PMOS管的源极连接第三十二PMOS管的漏极，其漏极连接第十九NMOS管的栅极并通过第十三电阻后接地；
第三十七PMOS管的源极连接第三十六PMOS管的漏极，其漏极作为所述带隙基准源的输出端并通过第七电容后接地；
第十四电阻和第十五电阻串联并接在所述带隙基准源的输出端和第六三极管的发射极之间；
第六三极管的基极和集电极接地；
第三十一PMOS管的栅极连接第三十PMOS管的漏极并通过第十二电阻后接地，其漏极连接第三十五PMOS管的漏极以及第十四电阻和第十五电阻的串联点；
第十九NMOS管的漏极连接第三十四PMOS管的栅极和漏极以及第三十五PMOS管的栅极，其源极接地。
2.根据权利要求1所述的高电源抑制比低温漂的带隙基准源，其特征在于，所述带隙基准核心启动模块包括第二十二PMOS管、第十六NMOS管和第十七NMOS管，其中第二十二PMOS管的衬底连接电源电压；
第二十二PMOS管的栅漏短接并连接第十六NMOS管的漏极和第十七NMOS管的栅极，其源极连接所述局部电压；
第十六NMOS管的栅极连接所述带隙基准源的输出端，其源极连接第十七NMOS管的源极并接地；
第十七NMOS管的漏极连接所述带隙基准核心模块中跨导运算放大器的输出端。
3.根据权利要求1或2所述的高电源抑制比低温漂的带隙基准源，其特征在于，所述预稳压模块包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、第二电容、第三电容、第四电容、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，其中第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管和第十五PMOS管的衬底连接电源电压；
第二PMOS管的栅极连接第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管和第十二PMOS管的栅极以及第五PMOS管的漏极，其源极连接第四PMOS管、第六PMOS管、第八PMOS管、第十PMOS管、第十二PMOS管和第十四PMOS管的源极并连接电源电压，其漏极连接第三PMOS管的源极；
第三NMOS管的栅漏短接并连接第三PMOS管的漏极和第四NMOS管的栅极，其源极连接第一三极管的发射极；
第二三极管的基极连接第一三极管的基极和集电极以及第三三极管的基极和集电极并接地，其发射极连接第四NMOS管的源极，其集电极通过第二电阻后接地；
第七PMOS管的栅极连接第三PMOS管、第五PMOS管、第九PMOS管、第十一PMOS管和第十三PMOS管的栅极以及第四NMOS管的漏极并通过第一电阻后连接第五PMOS管的漏极，其源极连接第六PMOS管的漏极，其漏极产生内部基准电压并分别通过第三电阻后连接第三三极管的发射极和通过第二电容后接地；
第四PMOS管的漏极连接第五PMOS管的源极；
第九PMOS管的源极连接第八PMOS管的漏极，其漏极连接第五NMOS管和第九NMOS管的栅极并通过第四电阻后连接第六NMOS管和第十NMOS管的栅极以及第五NMOS管的漏极；
第六NMOS管的漏极连接第五NMOS管的源极，其源极连接第七NMOS管和第十NMOS管的源极并接地；
第十一PMOS管的源极连接第十PMOS管的漏极，其漏极连接第七NMOS管的栅极和漏极以及第八NMOS管的栅极；
第十三PMOS管的源极连接第十二PMOS管的漏极，其漏极连接第十四PMOS管的栅极和第八NMOS管的漏极；
第十五PMOS管的栅极连接所述内部基准电压，其源极连接第十四PMOS管的漏极并输出所述局部电压，其漏极连接第八NMOS管的源极和第九NMOS管的漏极；
第九NMOS管的源极连接第十NMOS管的漏极；
第三电容的一端连接电源电压，另一端通过第五电阻后连接第十四PMOS管的栅极；
第四电容接在第十四PMOS管的漏极和地之间。
4.根据权利要求3所述的高电源抑制比低温漂的带隙基准源，其特征在于，所述预稳压启动模块包括第一电容、第一PMOS管、第一NMOS管和第二NMOS管，其中第一PMOS管的衬底连接电源电压；
第一PMOS管的栅漏短接并连接第一NMOS管的漏极和第二NMOS管的栅极，其源极连接电源电压；
第一NMOS管的栅极连接所述预稳压模块产生的所述内部基准电压，其源极连接第二NMOS管的源极并接地；
第二NMOS管的漏极连接所述预稳压模块中第三PMOS管的栅极；
第一电容接在第一NMOS管的漏极和地之间。
5.根据权利要求1、2或4所述的高电源抑制比低温漂的带隙基准源，其特征在于，所述基准电流源模块包括第五电容、第六电阻、第七电阻、第十六PMOS管、第十七PMOS管、第十八PMOS管、第十九PMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管和第十五NMOS管，其中第十六PMOS管、第十七PMOS管、第十八PMOS管和第十九PMOS管的衬底连接电源电压，第六电阻为负温度系数的多晶硅电阻，第七电阻为正温度系数的N阱电阻；
第十四NMOS管的栅漏短接并连接第十五NMOS管的栅极和第十八PMOS管的漏极，其源极连接第十三NMOS管的源极并通过第六电阻和第七电阻的串联结构后接地；
第十七PMOS管的栅漏短接并连接第十六PMOS管、第十八PMOS管和第十九PMOS管的栅极以及第十三NMOS管的漏极，其源极连接第十六PMOS管、第十八PMOS管和第十九PMOS管的源极并连接所述局部电压；
第十五NMOS管的漏极连接第十九PMOS管的漏极和第十三NMOS管的栅极并通过第五电容后接地，其源极连接第十一NMOS管和第十二NMOS管的源极并接地；
第十一NMOS管的栅极连接第十二NMOS管的栅极和漏极以及第十六PMOS管的漏极，其漏极输出所述内部基准电流；
所述带隙基准核心模块中第十八NMOS管的栅极连接第十一NMOS管的栅极，其源极接地，第十八NMOS管用于将第十一NMOS管支路的内部基准电流复制到第十八NMOS管支路。
6.根据权利要求5所述的高电源抑制比低温漂的带隙基准源，其特征在于，所述基准电流源启动模块包括第八电阻、第二十PMOS管和第二十一PMOS管，其中第二十PMOS管和第二十一PMOS管的衬底连接电源电压；
第二十PMOS管的栅极连接所述基准电流源模块中第十七PMOS管的栅极，其源极连接第二十一PMOS管的源极并连接所述局部电压，其漏极连接第二十一PMOS管的栅极并通过第八电阻后接地；
第二十一PMOS管的漏极连接所述基准电流源模块中第十三NMOS管的栅极。
7.根据权利要求1或6所述的高电源抑制比低温漂的带隙基准源，其特征在于，所述跨导运算放大器为折叠式或对称式的单级跨导运算放大器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910756675.1A CN110377096B (zh) | 2019-08-16 | 2019-08-16 | 高电源抑制比低温漂的带隙基准源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910756675.1A CN110377096B (zh) | 2019-08-16 | 2019-08-16 | 高电源抑制比低温漂的带隙基准源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110377096A true CN110377096A (zh) | 2019-10-25 |
| CN110377096B CN110377096B (zh) | 2020-04-17 |
Family
ID=68259494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910756675.1A Expired - Fee Related CN110377096B (zh) | 2019-08-16 | 2019-08-16 | 高电源抑制比低温漂的带隙基准源 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110377096B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112416047A (zh) * | 2020-10-20 | 2021-02-26 | 北京时代民芯科技有限公司 | 一种高电源抑制比和高抗干扰能力的基准电路 |
| CN113157041A (zh) * | 2021-04-30 | 2021-07-23 | 浙江工贸职业技术学院 | 一种宽输入带隙基准电压源 |
| CN113220060A (zh) * | 2021-04-30 | 2021-08-06 | 深圳市国微电子有限公司 | 高电源抑制比的带隙基准电路和电子设备 |
| CN113721690A (zh) * | 2021-09-24 | 2021-11-30 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
| CN114200997A (zh) * | 2021-12-10 | 2022-03-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种无运放型曲率补偿带隙基准电压源 |
| CN114706444A (zh) * | 2022-03-16 | 2022-07-05 | 电子科技大学 | 一种高电源抑制比、快速启动的带隙基准电路 |
| CN115421549A (zh) * | 2021-06-01 | 2022-12-02 | 上海艾为电子技术股份有限公司 | 自偏置带隙基准电路及其控制方法、电源电路及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030201822A1 (en) * | 2002-04-30 | 2003-10-30 | Realtek Semiconductor Corp. | Fast start-up low-voltage bandgap voltage reference circuit |
| CN1508643A (zh) * | 2002-12-20 | 2004-06-30 | 上海贝岭股份有限公司 | 采用二阶温度补偿能隙基准电压的电压源及其方法 |
| CN104035470A (zh) * | 2014-06-19 | 2014-09-10 | 电子科技大学 | 一种低温漂系数的带隙基准电压产生电路 |
| CN104166423A (zh) * | 2014-08-27 | 2014-11-26 | 电子科技大学 | 一种具有全温度范围补偿特性的基准源 |
| CN208255752U (zh) * | 2018-06-21 | 2018-12-18 | 湘潭大学 | 低温漂高电源抑制比的分段线性补偿cmos带隙基准源 |
| CN109947169A (zh) * | 2019-04-23 | 2019-06-28 | 电子科技大学 | 一种具有预稳压结构的高电源抑制比带隙基准电路 |
-
2019
- 2019-08-16 CN CN201910756675.1A patent/CN110377096B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030201822A1 (en) * | 2002-04-30 | 2003-10-30 | Realtek Semiconductor Corp. | Fast start-up low-voltage bandgap voltage reference circuit |
| CN1508643A (zh) * | 2002-12-20 | 2004-06-30 | 上海贝岭股份有限公司 | 采用二阶温度补偿能隙基准电压的电压源及其方法 |
| CN104035470A (zh) * | 2014-06-19 | 2014-09-10 | 电子科技大学 | 一种低温漂系数的带隙基准电压产生电路 |
| CN104166423A (zh) * | 2014-08-27 | 2014-11-26 | 电子科技大学 | 一种具有全温度范围补偿特性的基准源 |
| CN208255752U (zh) * | 2018-06-21 | 2018-12-18 | 湘潭大学 | 低温漂高电源抑制比的分段线性补偿cmos带隙基准源 |
| CN109947169A (zh) * | 2019-04-23 | 2019-06-28 | 电子科技大学 | 一种具有预稳压结构的高电源抑制比带隙基准电路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112416047A (zh) * | 2020-10-20 | 2021-02-26 | 北京时代民芯科技有限公司 | 一种高电源抑制比和高抗干扰能力的基准电路 |
| CN113157041A (zh) * | 2021-04-30 | 2021-07-23 | 浙江工贸职业技术学院 | 一种宽输入带隙基准电压源 |
| CN113220060A (zh) * | 2021-04-30 | 2021-08-06 | 深圳市国微电子有限公司 | 高电源抑制比的带隙基准电路和电子设备 |
| CN113157041B (zh) * | 2021-04-30 | 2022-06-21 | 浙江工贸职业技术学院 | 一种宽输入带隙基准电压源 |
| CN115421549A (zh) * | 2021-06-01 | 2022-12-02 | 上海艾为电子技术股份有限公司 | 自偏置带隙基准电路及其控制方法、电源电路及电子设备 |
| CN113721690A (zh) * | 2021-09-24 | 2021-11-30 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
| CN113721690B (zh) * | 2021-09-24 | 2022-12-20 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
| CN114200997A (zh) * | 2021-12-10 | 2022-03-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种无运放型曲率补偿带隙基准电压源 |
| CN114200997B (zh) * | 2021-12-10 | 2023-03-07 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种无运放型曲率补偿带隙基准电压源 |
| CN114706444A (zh) * | 2022-03-16 | 2022-07-05 | 电子科技大学 | 一种高电源抑制比、快速启动的带隙基准电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110377096B (zh) | 2020-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110377096A (zh) | 高电源抑制比低温漂的带隙基准源 | |
| CN109947169A (zh) | 一种具有预稳压结构的高电源抑制比带隙基准电路 | |
| CN105807838B (zh) | 高阶温度补偿带隙基准电路 | |
| CN106708150B (zh) | 一种分段多阶补偿的高精度电压及电流基准电路 | |
| CN102279611B (zh) | 一种可变曲率补偿的带隙电压基准源 | |
| CN208255752U (zh) | 低温漂高电源抑制比的分段线性补偿cmos带隙基准源 | |
| CN109725672A (zh) | 一种带隙基准电路及高阶温度补偿方法 | |
| CN108037791B (zh) | 一种无运放的带隙基准电路 | |
| CN110362144A (zh) | 基于指数补偿的低温漂高电源抑制比带隙基准电路 | |
| CN103631297B (zh) | 低压输出带隙基准电路 | |
| CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| CN104977969B (zh) | 一种高电源抑制比高阶曲率补偿的带隙基准参考电路 | |
| CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
| CN106527559B (zh) | 一种低电压纳瓦量级全cmos电流模式基准电压源 | |
| CN105912066B (zh) | 一种低功耗高psrr的带隙基准电路 | |
| CN104460799B (zh) | Cmos基准电压源电路 | |
| CN103412595A (zh) | 一种基于ptat电流的低电源依赖性带隙基准电压电路设计 | |
| CN104156023B (zh) | 一种高精度带隙基准电路 | |
| CN100383691C (zh) | 低温度系数和低电源电压系数的参考电流源 | |
| CN110007708A (zh) | 一种具有上拉电流和下拉电流能力的线性稳压器 | |
| CN108445956A (zh) | 一种高电源抑制比低温漂带隙基准电压源 | |
| CN103941792A (zh) | 带隙电压基准电路 | |
| CN105955384B (zh) | 一种非带隙基准电压源 | |
| CN108427468A (zh) | 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源 | |
| CN114489223A (zh) | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200417 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |