CN113721690A - 带隙基准电路及其控制方法以及电源电路 - Google Patents
带隙基准电路及其控制方法以及电源电路 Download PDFInfo
- Publication number
- CN113721690A CN113721690A CN202111123483.0A CN202111123483A CN113721690A CN 113721690 A CN113721690 A CN 113721690A CN 202111123483 A CN202111123483 A CN 202111123483A CN 113721690 A CN113721690 A CN 113721690A
- Authority
- CN
- China
- Prior art keywords
- electrode
- voltage
- node
- mos tube
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请公开了一种带隙基准电路及其控制方法以及电源电路,所述带隙基准电路包括:启动电路模块,用于基于输入电压和使能信号,输出第一启动电压;第一级基准模块,用于基于所述输入电压、所述第一启动电压、所述使能信号和第一电压信号,输出第一级基准电压和第二启动电压;预稳压低压差线性稳压器,用于基于所述输入电压、所述第一级基准电压和所述使能信号,输出第二电压信号;第二级基准模块,用于基于所述第二电压信号、第二启动电压和所述使能信号,输出所述第一电压信号和第二级基准电压。从而可以实现更高的电源抑制特性,提高电路的精度及稳定性。
Description
技术领域
本发明涉及半导体集成电路技术领域,尤其是涉及一种带隙基准电路及其控制方法以及电源电路。
背景技术
带隙基准电路是电源产品中很重要的模块,它利用一个具有正温度系数的电压和另一个具有负温度系数的电压之和,实现温度系数的相互抵消,建立一个与电源和工艺无关,具有确定温度特性的高精度参考电压,为芯片内部误差放大器以及其它模块电路提供电压基准。
随着IC技术的成熟和发展,需要在同一衬底上集成数字和模拟两种电路,而数字电路会在电源线上产生较大的纹波噪声干扰,进而会影响模拟电路的精度、稳定性等性能,此时,高电源抑制比的基准电路就显得十分重要。
发明内容
有鉴于此,本申请提供了一种带隙基准电路及其控制方法以及电源电路,可以实现更高的电源抑制特性,提高电路的精度及稳定性。
为了实现上述目的,本发明提供如下技术方案:
一种带隙基准电路,所述带隙基准电路包括:
启动电路模块,用于基于输入电压和使能信号,输出第一启动电压;
第一级基准模块,用于基于所述输入电压、所述第一启动电压、所述使能信号和第一电压信号,输出第一级基准电压和第二启动电压;
预稳压低压差线性稳压器,用于基于所述输入电压、所述第一级基准电压和所述使能信号,输出第二电压信号;
第二级基准模块,用于基于所述第二电压信号、第二启动电压和所述使能信号,输出所述第一电压信号和第二级基准电压;
其中,所述第一级基准电压的精度小于所述第二级基准电压的精度。
优选的,在上述的带隙基准电路中,所述启动电路模块包括:
启动主电路,用于基于所述输入电压和所述使能信号,产生初始启动电流,用于建立所述第一启动电压;
钳位电路,用于对所述第一启动电压进行电压值钳位;
第一使能控制单元,用于响应第三电压信号,控制所述启动电路模块的开启或是关断;所述第三电压信号与所述使能信号的相位相反。
优选的,在上述的带隙基准电路中,所述启动主电路包括:第一反向器、第一MOS管至第四MOS管;
所述第一反向器的输入端输入所述使能信号,输出端连接所述第一MOS管的栅极;
所述第一MOS管的第一电极输入所述输入电压,第二电极连接第二MOS管的第一电极;
所述第二MOS管至第四MOS管的栅极均接地;所述第二MOS管的第二电极连接第三MOS管的第一电极;所述第三MOS管的第二电极连接所述第四MOS管的第一电极;所述第四MOS管的第二电极连接第一节点,所述第一节点输出所述第一启动电压。
优选的,在上述的带隙基准电路中,所述钳位电路包括:第五MOS管以及第一三极管;
所述第五MOS管的栅极连接第一电极以及所述第一节点,第二电极连接所述第一三极管的发射极;
所述第一三极管的基极连接集电极,且接地。
优选的,在上述的带隙基准电路中,所述第一使能控制单元包括:第六MOS管,所述第六MOS管的栅极输入所述第三电压信号,第一电极连接所述第一节点,第二电极接地。
优选的,在上述的带隙基准电路中,所述第一MOS管至所述第四MOS管均为PMOS管;
所述第五MOS管和所述第六MOS管均为NMOS管;
所述第一三极管为PNP结构。
优选的,在上述的带隙基准电路中,所述第一级基准模块包括:
第二使能控制单元和第三使能控制单元,用于根据所述使能信号控制所述第一级基准模块的开启或是关断;
第一启动控制单元,用于响应所述第一启动电压,在所述第一级基准模块开启时传导启动电流,在电路稳定后,控制启动电流退出;
电流模构架的第一基准电路,用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制,基于所述输入电压,输出第一级基准电压;
第二基准模块的启动电路,用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制,基于所述输入电压和所述第一电压信号,输出所述第二启动电压。
优选的,在上述的带隙基准电路中,所述启动电路包括:
第七MOS管,所述第七MOS管的栅极连接第二节点,第一电极输入所述输入电压,第二电极连接第三节点,所述第三节点输出所述第二启动电压;
第十五MOS管,所述第十五MOS管的栅极连接第一电极以及所述第三节点,第二电极连接第十六MOS管的第一电极和第二三极管的发射极;所述第二三极管的基极和集电极均接地;
第十六MOS管,所述第十六MOS管的栅极输入所述第一电压信号,第二电极接地。
优选的,在上述的带隙基准电路中,所述第一启动控制单元包括:第十二MOS管,所述第十二MOS管的栅极连接所述第一节点,第一电极连接所述第二节点,第二电极连接第四节点;
其中,所述第二使能控制单元连接在所述第二节点与所述输入电压的输入端之间;所述第三使能控制单元连接在所述第四节点与接地端之间。
优选的,在上述的带隙基准电路中,所述第二使能控制单元包括:第八MOS管,所述第八MOS管的栅极输入所述使能信号,第一电极输入所述输入电压,第二电极连接所述第二节点;
所述第三使能控制单元包括:第十七MOS管,所述第十七MOS管的栅极输入第三电压信号,第一电极连接所述第四节点,第二电极接地;所述第三电压信号与所述使能信号的相位相反。
优选的,在上述的带隙基准电路中,所述第一基准电路包括:第九MOS管至第十一MOS管、第十三MOS管、第十四MOS管、第三三极管至第五三极管;
第九MOS管的栅极连接所述第二节点,第一电极输入所述输入电压,第二电极连接第四节点,所述第四节点输出所述第一级基准电压;
第十MOS管和第十一MOS管的栅极均连接所述第二节点,二者的第一电极均输入所述输入电压;所述第十MOS管的第二电极连接第十三MOS管的第一电极;所述第十一MOS管的第二电极连接第十四MOS管的第一电极;
所述第十三MOS管的栅极连接第一电极,第二电极连接第四三极管的发射极;
所述第十四MOS管的栅极连接所述第十三MOS管的栅极,第二电极通过第一电阻连接所述第五三极管的发射极;
所述第三三极管至所述第五三极管的基极和集电极均接地,所述第三三极管的发射极通过第二电阻连接所述第四节点。
优选的,在上述的带隙基准电路中,所述第七MOS管至所述第十一MOS管均为PMOS;
所述第十二MOS管至所述第十七MOS管均为NMOS;
所述第二三极管至所述第五三极管均为PNP结构。
优选的,在上述的带隙基准电路中,所述预稳压低压差线性稳压器包括:误差放大器;
所述误差放大器的使能端输入所述使能信号,电源端输入所述输入电压,负相输入端通过第三电阻连接输出端,该输出端输出所述第二电压信号,负相输入端还通过第四电阻接地,正相输入端输入所述第一级基准电压。
优选的,在上述的带隙基准电路中,所述第二级基准模块包括:
第二启动控制单元,用于响应所述第二启动电压,在电路启动时传导启动电流,在电路稳定后,控制启动电流退出;
第四使能控制单元,用于响应所述使能信号,控制所述第二级基准模块的开启和关断;
两级运放电路,用于响应所述第四使能控制单元和所述第二启动控制单元的控制,基于所述第二电压信号,钳位第一端和第二端的电压;
补偿单元,用于提高所述两级运放电路的稳定性;
电压模构架的第二基准电路,用于响应所述第四使能控制单元和所述第二启动控制单元的控制,基于所述第二电压信号,输出所述第一电压信号和所述第二级基准电压。
优选的,在上述的带隙基准电路中,所述第二启动控制单元包括:
第二十一MOS管,所述第二十一MOS管的栅极输入所述第二启动电压,第一电极连接第五节点,第二电极连接第六节点;
其中,所述第五节点连接所述两级运放电路,所述第六节点连接所述第二基准电路。
优选的,在上述的带隙基准电路中,所述第四使能控制单元包括:第二十五MOS管和第二反相器;
所述第二十五MOS管的栅极连接所述第二反相器的输出端,第一电极连接所述第六节点,第二电极接地;所述第二反相器的输入端输入所述使能信号。
优选的,在上述的带隙基准电路中,所述两级运放电路包括:
第十九MOS管和第二十MOS管,二者的第一电极均输入所述第二电压信号,栅极均连接所述第五节点;所述第十九MOS管的第二电极连接第七节点;所述第二十MOS管的第二电极与栅极连接;
第二十二MOS管,所述第二十二MOS管的栅极连接所述第二端,第一电极连接所述第七节点;
第二十三MOS管,所述第二十三MOS管的栅极连接所述第一端,第一电极连接所述第七节点,第二电极连接第八节点;所述第八节点通过所述补偿单元接地;
第二十四MOS管,所述第二十四MOS管的栅极连接所述第七节点,第一电极连接所述第五节点;
第二十六MOS管,所述第二十六MOS管的第一电极连接栅极,第二电极接地;
第二十七MOS管,所述第二十七MOS管的第一电极连接所述第八节点,第二电极接地;
第二十八MOS管,所述第二十八MOS管的栅极连接所述第八节点,第二电极接地;
其中,所述第二十二MOS管的所述第二电极连接第二十六MOS管的栅极和所述第二十七MOS管的栅极;所述第二十四MOS管的第二电极连接所述第二十八MOS管的第一电极。
优选的,在上述的带隙基准电路中,所述补偿单元包括:串联在所述第八节点与接地端之间的电容和第六电阻。
优选的,在上述的带隙基准电路中,所述第二基准电路包括:
第十八MOS管,所述第十八MOS管的第一电极输入所述第二电压信号,栅极均连接第五节点,第二电极输出所述第一电压信号,且通过第五电阻连接第六节点,所述第六节点输出所述第二级基准电压;
第六三极管和第七三极管,所述第六三极管和所述第七三极管的基极和集电极均接地;所述第六三极管的发射极连接所述第一端,所述第一端连接第七电阻的一端,所述第七电阻的另一端通过第九电阻连接所述第六节点;所述第七三极管的发射极通过第十电阻连接所述第二端,所述第二端连接第八电阻的一端,所述第八电阻的另一端通过所述第九电阻连接所述第六节点。
优选的,在上述的带隙基准电路中,所述第十八MOS管至所述第二十MOS管、所述第二十二MOS管、以及所述第二十三MOS管均为PMOS;
所述第二十一MOS管、所述第二十四MOS管至所述第二十八MOS管均为NMOS;
所述第六三极管和所述第七三极管均为PNP结构。
本发明还提供一种电源电路,所述电源电路包括如上述任一项所述的带隙基准电路。
本发明还提供一种上述任一项所述的带隙基准电路的控制方法,所述控制方法包括:
在带隙基准电路启动后,通过启动电路模块对第一级基准模块注入初始电流,使得第一级基准模块摆脱零状态;
通过所述第一级基准模块产生第一级基准电压,作为预稳压低压差线性稳压器的输入参考电压,通过所述第一级基准模块为第二级基准模块提供摆脱零状态的第二启动电压;
预稳压低压差线性稳压器基于第一级基准电压,产生能够抑制电源噪声的第二电压信号,通过所述第一电压信号为所述第二级基准模块供电,使得所述第二级基准模块产生第二级基准电压;
其中,所述第一级基准电压的精度小于所述第二级基准电压的精度。
通过上述描述可知,本发明技术方案提供的带隙基准电路及其控制方法以及电源电路中,启动电路模块在整个系统刚启动时,通过对第一级基准模块的某个节点注入电流来帮助第一级基准模块摆脱零状态,第一级基准模块利用带隙基准原理输出第一级基准电压,作为预稳压低压差线性稳压器的输入参考电压,预稳压低压差线性稳压器基于第一级基准电压产生对电源噪声有一定程度抑制的第二电压信号,该信号同时为第二级基准模块供电,以获取一个能随工艺、电压和温度变化极小的具有极高电源抑制特性和良好稳定性的第二级基准电压,其中第一级基准电压的精度小于第二级基准电压的精度,从而可以实现更高的电源抑制比,提高电路的精度及稳定性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
本说明书附图所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供熟悉此技术的人士了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
图1为本发明实施例提供的一种带隙基准电路的示意图;
图2为本发明实施例提供的一种启动电路模块和第一级基准模块的电路示意图;
图3为本发明实施例提供的一种预稳压低压差线性稳压器和第二级基准模块的电路示意图;
图4为本发明实施例提供的一种PSRR特性曲线图;
图5为本发明实施例提供的一种带隙基准电路的控制方法流程图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请中的实施例进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图1,图1为本发明实施例提供的一种带隙基准电路的示意图。
如图1所示,所述带隙基准电路包括:
启动电路模块10,所述启动电路模块10用于基于输入电压VIN和使能信号EN,输出第一启动电压VSTART1;
第一级基准模块20,所述第一级基准模块20用于基于所述输入电压VIN、所述第一启动电压VSTART1、所述使能信号EN和第一电压信号VH,输出第一级基准电压VREF和第二启动电压VSTART2;
预稳压低压差线性稳压器30,用于基于所述输入电压VIN、所述第一级基准电压VREF和所述使能信号EN,输出第二电压信号LVDD;
第二级基准模块40,所述第二级基准模块40用于基于所述第二电压信号LVDD、所述第二启动电压VSTART2和所述使能信号EN,输出所述第一电压信号VH和第二级基准电压VBG;
其中,所述第一级基准电压VREF的精度小于所述第二级基准电压VBG的精度。也就是说,第一级基准电压VREF相对于目标电压的偏差大于第二级基准电压VBG相对于目标电压的偏差,目标电压是基于需求设定的恒定电压,如可以为1.2V。
本发明实施例中,启动电路模块10在整个系统刚启动时,通过对第一级基准模块20的节点注入电流来帮助第一级基准模块20摆脱零状态,第一级基准模块20利用带隙基准原理输出第一级基准电压VREF,作为预稳压低压差线性稳压器30的输入参考电压,预稳压低压差线性稳压器30基于第一级基准电压VREF产生对电源噪声有一定程度抑制的第二电压信号LVDD,该信号同时为第二级基准模块40供电,以获取一个能随工艺、电压和温度(Process、Voltage&Temperature,PVT)变化极小的具有极高PSRR(电源抑制比)特性和良好稳定性的第二级基准电压VBG,其中第一级基准电压VREF的精度小于第二级基准电压VBG的精度,从而可以实现更高的电源抑制比,提高电路的精度及稳定性。
参考图2,图2为本发明实施例提供的一种启动电路模块和第一级基准模块的电路示意图。
如图2所示,所述启动电路模块10包括:
启动主电路,用于基于所述输入电压VIN和所述使能信号EN,产生初始启动电流,用于建立所述第一启动电压VSTART1;
钳位电路,用于对所述第一启动电压VSTART1进行电压值钳位;
第一使能控制单元,用于响应第三电压信号ENL,控制所述启动电路模块的开启或是关断;所述第三电压信号ENL与所述使能信号EN的相位相反。
其中,所述启动主电路包括:第一反向器INV1、第一MOS管M1至第四MOS管M4;
所述第一反向器INV1的输入端输入所述使能信号EN,输出端连接所述第一MOS管M1的栅极。
所述第一MOS管M1的第一电极输入所述输入电压VIN,第二电极连接第二MOS管M2的第一电极。
所述第二MOS管M2至第四MOS管M4的栅极均接地;所述第二MOS管M2的第二电极连接第三MOS管M3的第一电极。
所述第三MOS管M3的第二电极连接所述第四MOS管M4的第一电极。
所述第四MOS管M4的第二电极连接第一节点01,所述第一节点01输出所述第一启动电压VSTART1。
所述钳位电路包括:第五MOS管M5以及第一三极管Q1;
所述第五MOS管M5的栅极连接第一电极以及所述第一节点01,第二电极连接所述第一三极管Q1的发射极;所述第一三极管Q1的基极连接集电极,且接地。
所述第一使能控制单元包括:第六MOS管M6;
所述第六MOS管M6的栅极输入所述第三电压信号ENL,第一电极连接所述第一节点01,第二电极接地。第三电压信号ENL与使能信号EN相位相反,可以将使能信号EN通过方向器接入所述六MOS管M6的栅极,以输入第三电压信号ENL。
其中,所述第一MOS管M1至所述第四MOS管M4均为PMOS管;所述第五MOS管M5和所述第六MOS管M6均为NMOS管;所述第一三极管Q1为PNP结构。
需要说明的是,MOS管的第一电极和第二电极中的一者为源极,一者为漏极,例如第一电极为源极,第二电极为漏极,可根据实际电路情况设定。
如图2所示,所述第一级基准模块20包括:
第二使能控制单元和第三使能控制单元,用于根据所述使能信号EN控制所述第一级基准模块20的开启或是关断;
第一启动控制单元,用于响应所述第一启动电压VSTART1,在所述第一级基准模块20开启时传导启动电流,在电路稳定后,控制启动电流退出;
电流模构架的第一基准电路,用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制,基于所述输入电压VIN,输出第一级基准电压VREF;
第二基准模块的启动电路,用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制,基于所述输入电压VIN和所述第一电压信号VH,输出所述第二启动电压VSTART2。
其中,所述启动电路包括:第七MOS管M7、第十五MOS管M15和第十六MOS管M16;
所述第七MOS管M7的栅极连接第二节点02,第一电极输入所述输入电压VIN,第二电极连接第三节点03,所述第三节点03输出所述第二启动电压VSTART2;
所述第十五MOS管M15的栅极连接第一电极以及所述第三节点03,第二电极连接第十六MOS管M16的第一电极和所述第二三极管Q2的发射极;
所述第十六MOS管M16的栅极输入所述第一电压信号VH,第二电极接地。
所述第一启动控制单元包括:第十二MOS管M12;所述第十二MOS管M12的栅极连接所述第一节点01,第一电极连接所述第二节点02,第二电极连接所述第四节点04;
其中,所述第二使能控制单元连接在所述第二节点02与所述输入电压VIN的输入端之间;所述第三使能控制单元连接在所述第四节点04与接地端之间。
所述第二使能控制单元包括:第八MOS管M8;所述第八MOS管M8的栅极输入所述使能信号EN,第一电极输入所述输入电压VIN,第二电极连接所述第二节点02。
所述第三使能控制单元包括:第十七MOS管M17;所述第十七MOS管M17的栅极输入第三电压信号ENL,第一电极连接所述第四节点04,第二电极接地;所述第三电压信号ENL与所述使能信号EN的相位相反。
所述第一基准电路包括:第九MOS管M9至第十一MOS管M11、第十三MOS管M13、第十四MOS管M14、第三三极管Q3至第五三极管Q5;
第九MOS管M9的栅极连接所述第二节点02,第一电极输入所述输入电压VIN,第二电极连接第四节点04,所述第四节点04输出所述第一级基准电压VREF。
第十MOS管M10和第十一MOS管M11的栅极均连接所述第二节点02,二者的第一电极均输入所述输入电压VIN;所述第十MOS管M10的第二电极连接第十三MOS管M13的第一电极;所述第十一MOS管M11的第二电极连接第十四MOS管M14的第一电极。
所述第十三MOS管M13的栅极连接第一电极,第二电极连接第四三极管Q4的发射极。
所述第十四MOS管M14栅极连接所述第十三MOS管M13的栅极,第二电极通过第一电阻R1连接所述第五三极管Q5的发射极。
所述第三三极管Q3至所述第五三极管Q5的基极和集电极均接地,第三三极管Q3的发射极通过第二电阻R2连接所述第四节点04。
其中,所述第七MOS管M7至所述第十一MOS管M11均为PMOS;所述第十二MOS管M12至所述第十七MOS管M17均为NMOS;所述第二三极管Q2至所述第五三极管Q5均为PNP结构。
本发明实施例中,当外部使能信号EN变高时,第一启动电压VSTART1建立,第一级基准模块20产生一个低精度的第一级基准电压VREF,同时产生第二级基准模块40的第二启动电压VSTART2。预稳压低压差线性稳压器30基于第一级基准电压VREF产生对电源噪声有一定程度抑制的第二电压信号LVDD,该信号用来为第二级基准模块40供电。最后,第二级基准模块40基于第二电压信号LVDD、使能信号EN和第二启动电压VSTART2共同控制,产生具有极高精度和极高PSRR特性的第二级基准电压VBG。
其中,当外部使能信号EN变高时,会有一股电流流过第五MOS管M5和第一三极管Q1,第一级基准模块20的第一启动电压VSTART1建立,第一启动电压VSTART1=VBE1+VGS5。其中,VBE1为第一三极管Q1发射极和基极之间的电压,VGS5为第五MOS管M5的栅源电压。由于电路刚启动,此时第一级基准电压VREF=0,因此,第十二MOS管M12的栅源电压VGS12=VSTART1=VBE1+VGS5,大于第十二MOS管M12的阈值电压,第十二MOS管M12导通,电流从输入电压VIN经过第十一MOS管M11和第十二MOS管M12管流入第二电阻R2支路,第一级基准模块20完成启动。
第一级基准模块20中,由于第十一MOS管M11和第十MOS管M10、第十四MOS管M14和第十三MOS管M13的宽长比分别相同,因此流过这两个支路的电路相同,那么a点和b点的电压也被钳位在同一电平上。其中,a点为第十三MOS管M13与第四三极管Q4的连接节点,b点为第十四MOS管M14和的第一电阻R1的连接节点。利用带隙基准原理,即可实现低精度的第一级基准电压VREF。
第一级基准电压VREF的值由图2中的第三三极管Q3、第四三极管Q4、第五三极管Q5、第一电阻R1和第二电阻R2决定,其中第一电阻R1和第二电阻R2是同类型电阻(即电阻的材质相同),第四三极管Q4的面积是第五三极管Q5的M倍,则:
VREF=VBE+[VTlnM(R2)]/R1;
VBE为三极管发射极和基极之间的电压,VT为热电压,VT=(kT)/q,其中k为玻尔兹曼常数,q为电荷常数,当T=300K时(常温),可求得VT约为26mV。VBE具有负温度系数,VT具有正温度系数,通过调节R2/R1的值,可以实现第一级基准电压VREF的零温。
参考图3,图3为本发明实施例提供的一种预稳压低压差线性稳压器和第二级基准模块的电路示意图。
如图3所示,所述预稳压低压差线性稳压器30包括:误差放大器EA;所述误差放大器EA的使能端输入所述使能信号EN,电源端输入所述输入电压VIN,负相输入端通过第三电阻R3连接输出端,该输出端输出所述第二电压信号LVDD,负相输入端还通过第四电阻R4接地,正相输入端输入所述第一级基准电压VREF。
本发明实施例中,预稳压低压差线性稳压器30中第三电阻R3的阻值是第四电阻R4的K倍,当输入电压VIN的值小于(K+1)VREF时,第二电压信号LVDD的值就等于输入电压VIN;当输入电压VIN的值大于(K+1)VREF时,第二电压信号LVDD的值就等于(K+1)VREF。因此,预稳压低压差线性稳压器30的功能就是对电源噪声先进行一定程度的抑制,产生具有较高PSRR特性的第二电压信号LVDD来给第二级基准模块40供电。
如图3所示,所述第二级基准模块40包括:
第二启动控制单元,用于响应所述第二启动电压VSTART2,在电路启动时传导启动电流,在电路稳定后,控制启动电流退出;
第四使能控制单元,用于响应所述使能信号EN,控制所述第二级基准模块20的开启和关断;
两级运放电路,用于响应所述第四使能控制单元和所述第二启动控制单元的控制,基于所述第二电压信号LVDD,钳位第一端c和第二端d的电压;
补偿单元,用于提高所述两级运放电路的稳定性;
电压模构架的第二基准电路,用于响应所述第四使能控制单元和所述第二启动控制单元的控制,基于所述第二电压信号LVDD,输出所述第一电压信号VH和所述第二级基准电压VBG。
其中,所述第二启动控制单元包括:第二十一MOS管M21;所述第二十一MOS管M21的栅极输入所述第二启动电压VSTART2,第一电极连接所述第五节点05,第二电极连接所述第六节点06;其中,所述第五节点05连接所述两级运放电路,所述第六节点06连接所述第二基准电路。
所述第四使能控制单元包括:第二十五MOS管M25和第二反相器INV2;
所述第二十五MOS管M25的栅极连接所述第二反相器INV2的输出端,第一电极连接所述第六节点06,第二电极接地;所述第二反相器INV2的输入端输入所述使能信号EN。
所述两级运放电路包括:第十九MOS管M19、第二十MOS管M20、第二十二MOS管M22至第二十四MOS管M24、第二十六MOS管M26至第二十八MOS管M28;
第十九MOS管M19和第二十MOS管M20的第一电极均输入所述第二电压信号LVDD,栅极均连接所述第五节点05;所述第十九MOS管M19的第二电极连接第七节点07;所述第二十MOS管M20的第二电极与栅极连接;
第二十二MOS管M22的栅极连接第二端d,第一电极连接所述第七节点07,第二电极连接第二十六MOS管M26的栅极和第二十七MOS管M27的栅极;
第二十三MOS管M23的栅极连接第一端c,第一电极连接所述第七节点07,第二电极连接第八节点08;所述第八节点08通过所述补偿单元接地;
第二十四MOS管M24的栅极连接所述第七节点07,第一电极连接所述第五节点05,第二电极连接所述第二十八MOS管M28的第一电极;
第二十六MOS管M26的第一电极连接栅极,第二电极接地;
第二十七MOS管M27的第一电极连接所述第八节点08,第二电极接地;
第二十八MOS管M28的栅极连接所述第八节点08,第二电极接地。
所述补偿单元包括:串联在所述第八节点08与接地端之间的电容C0和第六电阻R6。
所述第二基准电路包括:第十八MOS管M18、第六三极管Q6和第七三极管Q7;
所述第十八MOS管M18的第一电极均输入所述第二电压信号LVDD,栅极连接第五节点05,第二电极输出所述第一电压信号VH,且通过第五电阻R5连接第六节点06,所述第六节点06输出所述第二级基准电压VBG。
所述第六三极管Q6和所述第七三极管Q7的基极和集电极均接地;所述第六三极管Q6的发射极连接所述第一端c,所述第一端c连接第七电阻R7的一端,所述第七电阻R7的另一端通过第九电阻R9连接所述第六节点06,所述第七三极管Q7的发射极通过第十电阻R10连接所述第二端d,所述第二端d连接第八电阻R8的一端,所述第八电阻R8的另一端通过所述第九电阻R9连接所述第六节点06。
具体的,所述第七三极管Q7的发射极和第八电阻R8之间连接有第十电阻R10,以构成分压电路,第八电阻R8和第十电阻R10之间的公共节点与第二十二MOS管M22的栅极均为第二端d的电位。所述第七电阻R7与第六三极管Q6的发射极之间的公共节点连接第二十三MOS管M2的栅极,所述第七电阻R7与第六三极管Q6的发射极之间的公共节点与第二十三MOS管M2的栅极均第一端c的电位。
其中,所述第十八MOS管M18至所述第二十MOS管M20、所述第二十二MOS管M22、以及所述第二十三MOS管M23均为PMOS;所述第二十一MOS管M21、所述第二十四MOS管M24至所述第二十八MOS管M28均为NMOS;所述第六三极管Q6和所述第七三极管Q7均为PNP结构。
本发明实施例中,在电路刚启动时,第七MOS管M7复制第十一MOS管M11的电流,第十六MOS管M16关断,会有电流从输入电压VIN经第七MOS管M7流过第十五MOS管M15和第二三极管Q2,从而使第二级基准模块40的第二启动电压VSTART2信号建立,第二启动电压VSTART2=VBE2+VGS15。其中,VBE2为第二三极管Q2发射极和基极之间的电压,VGS15为第十五MOS管M15的栅源电压。由于电路刚启动,此时第二级基准电压VBG=0,因此第二十一MOS管M21的栅源电压VGS21=VSTART2=VBE2+VGS15,大于第二十一MOS管M21的阈值电压,第二十一MOS管M21管导通,电流从第二电压信号LVDD经过第二十MOS管M20和第二十一MOS管M21流入第九电阻R9支路,从而实现核心基准电路的启动。
由于误差放大器EA具有极强的钳位功能,会钳位第一端c和第二端d的电压近似相等,基于带隙基准原理,可实现具有极高精度和极高PSRR特性的零温第二级基准电压VBG。
第二级基准电压VBG的值由图3中的第六三极管Q6、第七三极管Q7、第五电阻R5~第十电阻R10决定,其中第五电阻R5~第十电阻R10是同类型电阻,第七三极管Q7的面积是第六三极管Q6的N倍,则:
VBG=VBE+[VTlnN(R7+2R9)]/R10
通过调节(R7+2R9)/R10的值,即可实现第二级基准电压VBG的零温。
当电路完成启动后,第一电压信号VH的值会大于第十六MOS管M16的阈值电压,使第十六MOS管M16导通,使第二启动电压VSTART2的值降低到VBE4,VBE4为第四三极管Q4发射极和基极之间的电压,由于此时VBG=VBE+[VTlnN(R7+2R9)]/R10,因此第二十一MOS管M21管的源极电压大于栅极电压,即VGS12<0,第二十一MOS管M21关断,启动电流不再注入第二十一MOS管M21和第九电阻R9所在的支路,启动电路模块10退出,不干扰第二级基准模块40的正常工作。
其中,第二级基准电压VBG的PSRR特性仿真结果如图4所示,图4为本发明实施例提供的一种PSRR特性曲线图。图4所示方式中,仿真条件为输入电压VIN=3V、4V、5V和5.5V,Temperature=-40℃、27℃和125℃,工艺角为tt、ff、ss、sf和fs。在1kHz频率处,第二级基准电压VBG的电源抑制比范围为-118~-146dB,在1MHz频率处,第二级基准电压VBG的电源抑制比范围为-54~-58dB,不难看出,与现有技术的电路相比,采用本文的带隙基准电路结构,第二级基准电压VBG的PSRR特性得到较大提升。
通过上述描述可知,本发明技术方案提供的带隙基准电路中,采用预稳压LDO结构,可实现更高的电源抑制特性,并且启动电路模块的实现和退出机制,在电路正常启动后,启动电路模块退出,不干扰第二级基准模块的正常工作。启动电路模块在整个系统刚启动时,通过对第一级基准模块的某个节点注入电流来帮助第一级基准模块摆脱零状态,第一级基准模块利用带隙基准原理输出第一级基准电压,作为预稳压低压差线性稳压器的输入参考电压,预稳压低压差线性稳压器基于第一级基准电压产生对电源噪声有一定程度抑制的第一电压信号,该信号同时为第二级基准模块供电,以获取一个能随工艺、电压和温度变化极小的具有极高电源抑制特性和良好稳定性的第二级基准电压,从而可以实现更高的电源抑制比,提高电路的精度及稳定性。
基于上述实施例,本发明另一实施例还提供一种电源电路,所述电源电路包括上述实施例中描述的带隙基准电路。所述电源电路采用上述实施例中提供的带隙基准电路,可以实现更高的电源抑制比,并且可以提高电路的精度以及稳定性。
基于上述实施例,本发明另一实施例还提供一种如上述实施例中描述的带隙基准电路的控制方法,如图5所示,图5为本发明实施例提供的一种带隙基准电路的控制方法流程图,所述控制方法包括:
步骤S11:在带隙基准电路启动后,通过启动电路模块对第一级基准模块注入初始电流,使得第一级基准模块摆脱零状态;
步骤S12:通过所述第一级基准模块产生第一级基准电压,作为预稳压低压差线性稳压器的输入参考电压,通过所述第一级基准模块为第二级基准模块提供摆脱零状态的第二启动电压;
步骤S13:预稳压低压差线性稳压器基于第一级基准电压,产生能够抑制电源噪声的第二电压信号,通过所述第二电压信号为所述第二级基准模块供电,使得所述第二级基准模块产生第二级基准电压;其中,所述第一级基准电压的精度小于所述第二级基准电压的精度。
通过上述描述可知,本发明技术方案提供的带隙基准电路的控制方法中,启动电路模块在整个系统刚启动时,通过对第一级基准模块的某个节点注入电流来帮助第一级基准模块摆脱零状态,第一级基准模块利用带隙基准原理输出第一级基准电压,作为预稳压低压差线性稳压器的输入参考电压,预稳压低压差线性稳压器基于第一级基准电压产生对电源噪声有一定程度抑制的第二电压信号,该信号同时为第二级基准模块供电,以获取一个能随工艺、电压和温度变化极小的具有极高电源抑制特性和良好稳定性的第二级基准电压,其中第一级基准电压的精度小于第二级基准电压的精度,从而可以实现更高的电源抑制比,提高电路的精度及稳定性。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的带隙基准电路的控制方法以及电源电路而言,由于其与实施例公开的带隙基准电路相对应,所以描述的比较简单,相关之处参见带隙基准电路部分说明即可。
需要说明的是,在本申请的描述中,需要理解的是,术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。当一个组件被认为是“连接”另一个组件,它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下,在其它实施例中实现。因此,本申请将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (22)
1.一种带隙基准电路,其特征在于,所述带隙基准电路包括:
启动电路模块,用于基于输入电压和使能信号,输出第一启动电压;
第一级基准模块,用于基于所述输入电压、所述第一启动电压、所述使能信号和第一电压信号,输出第一级基准电压和第二启动电压;
预稳压低压差线性稳压器,用于基于所述输入电压、所述第一级基准电压和所述使能信号,输出第二电压信号;
第二级基准模块,用于基于所述第二电压信号、所述第二启动电压和所述使能信号,输出所述第一电压信号和第二级基准电压;
其中,所述第一级基准电压的精度小于所述第二级基准电压的精度。
2.根据权利要求1所述的带隙基准电路,其特征在于,所述启动电路模块包括:
启动主电路,用于基于所述输入电压和所述使能信号,产生初始启动电流,用于建立所述第一启动电压;
钳位电路,用于对所述第一启动电压进行电压值钳位;
第一使能控制单元,用于响应第三电压信号,控制所述启动电路模块的开启或是关断;所述第三电压信号与所述使能信号的相位相反。
3.根据权利要求2所述的带隙基准电路,其特征在于,所述启动主电路包括:第一反向器、第一MOS管至第四MOS管;所述第一反向器的输入端输入所述使能信号,输出端连接所述第一MOS管的栅极;
所述第一MOS管的第一电极输入所述输入电压,第二电极连接第二MOS管的第一电极;
所述第二MOS管至第四MOS管的栅极均接地;所述第二MOS管的第二电极连接第三MOS管的第一电极;所述第三MOS管的第二电极连接所述第四MOS管的第一电极;所述第四MOS管的第二电极连接第一节点,所述第一节点输出所述第一启动电压。
4.根据权利要求3所述的带隙基准电路,其特征在于,所述钳位电路包括:第五MOS管以及第一三极管;
所述第五MOS管的栅极连接第一电极以及所述第一节点,第二电极连接所述第一三极管的发射极;
所述第一三极管的基极连接集电极,且接地。
5.根据权利要求4所述的带隙基准电路,其特征在于,所述第一使能控制单元包括:第六MOS管,所述第六MOS管的栅极输入所述第三电压信号,第一电极连接所述第一节点,第二电极接地。
6.根据权利要求5所述的带隙基准电路,其特征在于,所述第一MOS管至所述第四MOS管均为PMOS管;
所述第五MOS管和所述第六MOS管均为NMOS管;
所述第一三极管为PNP结构。
7.根据权利要求1所述的带隙基准电路,其特征在于,所述第一级基准模块包括:
第二使能控制单元和第三使能控制单元,用于根据所述使能信号控制所述第一级基准模块的开启或是关断;
第一启动控制单元,用于响应所述第一启动电压,在所述第一级基准模块开启时传导启动电流,在电路稳定后,控制启动电流退出;
电流模构架的第一基准电路,用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制,基于所述输入电压,输出第一级基准电压;
第二基准模块的启动电路,用于响应所述第二使能控制单元、所述第三使能控制单元和所述第一启动控制单元的控制,基于所述输入电压和所述第一电压信号,输出所述第二启动电压。
8.根据权利要求7所述的带隙基准电路,其特征在于,所述启动电路包括:
第七MOS管,所述第七MOS管的栅极连接第二节点,第一电极输入所述输入电压,第二电极连接第三节点,所述第三节点输出所述第二启动电压;
第十五MOS管,所述第十五MOS管的栅极连接第一电极以及所述第三节点,第二电极连接第十六MOS管的第一电极和第二三极管的发射极;所述第二三极管的基极和集电极均接地;
第十六MOS管,所述第十六MOS管的栅极输入所述第一电压信号,第二电极接地。
9.根据权利要求8所述的带隙基准电路,其特征在于,所述第一启动控制单元包括:第十二MOS管,所述第十二MOS管的栅极连接所述第一节点,第一电极连接所述第二节点,第二电极连接第四节点;
其中,所述第二使能控制单元连接在所述第二节点与所述输入电压的输入端之间;所述第三使能控制单元连接在所述第四节点与接地端之间。
10.根据权利要求9所述的带隙基准电路,其特征在于,所述第二使能控制单元包括:第八MOS管,所述第八MOS管的栅极输入所述使能信号,第一电极输入所述输入电压,第二电极连接所述第二节点;
所述第三使能控制单元包括:第十七MOS管,所述第十七MOS管的栅极输入第三电压信号,第一电极连接所述第四节点,第二电极接地;所述第三电压信号与所述使能信号的相位相反。
11.根据权利要求10所述的带隙基准电路,其特征在于,所述第一基准电路包括:第九MOS管至第十一MOS管、第十三MOS管、第十四MOS管、第三三极管至第五三极管;
第九MOS管的栅极连接所述第二节点,第一电极输入所述输入电压,第二电极连接第四节点,所述第四节点输出所述第一级基准电压;
第十MOS管和第十一MOS管的栅极均连接所述第二节点,二者的第一电极均输入所述输入电压;所述第十MOS管的第二电极连接第十三MOS管的第一电极;所述第十一MOS管的第二电极连接第十四MOS管的第一电极;
所述第十三MOS管的栅极连接第一电极,第二电极连接第四三极管的发射极;
所述第十四MOS管栅极连接所述第十三MOS管的栅极,第二电极通过第一电阻连接所述第五三极管的发射极;
所述第三三极管至所述第五三极管的基极和集电极均接地,所述第三三极管的发射极通过第二电阻连接所述第四节点。
12.根据权利要求11所述的带隙基准电路,其特征在于,所述第七MOS管至所述第十一MOS管均为PMOS;
所述第十二MOS管至所述第十七MOS管均为NMOS;
所述第二三极管至所述第五三极管均为PNP结构。
13.根据权利要求1所述的带隙基准电路,其特征在于,所述预稳压低压差线性稳压器包括:误差放大器;
所述误差放大器的使能端输入所述使能信号,电源端输入所述输入电压,负相输入端通过第三电阻连接输出端,该输出端输出所述第二电压信号,负相输入端还通过第四电阻接地,正相输入端输入所述第一级基准电压。
14.根据权利要求1所述的带隙基准电路,其特征在于,所述第二级基准模块包括:
第二启动控制单元,用于响应所述第二启动电压,在电路启动时传导启动电流,在电路稳定后,控制启动电流退出;
第四使能控制单元,用于响应所述使能信号,控制所述第二级基准模块的开启和关断;
两级运放电路,用于响应所述第四使能控制单元和所述第二启动控制单元的控制,基于所述第二电压信号,钳位第一端和第二端的电压;
补偿单元,用于提高所述两级运放电路的稳定性;
电压模构架的第二基准电路,用于响应所述第四使能控制单元和所述第二启动控制单元的控制,基于所述第二电压信号,输出所述第一电压信号和所述第二级基准电压。
15.根据权利要求14所述的带隙基准电路,其特征在于,所述第二启动控制单元包括:
第二十一MOS管,所述第二十一MOS管的栅极输入所述第二启动电压,第一电极连接第五节点,第二电极连接第六节点;
其中,所述第五节点连接所述两级运放电路,所述第六节点连接所述第二基准电路。
16.根据权利要求15所述的带隙基准电路,其特征在于,所述第四使能控制单元包括:第二十五MOS管和第二反相器;
所述第二十五MOS管的栅极连接所述第二反相器的输出端,第一电极连接所述第六节点,第二电极接地;所述第二反相器的输入端输入所述使能信号。
17.根据权利要求16所述的带隙基准电路,其特征在于,所述两级运放电路包括:
第十九MOS管和第二十MOS管,二者的第一电极均输入所述第二电压信号,栅极均连接所述第五节点;所述第十九MOS管的第二电极连接第七节点;所述第二十MOS管的第二电极与栅极连接;
第二十二MOS管,所述第二十二MOS管的栅极连接所述第二端,第一电极连接所述第七节点;
第二十三MOS管,所述第二十三MOS管的栅极连接所述第一端,第一电极连接所述第七节点,第二电极连接第八节点;所述第八节点通过所述补偿单元接地;
第二十四MOS管,所述第二十四MOS管的栅极连接所述第七节点,第一电极连接所述第五节点;
第二十六MOS管,所述第二十六MOS管的第一电极连接栅极,第二电极接地;
第二十七MOS管,所述第二十七MOS管的第一电极连接所述第八节点,第二电极接地;
第二十八MOS管,所述第二十八MOS管的栅极连接所述第八节点,第二电极接地;
其中,所述第二十二MOS管的所述第二电极连接第二十六MOS管的栅极和所述第二十七MOS管的栅极;所述第二十四MOS管的第二电极连接所述第二十八MOS管的第一电极。
18.根据权利要求17所述的带隙基准电路,其特征在于,所述补偿单元包括:串联在所述第八节点与接地端之间的电容和第六电阻。
19.根据权利要求17所述的带隙基准电路,其特征在于,所述第二基准电路包括:
第十八MOS管,所述第十八MOS管的第一电极输入所述第二电压信号,栅极连接第五节点,第二电极输出所述第一电压信号,且通过第五电阻连接第六节点,所述第六节点输出所述第二级基准电压;
第六三极管和第七三极管,所述第六三极管和所述第七三极管的基极和集电极均接地;所述第六三极管的发射极连接所述第一端,所述第一端连接第七电阻的一端,所述第七电阻的另一端通过第九电阻连接所述第六节点;所述第七三极管的发射极通过第十电阻连接所述第二端,所述第二端连接第八电阻的一端,所述第八电阻的另一端通过所述第九电阻连接所述第六节点。
20.根据权利要求19所述的带隙基准电路,其特征在于,所述第十八MOS管至所述第二十MOS管、所述第二十二MOS管、以及所述第二十三MOS管均为PMOS;
所述第二十一MOS管、所述第二十四MOS管至所述第二十八MOS管均为NMOS;
所述第六三极管和所述第七三极管均为PNP结构。
21.一种电源电路,其特征在于,所述电源电路包括如权利要求1-20任一项所述的带隙基准电路。
22.一种如权利要求1-20任一项所述的带隙基准电路的控制方法,其特征在于,所述控制方法包括:
在带隙基准电路启动后,通过启动电路模块对第一级基准模块注入初始电流,使得第一级基准模块摆脱零状态;
通过所述第一级基准模块产生第一级基准电压,作为预稳压低压差线性稳压器的输入参考电压,通过所述第一级基准模块为第二级基准模块提供摆脱零状态的第二启动电压;
预稳压低压差线性稳压器基于第一级基准电压,产生能够抑制电源噪声的第二电压信号,通过所述第一电压信号为所述第二级基准模块供电,使得所述第二级基准模块产生第二级基准电压;
其中,所述第一级基准电压的精度小于所述第二级基准电压的精度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111123483.0A CN113721690B (zh) | 2021-09-24 | 2021-09-24 | 带隙基准电路及其控制方法以及电源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111123483.0A CN113721690B (zh) | 2021-09-24 | 2021-09-24 | 带隙基准电路及其控制方法以及电源电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113721690A true CN113721690A (zh) | 2021-11-30 |
CN113721690B CN113721690B (zh) | 2022-12-20 |
Family
ID=78684768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111123483.0A Active CN113721690B (zh) | 2021-09-24 | 2021-09-24 | 带隙基准电路及其控制方法以及电源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113721690B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114510104A (zh) * | 2022-01-29 | 2022-05-17 | 苏州领慧立芯科技有限公司 | 一种带隙基准启动电路 |
CN115016581A (zh) * | 2022-05-31 | 2022-09-06 | 电子科技大学长三角研究院(湖州) | 一种自带启动电路的带隙基准电路结构 |
US20220334606A1 (en) * | 2019-06-19 | 2022-10-20 | Skyworks Solutions, Inc. | Temperature-based bandgap reference circuit |
CN115309219A (zh) * | 2022-08-03 | 2022-11-08 | 上海艾为电子技术股份有限公司 | 启动完成指示信号电路、信号形成方法和芯片 |
CN115357090A (zh) * | 2022-08-02 | 2022-11-18 | 深圳市诚芯微科技股份有限公司 | 一种用于带隙基准调整器的零功耗双路自启动电路及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030201822A1 (en) * | 2002-04-30 | 2003-10-30 | Realtek Semiconductor Corp. | Fast start-up low-voltage bandgap voltage reference circuit |
US20050264347A1 (en) * | 2004-05-25 | 2005-12-01 | Renesas Technology Corp. | Internal voltage generating circuit and semiconductor integrated circuit device |
JP2012108585A (ja) * | 2010-11-15 | 2012-06-07 | Fujitsu Semiconductor Ltd | レギュレータ回路及びそれを有する集積回路装置 |
CN102681584A (zh) * | 2012-05-30 | 2012-09-19 | 昆山锐芯微电子有限公司 | 低噪声带隙基准电路和基准源产生系统 |
CN203982247U (zh) * | 2014-07-14 | 2014-12-03 | 衢州市沃思电子技术有限公司 | 高性能基准源 |
CN110377096A (zh) * | 2019-08-16 | 2019-10-25 | 电子科技大学 | 高电源抑制比低温漂的带隙基准源 |
CN113220060A (zh) * | 2021-04-30 | 2021-08-06 | 深圳市国微电子有限公司 | 高电源抑制比的带隙基准电路和电子设备 |
-
2021
- 2021-09-24 CN CN202111123483.0A patent/CN113721690B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030201822A1 (en) * | 2002-04-30 | 2003-10-30 | Realtek Semiconductor Corp. | Fast start-up low-voltage bandgap voltage reference circuit |
US20050264347A1 (en) * | 2004-05-25 | 2005-12-01 | Renesas Technology Corp. | Internal voltage generating circuit and semiconductor integrated circuit device |
JP2012108585A (ja) * | 2010-11-15 | 2012-06-07 | Fujitsu Semiconductor Ltd | レギュレータ回路及びそれを有する集積回路装置 |
CN102681584A (zh) * | 2012-05-30 | 2012-09-19 | 昆山锐芯微电子有限公司 | 低噪声带隙基准电路和基准源产生系统 |
CN203982247U (zh) * | 2014-07-14 | 2014-12-03 | 衢州市沃思电子技术有限公司 | 高性能基准源 |
CN110377096A (zh) * | 2019-08-16 | 2019-10-25 | 电子科技大学 | 高电源抑制比低温漂的带隙基准源 |
CN113220060A (zh) * | 2021-04-30 | 2021-08-06 | 深圳市国微电子有限公司 | 高电源抑制比的带隙基准电路和电子设备 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220334606A1 (en) * | 2019-06-19 | 2022-10-20 | Skyworks Solutions, Inc. | Temperature-based bandgap reference circuit |
US11797042B2 (en) * | 2019-06-19 | 2023-10-24 | Skyworks Solutions, Inc. | Temperature-based bandgap reference circuit |
CN114510104A (zh) * | 2022-01-29 | 2022-05-17 | 苏州领慧立芯科技有限公司 | 一种带隙基准启动电路 |
CN114510104B (zh) * | 2022-01-29 | 2023-10-20 | 苏州领慧立芯科技有限公司 | 一种带隙基准启动电路 |
CN115016581A (zh) * | 2022-05-31 | 2022-09-06 | 电子科技大学长三角研究院(湖州) | 一种自带启动电路的带隙基准电路结构 |
CN115016581B (zh) * | 2022-05-31 | 2024-02-02 | 电子科技大学长三角研究院(湖州) | 一种自带启动电路的带隙基准电路结构 |
CN115357090A (zh) * | 2022-08-02 | 2022-11-18 | 深圳市诚芯微科技股份有限公司 | 一种用于带隙基准调整器的零功耗双路自启动电路及方法 |
CN115309219A (zh) * | 2022-08-03 | 2022-11-08 | 上海艾为电子技术股份有限公司 | 启动完成指示信号电路、信号形成方法和芯片 |
CN115309219B (zh) * | 2022-08-03 | 2024-02-02 | 上海艾为电子技术股份有限公司 | 启动完成指示信号电路、信号形成方法和芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN113721690B (zh) | 2022-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113721690B (zh) | 带隙基准电路及其控制方法以及电源电路 | |
CN111190454B (zh) | 曲率补偿低温漂带隙基准电压源电路 | |
CN109343639B (zh) | 一种低温漂带隙基准电压电路、方法及其芯片 | |
CN102193574B (zh) | 一种高阶曲率补偿的带隙基准电压源 | |
TW201413415A (zh) | 參考電壓產生器 | |
CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
CN103353782A (zh) | 低供电电压带隙参考电路及方法 | |
CN113359929B (zh) | 带隙基准电路和低失调高电源抑制比带隙基准源 | |
CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
CN114489221B (zh) | 一种带隙基准电压源电路及带隙基准电压源 | |
CN114115417B (zh) | 带隙基准电路 | |
CN103901937B (zh) | 带隙基准电压源 | |
CN108052151B (zh) | 一种无嵌位运放的带隙基准电压源 | |
CN112000162A (zh) | 一种带隙基准电压源 | |
CN113467562B (zh) | 一种无运放带隙基准源 | |
CN101149628A (zh) | 一种基准电压源电路 | |
CN115421549A (zh) | 自偏置带隙基准电路及其控制方法、电源电路及电子设备 | |
CN114326910B (zh) | 一种带隙基准电压产生电路 | |
CN114637362B (zh) | 带隙基准模块、过温保护模块、ldo电路及超声波流量计 | |
Chen et al. | A new all-in-one bandgap reference and robust zero temperature coefficient (TC) point current reference circuit | |
CN202067172U (zh) | 一种全温度范围补偿的电压基准源 | |
CN110109500B (zh) | 一种可自激补偿的带隙基准电压源 | |
Cao et al. | A 2.47-10V curvature-corrected bandgap reference for LDO | |
Wang et al. | A high-order temperature compensated CMOS bandgap reference | |
CN114721458B (zh) | 一种采用指数补偿的带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |