CN115016581B - 一种自带启动电路的带隙基准电路结构 - Google Patents
一种自带启动电路的带隙基准电路结构 Download PDFInfo
- Publication number
- CN115016581B CN115016581B CN202210610222.XA CN202210610222A CN115016581B CN 115016581 B CN115016581 B CN 115016581B CN 202210610222 A CN202210610222 A CN 202210610222A CN 115016581 B CN115016581 B CN 115016581B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- pole
- triode
- circuit
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009966 trimming Methods 0.000 claims description 10
- 230000010076 replication Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 2
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 2
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供一种自带启动电路的带隙基准电路结构,涉及电子电路技术领域,能够采用正常接法的NPN三极管设计带隙基准源,结构简洁且低成本;该电路第一、第二MOS管G极连接,S极接电源;第二MOS管G极和D极连接;第一MOS管D极与第二三极管集电极连接,第二MOS管D极与第一三极管集电极连接,第一三极管和第二三极管基极连接;两三极管发射极之间串接第一电阻,第二三极管发射极串接第二电阻后接地;第三MOS管S极与第一三极管的基极连接,D极与电源端连接,G极与第一MOS管D极连接;两三极管的两基极连接点作为基准电压输出;第一、第二MOS管为PMOS管,第三MOS管为NMOS管。
Description
技术领域
本发明涉及电子电路技术领域,尤其涉及一种无运放电路和无偏置电路的自带启动电路的带隙基准电路结构。
背景技术
带隙基准源电路广泛运用于集成电路中,用于提供一个与工艺、电源电压和温度近乎无关的基准电压或者基准电流。它的设计思路是找出一个具有正温度系数的电压和一个具有负温度系数的电压后,将它们以某种权重叠加在一起,就可以得到一个与温度无关的电压。由半导体物理知识可知,双极型晶体管BJT有两个特性:①双极型晶体管的发射结电压VBE具有负温度系数;②在相同的集电极电流下,若两个双极型晶体管的反向饱和电流密度相等,但发射结面积不等时,两个双极型晶体管的发射结电压差值ΔVBE具有正温度系数。如果将上述所提到的正温度系数电压ΔVBE和负温度系数电压VBE,以某种合适的权重叠加在一起,就可以实现一个零温度系数的基准电压。
现有技术主要有两大结构来实现带隙基准源电路:基于cascode电流镜结构的带隙基准源和基于运算放大器结构的带隙基准源,二者均是基于二极管连接结构的PNP型三极管来进行设计的。
对于基于cascode电流镜结构的带隙基准源而言,其是通过级联cascode结构来使得如图1所示的点X和点Y处的电位相等。但是它的缺点是因为级联了cascode结构,使得该电路的电压余度提高,对于输入的电源电压而言,其输入电压的下限不能太低。并且也会因为使用了较多的MOS管,使得版图面积增大,基于cascode电流镜结构的带隙基准源电路结构如图1所示。
对于基于运算放大器结构的带隙基准源而言,则其是通过运放虚短的特点控制如图2所示的点X和点Y处的电位相等。但是它的缺点是因为使用了运算放大器,不仅使得电路结构变得更加复杂,并且带隙基准源的输出特性也极大程度受到了该运放性能的影响,还增加了版图面积,基于运算放大器结构的带隙基准源电路结构如图2所示。
因此,有必要研究一种无运放电路和无偏置电路的自带启动电路的带隙基准电路结构来补充上述不足,以解决或减轻上述一个或多个问题。
发明内容
有鉴于此,本发明旨在提出一种自带启动电路的带隙基准电路结构,能够采用正常接法的NPN型三极管来设计带隙基准电路,使得电路结构更加简洁的同时,也降低了成本。
本发明提供一种自带启动电路的带隙基准电路结构,其特征在于,所述电路结构包括第一MOS管、第二MOS管、第一三极管、第二三极管、第一电阻、第二电阻以及第三MOS管;
所述第一MOS管和所述第二MOS管的两G极连接,两S极均与电源端连接;所述第二MOS管的G极和D极连接;
所述第一MOS管的D极与所述第二三极管的集电极连接,所述第二MOS管的D极与所述第一三极管的集电极连接,所述第一三极管和所述第二三极管的基极连接;
所述第一三极管的发射极与所述第二三极管的发射极之间串接有所述第一电阻,所述第二三极管的发射极串接所述第二电阻后接地;
所述第三MOS管的S极与所述第一三极管的基极连接,D极与电源端连接,G极与所述第一MOS管的D极连接;所述第三MOS管用于启动所在支路;
所述第一三极管和所述第二三极管的两基极连接点作为基准电压输出。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第一MOS管和所述第二MOS管均为PMOS管。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第三MOS管为NMOS管。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第一三极管和所述第二三极管均为NPN型三级管。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述基准电压的输出点与地之间串接有若干分压电阻,通过电阻的分压作用产生多个不同的基准电压用于输出。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述电路结构通过调节所述第一电阻和所述第二电阻的电阻值以及所述第一三极管和所述第二三极管发射结面积之比,实现温度系数的抵消,得到具有零温度系数的所述基准电压。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第二电阻与地之间还设有trim修调电路,用于对带隙基准电路结构输出的基准电压进行调整。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述trim修调电路包括四条支路,每条支路均包括串接的两个反相器和一个NMOS管;
两个反相器中的第一反相器输入端作为该支路的输入端口,第二反相器的输出端与该支路中的NMOS管G极连接,所述NMOS管的D极和S极之间设有电阻;
四条支路中的共四个电阻依次串接且其两端分别与所述第二电阻以及GND连接。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第二MOS管的D极连接一个电流镜结构用于实现电流复制,从而得到正温度系数的电流供输出使用。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述电流镜结构包括第四MOS管和第五MOS管;
所述第四MOS管和所述第五MOS管的两G极连接,且与所述第二MOS管的D极连接;
所述第四MOS管和所述第五MOS管的两S极均接电源端,两D极作为复制的正温度系数电流的输出端与外部电路连接。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第四MOS管和所述第五MOS管均为PMOS管。
如上所述的方面和任一可能的实现方式,进一步提供一种实现方式,所述第二MOS管是采用二极管连接的结构,并与第一MOS管共同构成电流镜结构,通过工艺可以使得这两个管子器件参数一致,从而就可以实现如图3所示的左侧两支路电流相等。
与现有技术相比,上述技术方案中的一个技术方案具有如下优点或有益效果:由于VDD到GND之间的MOS管个数相对较少,相对于cascode结构,本发明的电压余度较小,使得输入电压的最低值可以相对较低;相对于运放结构,本发明减少了运放对带隙基准源的影响;总的来说,该电路结构简单,并且产生ΔVBE的电路与将ΔVBE和VBE叠加起来的电路支路只有两条,降低了电路的功耗;
上述技术方案中的另一个技术方案具有如下优点或有益效果:采用正常接法的NPN型三极管来设计带隙基准源,使得电路结构更加简洁的同时,也降低了成本;
上述技术方案中的另一个技术方案具有如下优点或有益效果:采用NMOS管的非线性特性,既能保证给输出基准源的支路提供电流,也能使得两个NPN型三极管处于饱和区;
上述技术方案中的另一个技术方案具有如下优点或有益效果:将第二电阻(对应图3中的R4)串联在两个三极管下方,巧妙地节省了一个支路,降低了电路功耗;
上述技术方案中的另一个技术方案具有如下优点或有益效果:电路结构简洁,相对于运算放大器结构而言,避免了运放的优劣对基准源性能的影响,也降低了电路成本;
上述技术方案中的另一个技术方案具有如下优点或有益效果:电路的功耗较小,使得电路待机时间增长,电池寿命的更长。
当然,实施本发明的任一产品并不一定需要同时达到以上所述的所有技术效果。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是现有技术中基于cascode电流镜结构示意图;
图2是现有技术中基于运算放大器结构示意图;
图3是本发明一个实施例提供的带隙基准电路结构示意图;
图4是本发明一个实施例提供的结合trim修调电路的带隙基准电路结构示意图;
图5是本发明一个实施例提供的通过电流镜结构复制电流,从而得到双极晶体管偏置电流的结构示意图。
具体实施方式
为了更好的理解本发明的技术方案,下面结合附图对本发明实施例进行详细描述。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
对于现有技术中基于cascode电流镜结构和基于运算放大器结构原理的带隙基准源而言,二者都需要准确控制用于产生正温度系数结构处的电位相等,即如图1和图2所示的点X和点Y处的电位相等。因为电位相等与否,是会直接影响带隙基准源的输出基准的精度,所以无论是对cascode电流镜结构还是对运算放大器结构的要求都很高。为了避开这一要求,本发明提供一种不采用二极管连接结构的PNP型三极管,本发明选择采用正常连接时的NPN型三级管来实现带隙基准源的设计。
本发明的具体电路结构如图3所示,在输入电源电压下方采用了一个PMOS的电流镜结构,在其下方级联了一个用于产生正温度系数电压ΔVBE的电路结构,又级联了一个用于叠加正温度系数的电压ΔVBE和负温度系数电压VBE的电阻。而最右侧支路是通过一个NMOS管来启动该支路,并且通过其下方电阻分压的作用,得到多个基准电压。
该电路原理为:对于RO上的两端压降而言,其是等于两个NPN型三极管的发射结电压VBE之差,即VR0=ΔVBE,则通过R0的电流是I1=I2=ΔVBE/R0。如果流过两个NPN型三级管的电流相等,并且二者的反向饱和电流密度也相等,则ΔVBE=VT*ln(N)(其中VT为热电压,其值VT=(k*T)/q,k为玻尔兹曼常数,T为热力学温度,q为电子电荷量;*表示乘法运算;ln()指的是自然对数函数;N指的是两个NPN型三极管的发射结面积之比)。由于M0管和M1管是采用了电流镜结构,则通过M0管的电流是等于通过M1管的电流,即通过两个NPN型三极管的电流是相等的,并且都是等于流过电阻R0的电流。而流过电阻R0的电流IR0=I0=I1=(VT*ln(N))/R0,这是一个只与温度、两个NPN型三极管发射结面积比和电阻R0值有关的一个电流。因此图3中左侧两条支路的电流只受以上这三个参数影响。通过R4的电流IR4=2I1=2*(VT*ln(N))/R0,则两个NPN型三极管的基极电位,也正是基准电位VREF1=VR4+VBE1=2*(R4/R0)*ΔVBE+VBE1={2*(R4/R0)*ln(N)}*VT+VBE1=K*VT+VBE1(令K=2*(R4/R0)*ln(N)),则我们可以调节R4与R0的电阻值和两个NPN型三极管的发射结面积之比N,从而控制K的值,使得VT与VBE1的温度系数相互抵消,从而得到一个具有零温度系数的基准电压VREF1,其次通过电阻分压作用再得到多个基准电压。
如图3所示,电路中采用M2管的原因是有两个,使用NMOS管而不用PMOS管的原因是:使用NMOS管的话,能够更好的确保该管子处于饱和区,从而能给该支路提供电流;使用MOS管而不是使用电阻的原因是,MOS管相对于电阻而言,它是一个非线性电阻,更加灵活,如果在该处的电阻阻值较大的话,很可能使得两个三极管未导通,如果在该处的电阻阻值较小时,很可能使得两个二极管处于饱和区,因此综合考虑使用NMOS管。
本发明电路的优点包括:
1.由于电源电压到地之间的MOS管个数相对较少,相对于cascode结构而言,电压余度更小,所以对于电源电压的最低值可以更小,应用范围更广。并且也因为使用了更少的MOS管,节省了版图面积。
2.相对于运算放大器结构而言,它的电路结构更加简洁,同时也避免了因运放性能优劣对带隙基准源的性能造成的影响,当然也降低了电路成本。
3.电路的功耗较小,使得电路待机时间增长,电池寿命的更长。
针对图3中的带隙基准电路,还可进行改造,本发明列举两种改造方式,具体如下:
第一种改造方式:可在电阻R4处进行改进,通过结合trim修调电路后,可使得输出的基准电压更加准确,其电路结构如图4所示。trim修调电路指的是电路中用来调整某些电路参数的电路模块,在此处指调整带隙基准源输出的基准电压。trim修调电路包括四条支路,每条支路均包括串接的两个反相器,即第一反相器和第二反相器,以及一个NMOS管,第一反相器输入端作为该支路的输入端口,第二反相器的输出端与NMOS管的G极连接,NMOS管的D极和S极之间设有电阻。四条支路中的四个电阻依次串接(如图4中依次串接的电阻R5、R6、R7和R8),其两端分别与电阻R4以及GND连接。trim修调电路修调该带隙基准电路的原理是:通过实际输出的基准电压与理论上本应输出的基准电压相比较,会产生一个误差电压,根据误差电压的大小确定修调步长,从而得到一个具有四位宽的二进制数字信号,并将其输入到如图4所示的A、B、C、D四个输入端口,通过该四个输入端口的电压高低控制两个反相器右侧的NMOS管的开与关,进而改变了图4所示M点到地的电阻大小,也可以理解为改变如图3所示的R4的阻值大小,最终起到了调整基准电压的作用。
第二种改造方式:可通过电流镜结构,复制该电路模块中左侧两个支路的电流。经过电流镜复制后的电流,实际上是与原电流的温度系数是一致的,它们都是和绝对温度成正比的,即PTAT电流。这是因为通过M1管的电流I1=ΔVBE/R0={VT*ln(N)}/R0,这是一个与绝对温度成正比的电流,而通过电流镜复制后的电流是与该电流成正比的,因此可以得到一个具有正温度系数的电流。该电路结构如图5所示,具有正温度系数的电流可从M4、M5管所在的支路得到。
以上对本申请实施例所提供的一种无运放电路和无偏置电路的自带启动电路的带隙基准电路结构,进行了详细介绍。以上实施例的说明只是用于帮助理解本申请的方法及其核心思想;同时,对于本领域的一般技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。
还需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的商品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。“大致”是指在可接收的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。
在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,本文中字符“/”,一般表示前后关联对象是一种“或”的关系。
Claims (6)
1.一种自带启动电路的带隙基准电路结构,其特征在于,所述电路结构包括第一MOS管、第二MOS管、第一三极管、第二三极管、第一电阻、第二电阻以及第三MOS管;
所述第一MOS管和所述第二MOS管的两G极连接,两S极均与电源端连接;所述第二MOS管的G极和D极连接;
所述第一MOS管的D极与所述第二三极管的集电极连接,所述第二MOS管的D极与所述第一三极管的集电极连接,所述第一三极管和所述第二三极管的基极连接;
所述第一三极管的发射极与所述第二三极管的发射极之间串接有所述第一电阻,所述第二三极管的发射极串接所述第二电阻后接地;
所述第三MOS管的S极与所述第一三极管的基极连接,D极与电源端连接,G极与所述第一MOS管的D极连接;
所述第一三极管和所述第二三极管的两基极连接点作为基准电压输出;
所述第一MOS管和所述第二MOS管均为PMOS管,且器件参数一致;
所述第三MOS管为NMOS管;
所述第一三极管和所述第二三极管均为NPN型三级管;所述基准电压的输出点与地之间串接有若干分压电阻,通过电阻的分压作用产生多个不同的基准电压用于输出。
2.根据权利要求1所述的自带启动电路的带隙基准电路结构,其特征在于,所述电路结构通过调节所述第一电阻和所述第二电阻的电阻值以及所述第一三极管和所述第二三极管发射结面积之比,实现温度系数的抵消,得到具有零温度系数的所述基准电压。
3.根据权利要求1所述的自带启动电路的带隙基准电路结构,其特征在于,所述第二电阻与地之间还设有trim修调电路,用于对带隙基准电路结构输出的基准电压进行调整。
4.根据权利要求3所述的自带启动电路的带隙基准电路结构,其特征在于,所述trim修调电路包括四条支路,每条支路均包括串接的两个反相器和一个NMOS管;
两个反相器中的第一反相器输入端作为该支路的输入端口,第二反相器的输出端与该支路中的NMOS管G极连接,所述NMOS管的D极和S极间设有电阻;
四条支路中的共四个电阻依次串接且其两端分别与所述第二电阻以及GND连接。
5.根据权利要求1所述的自带启动电路的带隙基准电路结构,其特征在于,所述第二MOS管的D极连接一个电流镜结构用于实现电流复制,从而得到正温度系数的电流供输出使用;
所述电流镜结构包括第四MOS管和第五MOS管;
所述第四MOS管和所述第五MOS管的两G极连接,且与所述第二MOS管的D极连接;
所述第四MOS管和所述第五MOS管的两S极均接电源端,两D极作为复制的正温度系数电流的输出端与外部电路连接。
6.根据权利要求5所述的自带启动电路的带隙基准电路结构,其特征在于,所述第四MOS管和所述第五MOS管均为PMOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210610222.XA CN115016581B (zh) | 2022-05-31 | 2022-05-31 | 一种自带启动电路的带隙基准电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210610222.XA CN115016581B (zh) | 2022-05-31 | 2022-05-31 | 一种自带启动电路的带隙基准电路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115016581A CN115016581A (zh) | 2022-09-06 |
CN115016581B true CN115016581B (zh) | 2024-02-02 |
Family
ID=83070589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210610222.XA Active CN115016581B (zh) | 2022-05-31 | 2022-05-31 | 一种自带启动电路的带隙基准电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115016581B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107992146A (zh) * | 2017-12-07 | 2018-05-04 | 中国电子科技集团公司第五十八研究所 | 一种无运放带隙基准电路 |
CN108549448A (zh) * | 2018-04-20 | 2018-09-18 | 电子科技大学 | 一种带瞬态增强的带隙基准电路 |
CN108958348A (zh) * | 2018-08-13 | 2018-12-07 | 电子科技大学 | 一种高电源抑制比的带隙基准源 |
CN208239921U (zh) * | 2018-06-01 | 2018-12-14 | 上海汉容微电子有限公司 | 一种基准电压源电路 |
CN110347203A (zh) * | 2019-06-19 | 2019-10-18 | 成都华微电子科技有限公司 | 宽带低功耗的带隙基准电路 |
CN112987836A (zh) * | 2021-02-09 | 2021-06-18 | 无锡英迪芯微电子科技股份有限公司 | 一种高性能的带隙基准电路 |
CN113721690A (zh) * | 2021-09-24 | 2021-11-30 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
CN216531064U (zh) * | 2021-11-26 | 2022-05-13 | 珠海零边界集成电路有限公司 | 一种降压电路和开关电源 |
-
2022
- 2022-05-31 CN CN202210610222.XA patent/CN115016581B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107992146A (zh) * | 2017-12-07 | 2018-05-04 | 中国电子科技集团公司第五十八研究所 | 一种无运放带隙基准电路 |
CN108549448A (zh) * | 2018-04-20 | 2018-09-18 | 电子科技大学 | 一种带瞬态增强的带隙基准电路 |
CN208239921U (zh) * | 2018-06-01 | 2018-12-14 | 上海汉容微电子有限公司 | 一种基准电压源电路 |
CN108958348A (zh) * | 2018-08-13 | 2018-12-07 | 电子科技大学 | 一种高电源抑制比的带隙基准源 |
CN110347203A (zh) * | 2019-06-19 | 2019-10-18 | 成都华微电子科技有限公司 | 宽带低功耗的带隙基准电路 |
CN112987836A (zh) * | 2021-02-09 | 2021-06-18 | 无锡英迪芯微电子科技股份有限公司 | 一种高性能的带隙基准电路 |
CN113721690A (zh) * | 2021-09-24 | 2021-11-30 | 上海艾为电子技术股份有限公司 | 带隙基准电路及其控制方法以及电源电路 |
CN216531064U (zh) * | 2021-11-26 | 2022-05-13 | 珠海零边界集成电路有限公司 | 一种降压电路和开关电源 |
Also Published As
Publication number | Publication date |
---|---|
CN115016581A (zh) | 2022-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI282050B (en) | A proportional to absolute temperature voltage circuit | |
JP3759513B2 (ja) | バンドギャップ基準回路 | |
US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
JP3647468B2 (ja) | 定電流およびptat電流のためのデュアル源 | |
TWI418968B (zh) | 參考電壓與參考電流產生電路及方法 | |
US7323857B2 (en) | Current source with adjustable temperature coefficient | |
TW200537270A (en) | A low offset bandgap voltage reference | |
US6384586B1 (en) | Regulated low-voltage generation circuit | |
WO1983002342A1 (en) | Precision current source | |
CN110895423B (zh) | 用于与绝对温度成比例电路的系统和方法 | |
WO2009118267A1 (en) | A bias current generator | |
CN113050743B (zh) | 一种输出多种温度系数的电流基准电路 | |
US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
US8508211B1 (en) | Method and system for developing low noise bandgap references | |
JPH11288321A (ja) | Npnデバイスを用いないcmos処理工程に対する正確なバンドギャップ回路 | |
JP2005182113A (ja) | 基準電圧発生回路 | |
TWI435200B (zh) | 能隙電壓及電流參考 | |
CN115016581B (zh) | 一种自带启动电路的带隙基准电路结构 | |
JP4394106B2 (ja) | 基準電流生成回路 | |
US7495426B2 (en) | Temperature setpoint circuit with hysteresis | |
WO2018146878A1 (ja) | 基準電圧発生回路及び方法 | |
US10310539B2 (en) | Proportional to absolute temperature reference circuit and a voltage reference circuit | |
TWI716323B (zh) | 電壓產生器 | |
JPH08339232A (ja) | 基準電圧回路 | |
CN113364436B (zh) | 一种电压比较电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |