CN107992146A - 一种无运放带隙基准电路 - Google Patents

Abstract

本发明提供一种无运放带隙基准电压电路，包括第零、一、三、四MOS管组成的镜像电流源，以及第五、六、七、八MOS管组成的镜像电流源；第一三极管的集电极和第二三极管基极相连；第二三极管的集电极和第三三极管基极相连；第三三极管的集电极和第四三极管的发射级相连；第四三极、五三极管的基级通过第三电阻和第二三极管的集电极、第三三极管的基级、第一MOS管的源级相连并直接输出基准电压。本发明的带隙基准电压为负温度系数的基极‑发射极电压之差与一个正温度系数的电压之和，使带隙基准电压几乎不受温度的影响，稳定性高，省去了运算器放大器，避免了由于运放差分输入失配而引起的输入失调，具有高精度、结构简单、实用性强的特点。

Description

一种无运放带隙基准电路

技术领域

本发明属于半导体集成电路技术领域，具体涉及一种无运放带隙基准电压电路。

背景技术

带隙电压基准电路广泛地应用于模拟和混合电路中，如A/D转换器、D/A转换器、电压调谐器、电压表、电流表等测试仪器以及偏置电路等等。带隙基准电压电路通常为其他模块提供高精度、低温度系数的电压或电流，其性能直接或间接决定了整个集成电路系统的性能指标。

带隙基准电压电路的基本原理是将一个具有负温度系数的电压与一个具有正温度系数的电压以合适的权重相加，从而得到一个零温度系数的电压。三级管的基极与发射极的电压之差V_be具有负的温度系数，其与温度相关的表达式如下：

其中V_g0为绝对温度为OK时的带隙基准电压；

V_be0为当温度为T₀、集电极电流为I_C0时基极与发射极之间的电压；

n为三极管的结构参数；

k为玻尔兹曼常数；

q为电子的电荷量。

图1是一种传统的电压求和产生带隙基准的结构框图。它包括一个运算放大器A0，两个电阻R1和R2，三个PNP三极管和三个PMOS晶体管，由PMOS管M1和M2实现的电流镜与运放A0构成负反馈环路，从而使节点A与节点B的电压相等。三极管Q1基极与发射极电压之差V_be1，三极管Q2基极与发射极电压之差V_be2。在相同的电流下，由于三极管Q1和Q2的并联的个数的不同，导致Q1和Q2的电流密度不同，从而使电阻R1上的压降即为V_be1和V_be2之差ΔV_be，ΔV_be与绝对温度成正比，其表达式如下：

其中为三极管Q1和单个三极管Q2的电流密度比，I_C1和I_C2分别为流过Q1和单个三极管Q2的电流，N为并联的三极管Q2的个数；因此流过电阻R1电流I_C2是一个与绝对温度成正比的电流。

电流I_C3与电流I_C1、I_C2存在镜像关系，三者相等。最终电流I_C3通过电阻R2产生一个正温电压与负温电压V_be3求和产生基准电压V_REF：

由式(3)可以看出，通过合理选择R2与R1的比值和N的值，即可得到较小温度系数的基准电压。然而现有的这种带隙基准电压电路产生基准电压的方式一些不足：电路中需要一个差分运放，其存在输入失调V_OS，会影响基准电压的温度系数，而且这增加了电路设计的难度以及电路的功耗。

图2是现有技术中无运放带隙基准电压电路的一种实现方式。它包括两个电阻R1和R2，三个PNP三极管，三个PMOS晶体管，两个NMOS晶体管；由PMOS管M1、M2和NMOS管M4、M5组成的相互镜像的电流镜使节点A与节点B的电压相等。三极管Q1基极与发射极电压之差V_be1，三极管Q2基极与发射极电压之差V_be2。在相同的电流下，由于三极管Q1和Q2的并联的个数的不同，导致Q1和Q2的电流密度不同，从而使电阻R1上的压降即为V_be1和V_be2之差ΔV_be，ΔV_be与绝对温度成正比，其表达式如下：

其中为三极管Q1和单个三极管Q2的电流密度比，I_C1和I_C2分别为流过Q1和单个三极管Q2的电流，N为并联的三极管Q2的个数；因此流过电阻R1电流I_C2是一个与绝对温度成正比的电流。

电流I_C3与电流I_C1、I_C2存在镜像关系，三者相等。最终电流I_C3通过电阻R2产生一个正温电压与负温电压V_be3求和产生基准电压V_REF：

由式(5)可以看出，通过合理选择R2与R1的比值和N的值，即可得到较小温度系数的基准电压。然而现有的这种带隙基准电压电路产生基准电压的方式一些不足：电流镜带隙基准电路中虽然没有使用运放放大器，但是由于MOS管存在沟道长度调制效应也会造成基准源精度的降低。

发明内容

本发明的目的是为了解决现有带隙基准电压电路结构复杂、设计难度大等缺点，本发明提供一种电路结构简单、高精度的无运放的带隙基准电压电路。

本发明提供一种无运放带隙基准电压电路，包括第零MOS管、第一MOS管、第三MOS管、第四MOS管组成的镜像电流源，以及第五MOS管、第六MOS管、第七MOS管、第八MOS管组成的镜像电流源；第一MOS管、第三MOS管、第六MOS管、第七MOS管的源级和电源相连；第一三极管的集电极和第二三极管基极通过第五电阻相连；第二三极管的集电极、第三三极管基极以及第三电阻的第二端相连；第三三极管的集电极和第四三极管的发射级通过第七电阻相连；第二MOS管的栅极、源级分别和第四三极管、第五三极管的集电极相连；第二MOS管的漏极和第五MOS管的漏极相连；第四三极管的集电极和第一MOS管、第二MOS管、第四MOS管的栅极相连；第五三极管的发射极通过第八电阻接地；第二三极管的发射极通过第六电阻接地；第一极管、第三三极管的发射极直接接地；第四MOS管的漏极通过第一电阻接地；第四三极管、第五三极管的基级通过第三电阻和第二三极管的集电极、第三三极管的基级、第一MOS管的源级相连并直接输出基准电压。

具体的，第一三极管、第二三极管、第三三极管、第四三极管、第五三极管均为NPN型三极管。

具体的，第二三极管具有多个，多个第二三极管相互并联，多个第二三极管的基极均连接在电阻第二电阻、第四电阻、第五电阻、第六电阻的连接处。

具体的，第二MOS管的栅极、源级分别和第四三极管、第五三极管的集电极相连；第二MOS管的漏极和第五MOS管、第六MOS管、第七MOS管、第八MOS管组成的镜像电流源组成的电流镜相连；所述第二MOS管为NMOS。

具体的，第三三极管的集电极和第四三极管的发射级通过第七电阻相连；第四三极管的集电极和第一MOS管、第二MOS管的栅极相连；第七电阻阻值可调。

具体的，第一MOS管的栅极和第二MOS管的栅极、第四三极管的集电极相连；第一、二MOS管为NMOS。

本发明的有益效果是，本发明采用三极管、MOS管以及电阻组成非常简单的电路结构，得到了带隙基准电压。利用流过第一三极管和第二三极管的电流密度不同，使第一三极管基极-发射极电压和第二三极管基极-发射极电压之差为第四电阻、第六电阻的电压，实现产生正温电流功能。此外，第三三极管、第四三极管和第七电阻形成两路负反馈；这两路负反馈使带隙基准电压几乎不受温度的影响，稳定性高。而且本发明省去了运算器放大器，避免了由于运放差分输入失配而引起的输入失调，具有高精度、结构简单、实用性强的特点。

附图说明

图1是一种传统的电压求和产生带隙基准的结构框图。

图2是现有技术中的一种带隙基准电压电路的原理图。

图3是本发明实施的隙基准电压电路的原理图。

具体实施方式

下面结合附图和实施例对本发明进一步说明。

为了使本发明一种无运放带隙基准电压电路的技术方案更加清楚明白，现结合图3和具体实施方式对本发明进一步说明。

如图3所示，本实施方式提供一种无运放带隙基准电压电路，包括第零MOS管、第一MOS管、第三MOS管、第四MOS管组成的镜像电流源，以及第五MOS管、第六MOS管、第七MOS管、第八MOS管组成的镜像电流源；第一MOS管、第三MOS管、第六MOS管、第七MOS管的源级和电源相连；第一三极管的集电极和第二三极管基极通过第五电阻相连；第二三极管的集电极、第三三极管基极以及第三电阻的第二端相连；第三三极管的集电极和第四三极管的发射级通过第七电阻相连；第二MOS管的栅极、源级分别和第四三极管、第五三极管的集电极相连；第二MOS管的漏极和第五MOS管的漏极相连；第四三极管的集电极和第一MOS管、第二MOS管、第四MOS管的栅极相连；第五三极管的发射极通过第八电阻接地；第二三极管的发射极通过第六电阻接地；第一极管、三三极管的发射极直接接地；第四MOS管的漏极通过第一电阻接地；第四三极管、第五三极管的基级通过第三电阻和第二三极管的集电极、第三三极管的基级、第一MOS管的源级相连并直接输出基准电压。

具体的，第一三极管、第二三极管、第三三极管、第四三极管、第五三极管均为NPN型三极管。

具体的，第二三极管具有多个，多个第二三极管相互并联，多个第二三极管的基极均连接在电阻第二电阻、第四电阻、第五电阻、第六电阻的连接处。

具体的，第二MOS管的栅极、源级分别和第四三极管、第五三极管的集电极相连；第二MOS管的漏极和第五MOS管、第六MOS管、第七MOS管、第八MOS管组成的镜像电流源组成的电流镜相连；所述第二MOS管为NMOS。

具体的，第三三极管的集电极和第四三极管的发射级通过第七电阻相连；第四三极管的集电极和第一MOS管、第二MOS管的栅极相连；第七电阻阻值可调。

具体的，第一MOS管的栅极和第二MOS管的栅极、第四三极管的集电极相连；第一、二MOS管为NMOS。

电路的具体工作原理如下：

图3中，M1、M4、M9的宽长比为M∶N∶P，M5、M6、M7∶M8的宽长比相同；Q1、Q2、Q3、Q4并联的三极管数目比为1∶N∶1∶1。电阻R2、R3、R8的比值为1∶1∶1，电阻R5、R7比值为1∶1。

Q1、Q2、R4、R6形成PTAT电流；Q3、Q4提供负反馈电路控制M1栅级电平，最终控制电流I的大小；由于M5、M6、M7、M8的宽长比相同，所以电流I3和I4也相同。由于R2和R3相等，Q1和Q2也相同，所以电流I1和I2相等；可以得出PTAT电流如下公式(6)所示：

通过电组R2产生的电压和V_be1相加可以得到下面的公式(7)：

下面对电路中的负反馈进行分析：

首先Q3、Q4形成的是共射-共基的负反馈放大电路。假设节点①的电位增大△V1，V_REF增大△V1，通过Q3的电流I3也会变大；节点②的电压变化如公式(8)：

R_C为从Q4集电极看到的等效负载电阻。

从公式(8)可知反馈电压△V2为负反馈，当施加△V2在NMOS管M2上时，I4电流变小，通过镜像使得I3也变小，从而抵消了△V1使电流I3变大的部分，会起到稳定电流I3的作用，I3和I4的稳定会使得Q3和Q4的基级电压保持稳定，进而输出基准电压V_REF也保持稳定；这是第一路负反馈。

节点①的电位增大ΔV1，使得V_REF也增加ΔV1，负反馈电压ΔV2施加在NMOS管M1，使得通过M1的电流I变小，则最后的基准电压V_REF也变小，如公式(9)所示。

从公式(9)可以得出，负反馈的电压改变量与-ΔV1成正比，所以这是第二路负反馈。

因此在上述实施电路中，相比普通结构，由于这两路负反馈的存在使电路具有更大的环路增益，从而提高了环路的抗干扰能力和电路的电源抑制比，减小了常规无运放带隙基准结构中沟道调制效应对基准源精度的影响。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。上述的所有电阻的第一端和第二端均是按照电流的流经方向定义的，电流首先经过的电阻的一端为第一端，另一端就为第二端。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (6)

1.一种无运放带隙基准电压电路，其特征在于，包括第零MOS管、第一MOS管、第三MOS管、第四MOS管组成的镜像电流源，以及第五MOS管、第六MOS管、第七MOS管、第八MOS管组成的镜像电流源；第一MOS管、第三MOS管、第六MOS管、第七MOS管的源级和电源相连；第一三极管的集电极和第二三极管的基极通过第五电阻相连；第二三极管的集电极、第三三极管的基极以及第三电阻的第二端相连；第三三极管的集电极和第四三极管的发射级通过第七电阻相连；第二MOS管的栅极、源级分别和第四三极管、第五三极管的集电极相连；第二MOS管的漏极和第五MOS管的漏极相连；第四三极管的集电极和第一MOS管、第二MOS管、第四MOS管的栅极相连；第五三极管的发射极通过第八电阻接地；第二三极管的发射极通过第六电阻接地；第一三极管、第三三极管的发射极直接接地；第四MOS管的漏极通过第一电阻接地；第四三极管 、第五三极管的基级通过第三电阻和第二三极管的集电极、第三三极管的基级、第一MOS管的源级相连并直接输出基准电压。

2.根据权利要求1所述的无运放带隙基准电压电路，其特征在于，所述第一三极管、第二三极管、第三三极管、第四三极管、第五三极管均为NPN型三极管。

3.根据权利要求1所述的无运放带隙基准电压电路，其特征在于，所述第二三极管具有多个，所述多个第二三极管相互并联，所述多个第二三极管的基极均连接在第五电阻的第二端，所述多个第二三极管的集电极均连接在第三电阻和第三三极管的基级连接处，所述多个第二三极管的发射极均连接在第六电阻的第一端。

4.根据权利要求1所述的无运放带隙基准电压电路，其特征在于，所述第二MOS管的栅极、源级分别和第四三极管、第五三极管的集电极相连；第二MOS管的漏极和第五MOS管、第六MOS管、第七MOS管、第八MOS管组成的镜像电流源组成的电流镜相连；所述第二MOS管为NMOS。

5.根据权利要求1所述的无运放带隙基准电压电路，其特征在于，所述第三三极管的集电极和第四三极管的发射级通过第七电阻相连；第四三极管的集电极和第一MOS管、第二MOS管的栅极相连；第七电阻阻值可调。

6.根据权利要求1所述的无运放带隙基准电压电路，其特征在于，所述第一MOS管的栅极和第二MOS管的栅极、第四三极管的集电极相连；第一、二MOS管为NMOS。