CN104298293B - 一种带曲率补偿的带隙基准电压源 - Google Patents

Abstract

本发明公开了一种带曲率补偿的带隙基准电压源，所述带隙基准电压源包括：一阶温度补偿电路，用于产生同一阶温度无关的电流；曲率补偿电路，用于产生高阶温度特性的电流，并与所述同一阶温度无关的电流叠加产生与温度无关的电流；带隙基准电压产生电路，用于将与温度无关的电流输到输出端，并转换成电压；其中，所述一阶温度补偿电路与所述曲率补偿电路相连，所述曲率补偿电路与所述带隙基准电压产生电路相连；所述一阶温度补偿电路、所述曲率补偿电路和所述带隙基准电压产生电路一起形成带隙基准电压源。本发明可以有效地提高补偿电流的精确度，减小输出基准电压的温度漂移系数，进而提高输出基准电压的温度稳定性。

Description

一种带曲率补偿的带隙基准电压源

技术领域

本发明涉及电源技术领域，具体涉及一种带曲率补偿的带隙基准电压源。

背景技术

一般来说，输入到集成电路芯片的供电电压都存在一定的波动，而高精度的模拟电路对偏置电压的稳定性也要求较高，因此，在模拟电路中我们一般会使用一个参考电压源，它可以将电源电压转化为一个具有良好电压稳定性和温度稳定性的电压，为电路的其它部分提供良好的参考电压。

基准电压源通常是指在电路中做电压基准，且非常精确、稳定的电压源。随着集成电路规模的不断增大，尤其是系统集成技术的发展，基准电压源成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。

电压基准电路以其输出电压的精确性和稳定性，被广泛地应用于高精度模拟电路及数模混合电路中，例如高精度比较器、高精度A/D和D/A转换器、线性稳压器以及DC/DC变换器等。在A/D和D/A转换器，数据采集系统以及各种测试设备中，都需要高精度、高稳定性的基准电压源，并且基准电压源的精度和稳定性决定了整个系统的工作性能。基准电压源主要有基于普通正向二极管的电压基准、基于齐纳二极管的电压基准和带隙电压基准等多种实现方式，其中带隙基准电压源具有低温度系数、高电压抑制比、低基准电压等优点，因而得到了广泛的应用。

一种现有的带隙基准电压源的工作原理是：根据模拟电路的基础知识，可以给出双极型三极管基极-发射极间的电压V_BE为：

$V_{\mathrm{BE}}=V_T\ln \left(\frac{I_c}{I_s}\right)---\left(1\right)$

上式中，V_T是热电压；I_c是三极管集电极的电流；I_s是三极管的饱和电流。其中V_T的具体表达式为：式中k是波尔兹曼常数；T是绝对温度；q是电子的电荷。利用双极性三极管的基极-发射极电压V_BE（具有负温度系数）和不同电流密度的两个双极性三极管的基极-发射极电压差△V_BE(具有正温度系数）进行相互补偿，从而达到电路的一阶线性温度系数为零的目的。图1示出了这种现有技术的带隙基准电压源的电路图。这种现有的带隙基准电压源在一定程度上降低了输出电压的温度漂移系数，从而在一定程度上抑制了由于温度变化所引起的基准电压的变化。但是，由于_VBE的温度系数还包含非线性部分，而△V_BE的温度特性仅仅抵消了V_BE中的一阶线性温度系数部分，因此在实际的工作环境中，现有技术的带隙基准电压源无法使基准电压得到有效的补偿，无法满足高精度模拟电路和数模混合电路对基准电压的要求。

发明内容

有鉴于此，本发明实施例提供一种带曲率补偿的带隙基准电压源，来解决以上背景技术部分提到的技术问题。

一方面，本发明实施例提供了一种带曲率补偿的带隙基准电压源，所述带隙基准电压源包括：

一阶温度补偿电路，用于产生同一阶温度无关的电流；

曲率补偿电路，用于产生高阶温度特性的电流，并与所述同一阶温度无关的电流叠加产生与温度无关的电流；

带隙基准电压产生电路，用于将与温度无关的电流输到输出端，并转换成电压；

其中，所述一阶温度补偿电路与所述曲率补偿电路相连，所述曲率补偿电路与所述带隙基准电压产生电路相连；所述一阶温度补偿电路、所述曲率补偿电路和所述带隙基准电压产生电路一起形成带隙基准电压源。

进一步的，所述一阶温度补偿电路包括：第一PMOS管、第二PMOS管、第一运算放大器、第一电阻、第二电阻、第三电阻、第一三极管和第二三极管；

所述第一PMOS管的源极和衬底接电源，所述第一PMOS管的漏极通过所述第二电阻与所述第二三极管的发射极相连，所述第二三极管的基极和集电极接地，所述第一电阻的一端与所述第一PMOS管的漏极相连，所述第一电阻的另一端接地，所述第一运算放大器的同相输入端与所述第一PMOS管的漏极相连，所述第一运算放大器的反相输入端与所述第一三极管的发射极相连，所述第一运算放大器的输出端与所述第一PMOS管和所述第二PMOS管的栅极相连，所述第二PMOS管的源极和衬底接电源，所述第二PMOS管的漏极与所述第一三极管的发射极相连，所述第一三极管的基极和集电极接地，所述第三电阻的一端与所述第一三极管的发射极相连，所述第三电阻的另一端接地。

进一步的，所述曲率补偿电路包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第二运算放大器、第三运算放大器、第二NMOS管、第四NMOS管、第四电阻、第五电阻、第三三极管；

所述第三PMOS管的源极和衬底接电源，所述第三PMOS管的栅极与所述第二PMOS管的栅极相连，所述第三PMOS的漏极与所述第四PMOS管的漏极相连，所述第四PMOS管的源极和衬底接电源，所述第四PMOS管的栅极与所述第五PMOS管的栅极相连，所述第五PMOS管的源极和衬底接电源，所述第五PMOS管的栅极与漏极相连，所述第五PMOS管的漏极与所述第六PMOS管和所述第二NMOS管的漏极相连，所述第六PMOS管的源极和衬底接电源，所述第六PMOS管的栅极与所述第九PMOS管的栅极相连，所述第二NMOS管的源极和衬底与所述第二运算放大器的反相输入端相连，所述第二NMOS管的栅极与所述第二运算放大器的输出端相连，所述第二运算放大器的同相输入端与所述第一运算放大器的反相输入端相连，所述第四电阻的一端与所述第二NMOS管的源极相连，所述第四电阻的另一端接地，所述第三三极管的基极和集电极接地，所述第三三极管的发射极与所述第三运算放大器的同相输入端相连，所述第三运算放大器的反相输入端与所述第四NMOS管的源极和衬底相连，所述第三运算放大器的输出端与所述第四NMOS管的栅极相连，所述第四NMOS管的漏极与所述第九PMOS管的漏极相连，所述第九PMOS管的源极和衬底接电源，所述第九PMOS管的漏极与栅极相连，所述第五电阻的一端与所述第四NMOS管的源极相连，所述第五电阻的另一端接地。

进一步的，所述带隙基准电压产生电路包括：第一NMOS管、第三NMOS管、第七PMOS管、第八PMOS管、第十PMOS管、第六电阻；

所述第一NMOS管的源极和衬底接地，所述第一NMOS管的漏极与所述第四PMOS管的漏极相连，所述第一NMOS管的栅极与漏极相连，所述第三NMOS管的源极和衬底接地，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连，所述第三NMOS管的漏极与所述第七PMOS管的漏极相连，所述第七PMOS管的源极和衬底接电源，所述第七PMOS管的漏极与栅极相连，所述第七PMOS管的栅极与所述第八PMOS管的栅极相连，所述第八PMOS管的源极和衬底接电源，所述第八PMOS管的漏极与所述第三三极管的发射极相连，所述第八PMOS管的栅极与所述第十PMOS管的栅极相连，所述第十PMOS管的源极和衬底接电源，所述第十PMOS管的漏极与所述第六电阻的一端相连，所述第六电阻的另一端接地。

进一步的，所述第一三极管、所述第二三极管和所述第三三极管为相同工艺制成的PNP型三极管。

进一步的，所述第二三极管和所述第一三极管的个数之比是N：1，其中N为大于1的正整数。

进一步的，所述第一电阻和所述第三电阻有相同的阻值；所述第四电阻和所述第五电阻有相同的阻值。

进一步的，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管有相同的宽长比；所述第四PMOS管和所述第五PMOS管有相同的宽长比；所述第六PMOS管和所述第九PMOS管有相同的宽长比；所述第七PMOS管、所述第八PMOS管和所述第十PMOS管有相同的宽长比；所述第一NMOS管和所述第三NMOS管有相同的宽长比。

本发明实施例提出的带曲率补偿的带隙基准电压源，通过曲率补偿电路产生高阶温度特性的电流，对现有一阶温度补偿电路产生的与一阶温度无关的电流进行补偿，可以有效地提高补偿电流的精确度，减小输出基准电压的温度漂移系数，进而提高输出基准电压的温度稳定性。

附图说明

图1是现有技术的一阶温度补偿的带隙基准电压源的电路原理图；

图2是本发明实施例的带曲率补偿的带隙基准电压源的电路原理图；

图3是本发明实施例的带隙基准电压与温度关系的仿真结果。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

在图2中示出了本发明的实施例。

图2为根据本发明实施例的带曲率补偿的带隙基准电压源的电路原理图。如图2所示，本实施例所述的带隙基准电压源包括：一阶温度补偿电路，用于产生同一阶温度无关的电流；曲率补偿电路，用于产生高阶温度特性的电流，并与所述同一阶温度无关的电流叠加产生与温度无关的电流；带隙基准电压产生电路，用于将与温度无关的电流输到输出端，并转换成电压；其中，所述一阶温度补偿电路与所述曲率补偿电路相连，所述曲率补偿电路与所述带隙基准电压产生电路相连；所述一阶温度补偿电路、所述曲率补偿电路和所述带隙基准电压产生电路一起形成带隙基准电压源。

根据本发明的实施例，所述一阶温度补偿电路包括：第一PMOS管MP1、第二PMOS管MP2、第一运算放大器A1、第一电阻R1、第二电阻R2、第三电阻R3、第一三极管Q1和第二三极管Q2；所述第一PMOS管MP1的源极和衬底接电源VDD，所述第一PMOS管MP1的漏极通过所述第二电阻R2与所述第二三极管Q2的发射极相连，所述第二三极管Q2的基极和集电极接地，所述第一电阻R1的一端与所述第一PMOS管MP1的漏极相连，所述第一电阻R1的另一端接地，所述第一运算放大器A1的同相输入端与所述第一PMOS管MP1的漏极相连，所述第一运算放大器A1的反相输入端与所述第一三极管Q1的发射极相连，所述第一运算放大器A1的输出端与所述第一PMOS管MP1和所述第二PMOS管MP2的栅极相连，所述第二PMOS管MP2的源极和衬底接电源VDD，所述第二PMOS管MP2的漏极与所述第一三极管Q1的发射极相连，所述第一三极管Q1的基极和集电极接地，所述第三电阻R3的一端与所述第一三极管Q1的发射极相连，所述第三电阻R3的另一端接地。

根据本发明的实施例，所述曲率补偿电路包括：第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第九PMOS管MP9、第二运算放大器A2、第三运算放大器A3、第二NMOS管MN2、第四NMOS管MN4、第四电阻R4、第五电阻R5、第三三极管Q3；所述第三PMOS管MP3的源极和衬底接电源VDD，所述第三PMOS管MP3的栅极与所述第二PMOS管MP2的栅极相连，所述第三PMOS管MP3的漏极与所述第四PMOS管MP4的漏极相连，所述第四PMOS管MP4的源极和衬底接电源VDD，所述第四PMOS管MP4的栅极与所述第五PMOS管MP5的栅极相连，所述第五PMOS管MP5的源极和衬底接电源VDD，所述第五PMOS管MP5的栅极与漏极相连，所述第五PMOS管MP5的漏极与所述第六PMOS管MP6和所述第二NMOS管MN2的漏极相连，所述第六PMOS管MP6的源极和衬底接电源VDD，所述第六PMOS管MP6的栅极与所述第九PMOS管MP9的栅极相连，所述第二NMOS管MN2的源极和衬底与所述第二运算放大器A2的反相输入端相连，所述第二NMOS管MN2的栅极与所述第二运算放大器A2的输出端相连，所述第二运算放大器A2的同相输入端与所述第一运算放大器A1的反相输入端相连，所述第四电阻R4的一端与所述第二NMOS管MN2的源极相连，所述第四电阻R4的另一端接地，所述第三三极管Q3的基极和集电极接地，所述第三三极管Q3的发射极与所述第三运算放大器A3的同相输入端相连，所述第三运算放大器A3的反相输入端与所述第四NMOS管MN4的源极和衬底相连，所述第三运算放大器A3的输出端与所述第四NMOS管MN4的栅极相连，所述第四NMOS管MN4的漏极与所述第九PMOS管MP9的漏极相连，所述第九PMOS管MP9的源极和衬底接电源VDD，所述第九PMOS管MP9的漏极与栅极相连，所述第五电阻R5的一端与所述第四NMOS管MN4的源极相连，所述第五电阻R5的另一端接地。

根据本发明的实施例，所述带隙基准电压产生电路包括：第一NMOS管MN1、第三NMOS管MN3、第七PMOS管MP7、第八PMOS管MP8、第十PMOS管MP10、第六电阻R6；所述第一NMOS管MN1的源极和衬底接地，所述第一NMOS管MN1的漏极与所述第四PMOS管MP4的漏极相连，所述第一NMOS管MN1的栅极与漏极相连，所述第三NMOS管MN3的源极和衬底接地，所述第三NMOS管MN3的栅极与所述第一NMOS管MN1的栅极相连，所述第三NMOS管MN3的漏极与所述第七PMOS管MP7的漏极相连，所述第七PMOS管MP7的源极和衬底接电源VDD，所述第七PMOS管MP7的漏极与栅极相连，所述第七PMOS管MP7的栅极与所述第八PMOS管MP8的栅极相连，所述第八PMOS管MP8的源极和衬底接电源VDD，所述第八PMOS管MP8的漏极与所述第三三极管Q3的发射极相连，所述第八PMOS管MP8的栅极与所述第十PMOS管MP10的栅极相连，所述第十PMOS管MP10的源极和衬底接电源VDD，所述第十PMOS管MP10的漏极与所述第六电阻R6的一端相连，所述第六电阻R6的另一端接地,所述第六电阻R6两端的电压作为输出的带隙基准电压Vref。

在本发明实施例的一种优选的实施方式中，所述第一三极管Q1、所述第二三极管Q2和所述第三三极管Q3为相同工艺制成的PNP型三极管。这样做的好处在于单个不同PNP型三极管的饱和电流相同，使相应三极管的饱和电流之比等于三极管的个数之比。

在本发明实施例的一种优选的实施方式中，所述第二三极管Q2和所述第一三极管Q1的个数之比是N：1，其中N为大于1的正整数。这样做的好处是在所述一阶温度补偿电路中能够产生与lnN有关的线性温度项，且该项是唯一的一项。

在本发明实施例的一种优选的实施方式中，所述第一电阻R1和所述第三电阻R3有相同的阻值，这样做的好处是使所述第一三极管Q1的集电极电流等于所述第二三极管Q2的集电极电流；所述第四电阻R4和所述第五电阻R5有相同的阻值，这样做的好处在于使所述第二NMOS管MN2和第六PMOS管MP6的漏极电流能够将常数项和与一阶温度有关的项完全抵消掉，得到第五PMOS管的漏极电流仅仅为有关温度的高阶项，获得所述曲率补偿电路产生的用于曲率补偿的电流。

在本发明实施例的一种优选的实施方式中，所述第一PMOS管MP1、所述第二PMOS管MP2和所述第三PMOS管MP3有相同的宽长比；所述第四PMOS管MP4和所述第五PMOS管MP5有相同的宽长比；所述第六PMOS管MP6和所述第九PMOS管MP9有相同的宽长比；所述第七PMOS管MP7、所述第八PMOS管MP8和所述第十PMOS管MP9有相同的宽长比；所述第一NMOS管MN1和所述第三NMOS管MN3有相同的宽长比。这样做的好处在于两个PMOS管或两个NMOS管组成电流镜时，通过电流镜镜像的电流与相应PMOS管或NMOS管的宽长比无关，实现两个MOS管间漏极电流的拷贝。

在本实施例中，所述第一运算放大器A1、所述第二运算放大器A2和所述第三运算放大器A3都工作在负反馈状态，其作用都是保证运算放大器的同相输入端和反相输入端的电压相等。

本实施例的具体实现过程如下所述。

在本实施例中，首先产生一阶温度补偿电流。由于所述第一运算放大器A1的两个输入端的电压相等，因此所述第二电阻R2和所述第二三极管Q2产生与温度成正比的电流为：

$I_{c2}=\frac{V_{\mathrm{BE}1}-V_{\mathrm{BE}2}}{R_2}=\frac{{\mathrm{\ΔV}}_{\mathrm{BE}}}{R_2}=\frac{V_T\ln N}{R_2}=\frac{\mathrm{kT}}{q}\frac{\ln N}{R_2}---\left(2\right)$

式中I_c2是所述第二三极管Q2的集电极电流；V_BE1和V_BE2分别是所述第一三极管Q1和所述第二三极管Q2的基极-发射极间的电压；N是所述第二三极管Q2和所述第一三极管Q1的数目之比，且N为大于1的正整数。并且流过所述第一电阻R1的电流I_R1可以通过V_BE1得到，表达为：

$I_{R_1}=\frac{1}{R_1}(V_G\left(T_r\right)-\frac{T}{T_r}{V}_G\left(T_r\right)+\frac{T}{T_r}{V}_{\mathrm{BE}}\left(T_r\right)-\mathrm{\η}\left(\frac{\mathrm{kT}}{q}\right)1n\frac{T}{T_r}+\frac{\mathrm{kT}}{q}1n[\frac{I_{c1\left(T\right)}}{I_{c1\left(T_r\right)}}\left]\right)---\left(3\right)$

式中η是与温度无关的常数；T_r是一个恒定的参考温度；V_G(T_r)是半导体材料在参考温度T_r的带隙基准电压；I_c1是所述第一三极管Q1的集电极电流。把表达式（2）和表达式（3）两个电流叠加，就可以得到所述第一PMOS管MP1的漏极电流为：

$I_{R_1}=\frac{1}{R_1}(V_G\left(T_r\right)-\frac{T}{T_r}{V}_G\left(T_r\right)+\frac{T}{T_r}{V}_{\mathrm{BE}}\left(T_r\right)-\mathrm{\η}\left(\frac{\mathrm{kT}}{q}\right)1n\frac{T}{T_r}+\frac{\mathrm{kT}}{q}1n[\frac{I_{c1\left(T\right)}}{I_{c1\left(T_r\right)}}\left]\right)$

$+\frac{\mathrm{kT}}{q}\frac{1\mathrm{nN}}{R_2}---\left(4\right)$

适当地调节所述第一电阻R1和所述第二电阻R2的阻值，可以抵消表达式（4）中与一阶温度有关的项，从而得到所述第一PMOS管MP1的漏极电流为一阶温度补偿的电流。

接下来，所述第一PMOS管MP1的漏极电流经由所述第一PMOS管MP1和所述第二PMOS管MP2组成的电流镜镜像，并利用所述第一电阻R1与所述第三电阻R3的阻值相等，可得到所述第一三极管Q1的集电极电流等于所述第二三极管Q2的集电极电流，即表明所述第一三极管Q1的集电极电流与温度成正比。再经过所述第二PMOS管MP2和所述第三PMOS管MP3组成的电流镜镜像得到所述第三PMOS管MP3的漏极电流为：即从所述第三PMOS管MP3输出了经过一阶温度补偿的电流。

在本实施例中，其次产生用于曲率补偿的电流。假设输出的带隙基准电压Vref与温度无关，则所述第十PMOS管MP10的漏极电流就是一个与温度无关的常数。经过所述第八PMOS管MP8和所述第十PMOS管MP10组成的电流镜镜像，得到所述第三三极管Q3的集电极电流为：式中是所述第八PMOS管MP8的漏极电流。因此，所述第三三极管Q3的集电极电流也是一个常数。再经过所述第三运算放大器A3的负反馈作用，得到所述第四NMOS管MN4的漏极电流为：

$I_{{\mathrm{ND}}_4}=\frac{1}{R_s}(V_G\left(T_r\right)-\frac{T}{T_r}\left(T_r\right)+\frac{T}{T_r}{V}_{\mathrm{BE}}\left(T_r\right)-\mathrm{\η}\left(\frac{\mathrm{kT}}{q}\right)1n\frac{T}{T_r})---\left(5\right)$

类似表达式（3）中最后一项因所述第三三极管Q3的集电极电流为常数而得零。

接下来，由于所述第四NMOS管MN4与所述第九PMOS管MP9共漏极，再经过所述第六PMOS管MP6和所述第九PMOS管MP9组成的电流镜镜像得到所述第六PMOS管MP6的漏极电流为：经过所述第二运算放大器A2的负反馈作用，并运用所述第一三极管Q1的集电极电流与温度成正比，得到所述第二NMOS管MN2的漏极电流为：

$I_{{\mathrm{ND}}_2}=\frac{1}{R_4}(V_G\left(T_r\right)-\frac{T}{T_r}{V}_G\left(T_r\right)+\frac{T}{T_r}{V}_{\mathrm{BE}}\left(T_r\right)-\mathrm{\η}\left(\frac{\mathrm{kT}}{q}\right)\ln \frac{T}{T_r}+\frac{\mathrm{kT}}{q}\ln \frac{T}{T_r})---\left(6\right)$

用表达式（6）减去表达式（5），并利用所述第四电阻R4的阻值等于所述第五电阻R5的阻值，得到所述第五PMOS管MP5的漏极电流为：

$I_{{\mathrm{PD}}_5}=\frac{1}{R_4}\frac{\mathrm{kT}}{q}1n\frac{T}{T_r}---\left(7\right)$

从表达式（7）可以看出，所述第五PMOS管MP5的漏极电流是关于温度的高阶项。

在本实施例中，最后在一阶温度补偿电流的基础上用所产生的用于曲率补偿的电流再进行补偿，并产生带隙基准电压。经过所述第四PMOS管MP4和所述第五PMOS管MP5组成的电流镜镜像得到所述第四PMOS管MP4的漏极电流为：通过所述第三PMOS管MP3的漏极电流与所述第四PMOS管MP4的漏极电流相叠加得到所述第一NMOS管MN1的漏极电流为：

$I_{{\mathrm{ND}}_1}=\frac{1}{R_1}(V_G\left(T_r\right)-\mathrm{\η}\left(\frac{\mathrm{kT}}{q}\right)\ln \frac{T}{T_r}+\frac{\mathrm{kT}}{q}\ln \frac{T}{T_r})+\frac{1}{R_4}\frac{\mathrm{kT}}{q}\ln \frac{T}{T_r}---\left(8\right)$

适当地调节所述第一电阻R1和所述第四电阻R4的阻值，可以抵消表达式（8）中关于温度的高阶项，得到所述第一NMOS管MN1的漏极电流与温度无关。

接下来，依次经过所述第一NMOS管MN1和所述第三NMOS管MN3、所述第七PMOS管MP7和所述第八PMOS管MP8、所述第八PMOS管MP8和所述第十PMOS管MP10组成的电流镜镜像，将与温度无关的电流输到电路的输出端，并通过所述第六电阻R6转换成电压，从而得到输出的带隙基准电压是：

$V_{\mathrm{ref}}=\frac{R_6}{R_1}{V}_G\left(T_r\right)---\left(9\right)$

从表达式（9）可以看出，输出的带隙基准电压Vref与温度无关，从而满足了前面的假设条件。在实际设计中，可以不断模拟仿真确定各晶体管参数和准确的电阻值。

图3是本发明实施例的带隙基准电压与温度关系的仿真结果。如图3所示，带隙基准电压在-35℃至125℃温度范围内变化很小，且带隙基准电压的温度漂移系数在该温度范围内为0.78ppm/℃。

本发明实施例提供的带曲率补偿的带隙基准电压源，通过曲率补偿电路产生高阶温度特性的电流，对现有一阶温度补偿电路产生的与一阶温度无关的电流进行补偿，可以有效地提高补偿电流的精确度，减小输出基准电压的温度漂移系数，进而提高输出基准电压的温度稳定性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (5)

1.一种带曲率补偿的带隙基准电压源，其特征在于，所述带隙基准电压源包括：

一阶温度补偿电路，用于产生同一阶温度无关的电流；

曲率补偿电路，用于产生高阶温度特性的电流，并与所述同一阶温度无关的电流叠加产生与温度无关的电流；

带隙基准电压产生电路，用于将与温度无关的电流输到输出端，并转换成电压；

所述一阶温度补偿电路包括：第一PMOS管、第二PMOS管、第一运算放大器、第一电阻、第二电阻、第三电阻、第一三极管和第二三极管；

所述第一PMOS管的源极和衬底接电源，所述第一PMOS管的漏极通过所述第二电阻与所述第二三极管的发射极相连，所述第二三极管的基极和集电极接地，所述第一电阻的一端与所述第一PMOS管的漏极相连，所述第一电阻的另一端接地，所述第一运算放大器的同相输入端与所述第一PMOS管的漏极相连，所述第一运算放大器的反相输入端与所述第一三极管的发射极相连，所述第一运算放大器的输出端与所述第一PMOS管和所述第二PMOS管的栅极相连，所述第二PMOS管的源极和衬底接电源，所述第二PMOS管的漏极与所述第一三极管的发射极相连，所述第一三极管的基极和集电极接地，所述第三电阻的一端与所述第一三极管的发射极相连，所述第三电阻的另一端接地；

所述曲率补偿电路包括：第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第九PMOS管、第二运算放大器、第三运算放大器、第二NMOS管、第四NMOS管、第四电阻、第五电阻、第三三极管；

所述第三PMOS管的源极和衬底接电源，所述第三PMOS管的栅极与所述第二PMOS管的栅极相连，所述第三PMOS的漏极与所述第四PMOS管的漏极相连，所述第四PMOS管的源极和衬底接电源，所述第四PMOS管的栅极与所述第五PMOS管的栅极相连，所述第五PMOS管的源极和衬底接电源，所述第五PMOS管的栅极与漏极相连，所述第五PMOS管的漏极与所述第六PMOS管和所述第二NMOS管的漏极相连，所述第六PMOS管的源极和衬底接电源，所述第六PMOS管的栅极与所述第九PMOS管的栅极相连，所述第二NMOS管的源极和衬底与所述第二运算放大器的反相输入端相连，所述第二NMOS管的栅极与所述第二运算放大器的输出端相连，所述第二运算放大器的同相输入端与所述第一运算放大器的反相输入端相连，所述第四电阻的一端与所述第二NMOS管的源极相连，所述第四电阻的另一端接地，所述第三三极管的基极和集电极接地，所述第三三极管的发射极与所述第三运算放大器的同相输入端相连，所述第三运算放大器的反相输入端与所述第四NMOS管的源极和衬底相连，所述第三运算放大器的输出端与所述第四NMOS管的栅极相连，所述第四NMOS管的漏极与所述第九PMOS管的漏极相连，所述第九PMOS管的源极和衬底接电源，所述第九PMOS管的漏极与栅极相连，所述第五电阻的一端与所述第四NMOS管的源极相连，所述第五电阻的另一端接地；

其中，所述一阶温度补偿电路与所述曲率补偿电路相连，所述曲率补偿电路与所述带隙基准电压产生电路相连；所述一阶温度补偿电路、所述曲率补偿电路和所述带隙基准电压产生电路一起形成带隙基准电压源。

2.根据权利要求1所述的带曲率补偿的带隙基准电压源，其特征在于，所述带隙基准电压产生电路包括：第一NMOS管、第三NMOS管、第七PMOS管、第八PMOS管、第十PMOS管、第六电阻；

所述第一NMOS管的源极和衬底接地，所述第一NMOS管的漏极与所述第四PMOS管的漏极相连，所述第一NMOS管的栅极与漏极相连，所述第三NMOS管的源极和衬底接地，所述第三NMOS管的栅极与所述第一NMOS管的栅极相连，所述第三NMOS管的漏极与所述第七PMOS管的漏极相连，所述第七PMOS管的源极和衬底接电源，所述第七PMOS管的漏极与栅极相连，所述第七PMOS管的栅极与所述第八PMOS管的栅极相连，所述第八PMOS管的源极和衬底接电源，所述第八PMOS管的漏极与所述第三三极管的发射极相连，所述第八PMOS管的栅极与所述第十PMOS管的栅极相连，所述第十PMOS管的源极和衬底接电源，所述第十PMOS管的漏极与所述第六电阻的一端相连，所述第六电阻的另一端接地。

3.根据权利要求1或2所述的带曲率补偿的带隙基准电压源，其特征在于，所述第一三极管、所述第二三极管和所述第三三极管为相同工艺制成的PNP型三极管。

4.根据权利要求1或2所述的带曲率补偿的带隙基准电压源，其特征在于，所述第一电阻和所述第三电阻有相同的阻值；所述第四电阻和所述第五电阻有相同的阻值。

5.根据权利要求2所述的带曲率补偿的带隙基准电压源，其特征在于，所述第一PMOS管、所述第二PMOS管和所述第三PMOS管有相同的宽长比；所述第四PMOS管和所述第五PMOS管有相同的宽长比；所述第六PMOS管和所述第九PMOS管有相同的宽长比；所述第七PMOS管、所述第八PMOS管和所述第十PMOS管有相同的宽长比；所述第一NMOS管和所述第三NMOS管有相同的宽长比。