CN104965556A - 带隙基准电压电路 - Google Patents

Abstract

本发明涉及一种带隙基准电压电路。所述带隙基准电压电路中，第一三极管的发射极和第二三极管的发射极分别与第一MOS管的漏极相连；第一MOS管的源极接地；第二MOS管的源极接地；第三三极管的发射极接地，第三三极管的基极、集电极分别与第一电阻的第二端相连；第三电阻的第一端、第三恒流源的输出端和第二MOS管的漏极相连形成带隙基准的电压的输出端。本发明的带隙基准电压为负温度系数的基极-发射极电压之差与一个正温度系数的电压之和，使带隙基准电压几乎不受温度的影响，稳定性高。而且本发明省去了运算器放大器，避免了由于运放差分输入失配而引起的输入失调，具有高精度、低功耗、结构简单、实用性强的特点。

Description

带隙基准电压电路

技术领域

本发明涉及属于集成电路领域，具体涉及一种带隙基准电压电路。

背景技术

带隙电压基准电路广泛地应用于模拟和混合电路中，如A/D转换器、D/A转换器、电压调谐器、电压表、电流表等测试仪器以及偏置电路等等。带隙基准电压电路通常为其他模块提供高精度、低温度系数的电压或电流，其性能直接或间接决定了整个集成电路系统的性能指标。

带隙基准电压电路的基本原理是将一个具有负温度系数的电压与一个具有正温度系数的电压以合适的权重相加，从而得到一个零温度系数的电压。图1是一种传统的电压求和产生带隙基准的结构框图。三级管的基极与发射极的电压之差V_be具有负的温度系数，其与温度相关的表达式如下：

$V_{be}=V_{g0}*(1-\frac{T}{T_0})+V_{be0}*\frac{T}{T_0}+\frac{nkT}{q}*\ln \frac{T_0}{T}+\frac{kT}{q}*\ln \frac{I_C}{I_{C0}}---\left(1\right)$

其中V_g0为绝对温度为OK时的带隙基准电压；

V_be0为当温度为T₀、集电极电流为I_C0时基极与发射极之间的电压；

n为三极管的结构参数；

k为玻尔兹曼常数；

q为电子的电荷量；

图2为现有技术中带隙基准电压电路的一种实现方式。它包括一个运算放大器A0，两个电阻R1和R2，三个PNP三极管和三个PMOS晶体管，由PMOS管M1和M2实现的电流镜与运放A0构成负反馈环路，从而使节点A与节点B的电压相等。三极管Q1基极与发射极电压之差V_be1，三极管Q2基极与发射极电压之差V_ge2。在相同的电流下，由于三极管Q1和Q2的并联的个数的不同，导致Q1和Q2的电流密度不同，从而使电阻R1上的压降即为V_be1和V_be2之差ΔV_be，ΔV_be与绝对温度成正比，其表达式如下：

${\mathrm{\ΔV}}_{be}=\frac{kT}{q}*\ln \frac{I_{c1}}{{I_{c2}}^{\′}}=\frac{kT}{q}*\ln N---\left(2\right)$

其中为三极管Q1和单个三极管Q2的电流密度比，I_C1和I_C2′分别为流过Q1和单个三极管Q2的电流，N为并联的三极管Q2的个数；

因此流过电阻R1电流I_C2是一个与绝对温度成正比的电流。

电流I_C3与电流I_C1、I_C2存在镜像关系，三者相等。最终电流I_C3通过电阻R2产生一个正温电压与负温电压V_be3求和产生基准电压V_REF：

$V_{REF}=V_{be3}+\frac{R_2}{R_1}*\frac{kT}{q}*\ln N---\left(3\right)$

由式(3)可以看出，通过合理选择R2与R1的比值和N的值，即可得到较小温度系数的基准电压。然而现有的这种带隙基准电压电路产生基准电压的方式一些不足：①电路中需要一个差分运放，其存在输入失调V_OS，会影响基准电压的温度系数，而且这增加了电路设计的难度以及电路的功耗；②只能实现一阶的温度，无法实现高阶补偿。

发明内容

本发明要解决的技术问题是：为了解决现有带隙基准电压电路结构复杂、设计难度大、功耗大等缺点，本发明提供一种电路结构简单、低功耗、高精度的带隙基准电压电路。

本发明解决其技术问题所采用的技术方案是：一种带隙基准电压电路，包括第一恒流源、第二恒流源、第三恒流源、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第三恒流源的输入端分别与电源端VDD连接；第一恒流源的输出端分别与第一三极管的集电极和第一MOS管的栅极连接；第二恒流源的输出端分别与第二三极管的集电极和第二MOS管的栅极连接；第一三极管的发射极和第二三极管的发射极分别与第一MOS管的漏极相连；第一MOS管的源极接地；第二MOS管的源极接地；第三三极管的发射极接地，第三三极管的基极、集电极分别与第一电阻的第二端相连；第一电阻的第一端、第二电阻的第二端和第二三极管的基极相连；第二电阻的第一端、第三电阻的第二端和第一三极管的基极相连；第三电阻的第一端、第三恒流源的输出端和第二MOS管的漏极相连形成带隙基准的电压的输出端。

具体的，所述第一三极管、第二三极管和第三三极管均为NPN型三极管。

具体的，所述第二三极管具有若干个，所述若干个第二三极管相互并联，所述若干个第二三极管的基极均连接在第二电阻和第三电阻的连接处，所述若干个第二三极管的集电极均连接在第二恒流源的输出端，所述若干个第二三极管的发射极均连接在第一MOS管的漏极。

进一步优选的，所述带隙基准电压电路还包括第四电阻、第五电阻、第六电阻和第四三极管；其中，所述第四电阻的第一端连接在所述带隙基准的电压的输出端，所述第四电阻的第二端连接在第三电阻的第一端；所述第四三极管的集电极与第四电阻的第一端相连，第四三极管的发射极与第五电阻的第一端相连，第四三极管的基极与第四电阻的第二端相连；所述第六电阻插入在第二三极管和第一MOS管之间，第六电阻的第一端与第二三极管的发射极相连，第六电阻的第二端与第一MOS管的漏极相连；第五电阻的第二端与第二三极管的发射极相连。

具体的，所述第四三极管在温度为300K时处于截至状态。

具体的，所述第四三极管为NPN型三极管。

本发明的有益效果是，本发明采用恒流源、三极管、MOS管以及电阻组成非常简单的电路结构，得到了带隙基准电压。利用流过第一三极管和第二三极管的电流密度不同，使第一三极管基极-发射极电压和第二三极管基极-发射极电压之差为第二电阻的电压，不仅实现产生正温电流功能，而且还用作负反馈环路的检测输入端，从而获得的带隙基准电压为负温度系数的基极-发射极电压之差与一个正温度系数的电压之和，使带隙基准电压几乎不受温度的影响，稳定性高。而且本发明省去了运算器放大器，避免了由于运放差分输入失配而引起的输入失调，具有高精度、低功耗、结构简单、实用性强的特点。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是一种传统的电压求和产生带隙基准的结构框图；

图2是现有技术中的一种带隙基准电压电路的原理图；

图3是本发明实施例一的带隙基准电压电路的原理图；

图4是本发明实施例二的带隙基准电压电路的原理图。

具体实施方式

现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。

本发明的实施例一如图3所示，一种带隙基准电压电路，包括第一恒流源I1、第二恒流源I2、第三恒流源I3、第一三极管Q1、第二三极管Q2、第三三极管Q3、第一电阻R1、第二电阻R2、第三电阻R3、第一NMOS管M1、第二NMOS管M2。所述第一三极管Q1、第二三极管Q2和第三三极管Q3均为NPN型三极管。其中，第一恒流源I1、第二恒流源I2、第三恒流源I3的输入端分别与电源端VDD连接；第一恒流源I1的输出端分别与第一三极管Q1的集电极和第一MOS管M1的栅极连接；第二恒流源I2的输出端分别与第二三极管Q2的集电极和第二MOS管M2的栅极连接；第一三极管Q1的发射极和第二三极管Q2的发射极分别与第一MOS管M1的漏极相连；第一MOS管M1的源极接地；第二MOS管M2的源极接地；第三三极管Q3的发射极接地，第三三极管Q3的基极、集电极分别与第一电阻R1的第二端相连；第一电阻R1的第一端、第二电阻R2的第二端和第二三极管Q2的基极相连；第二电阻R2的第一端、第三电阻R3的第二端和第一三极管Q1的基极相连；第三电阻R3的第一端、第三恒流源I3的输出端和第二MOS管M2的漏极相连形成带隙基准的电压的输出端。

所述第二三极管Q2具有N个，所述多个第二三极管Q2相互并联，所述多个第二三极管Q2的基极均连接在第二电阻R2和第三电阻R3的连接处，所述多个第二三极管Q2的集电极均连接在第二恒流源I2的输出端，所述多个第二三极管Q2的发射极均连接在第一MOS管M1的漏极。

实施例一的电路具体工作原理如下：

第一三极管Q1和第二三极管Q2检测带隙基准电压，与第一MOS管M1和第二MOS管M2形成负反馈的环路，确保带隙基准稳定。第一三极管Q1的个数为1，第二三极管Q2的个数为N，第一恒流源I1、第二恒流源I2和第三恒流源I3组成电流镜结构，保证电路稳定时流过第一三极管Q1的电流密度为第二三极管Q2的N倍。第一三极管Q1基极与发射极电压之差V_be1，第二三极管Q2基极与发射极电压之差V_be2，第三三极管Q3基极与发射极电压之差V_be3。第一三极管Q1、第二三极管Q2与第一MOS管M1组成的结构实现第二电阻R2上的压降即为V_be1和V_be2的差值ΔV_be1，2，因此流过第二电阻R2的电流I4是一个与绝对温度成正比的电流。

${\mathrm{\ΔV}}_{be1,2}=I_4*R_2=\frac{kT}{q}*lnN---\left(4\right)$

进而得到 $I_4=\frac{1}{R2}\frac{kT}{q}*lnN---\left(5\right)$

共源级结构的第二MOS管M2作为上述负反馈的环路中的增益级，为整个环路提供比较大的增益，确保反馈环路处于深度负反馈状态，实现负温度系数的基极-发射极电压之差V_be与一个正温度系数的电压相加，最终得到稳定的带隙基准电压如下：

V_REF＝V_be3+I₄*(R₁+R₂+R₃)   (6)

将式(5)带入式(6)中，得：

$V_{REF}=V_{be3}+\frac{R_1+R_2+R_3}{R_2}*\frac{kT}{q}\ln N---\left(7\right)$

在式(2)中，ΔV_be是一个与温度有关的一阶线性函数；而从式(1)中，可以发现V_be中含有与温度有关的高阶分量在实施例一中，如果仅仅通过一阶温度补偿，当温度变化范围较小时，此时V_be3中与温度有关的高阶分量的影响不明显，可以忽略，式(7)中的带隙基准电压能够具有比较好的温度系数；然而当温度变化范围很大时，V_be3中与温度有关的高阶分量的影响会比较明显，会使带隙基准电压的温度系数恶化。因此在上述实施例一的基础上，我们进行了进一步的改进，获得了如下所述的实施例二的带隙基准电压电路，实现了带隙基准电压的高阶补偿。

本发明的实施例二如图4所示，在实施例一所述带隙基准电压电路中加入第四电阻R4、第五电阻R5、第六电阻R6和第四三极管Q4。所述第四三极管Q4为NPN型三极管，所述第四三极管Q4在温度为300K时处于截至状态。其中，所述第四电阻R4的第一端连接在所述带隙基准的电压的输出端V_REF，所述第四电阻R4的第二端连接在第三电阻R3的第一端；所述第四三极管Q4的集电极与第四电阻R4的第一端相连，第四三极管Q4的发射极与第五电阻R5的第一端相连，第四三极管Q4的基极与第四电阻R4的第二端相连；所述第六电阻R6插入在第二三极管Q3和第一MOS管M1之间，第六电阻R6的第一端与第二三极管Q2的发射极相连，第六电阻R6的第二端与第一MOS管M1的漏极相连；第五电阻R5的第二端与第二三极管Q3的发射极相连。

实施例二的主要思想是在正温度系数中引入高阶分量，以抵消V_be3中与温度有关的高阶分量。

实施例二的带隙基准电压电路具体工作原理如下：

图4是在图3的基础上，增加第四电阻R4、第五电阻R5、第六电阻R6和第四三极管Q4器件组成了一条反馈支路。合理设置第二电阻R2、第三电阻R3和第四电阻R4的值，使第四三极管Q4在常温下(300K时)处于截止区，因此流过第五电阻R5的电流I5为0；此时第三电阻R3上的电流I4与第一三极管Q1和第二三极管Q2的基极-发射极电压的差值ΔV_be1，2的关系如下：

ΔV_be1，2＝I₄*R₂-I₆*R₆   (8)

其中流过第六电阻R6的电流I6为恒流源，因此I₆*R₆为一个常量；

随温度的增大的范围比较大时，正温电流I4增大，会使基准电压VREF增大；然而同时第四三极管Q4基极-发射极电压之差V_be4会减小，导致第四三极管Q4导通，流过第五电阻R5的电流I5不再为0。此时第三电阻R3上的电流与第一三极管Q1和第二三极管Q2的基极-发射极电压的差值ΔV_be1，2的关系如下：

ΔV_be1，2＝I₄*R₂-(I₅+I₆)*R₆   (9)

由式(9)可以看出，当温度增大幅度较大时，第五电阻R5、第六电阻R6和第四三极管Q4引入正温电流的负反馈支路开始工作，引入与正温电流相同的高阶分量，通过与正温电压作差，减小了带隙基准电压的温度系数。

通过上述实施例一和实施例二，我们发现本发明带隙基准电压电路以一种简单实用的结构得到了基准电压，具有高精度、低功耗、结构简单、实用性强的特点，并且通过其改进形式可进一步实现高阶补偿。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性相连的词语，如无特别说明，则表示直接或间接的电性连接。上述的所有电阻的第一端和第二端均是按照电流的流经方向定义的，电流首先经过的电阻的一端为第一端，另一端就为第二端。

以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (6)

1.一种带隙基准电压电路，其特征是：包括第一恒流源、第二恒流源、第三恒流源、第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、第三电阻、第一NMOS管、第二NMOS管；其中，第一恒流源、第二恒流源、第三恒流源的输入端分别与电源端VDD连接；第一恒流源的输出端分别与第一三极管的集电极和第一MOS管的栅极连接；第二恒流源的输出端分别与第二三极管的集电极和第二MOS管的栅极连接；第一三极管的发射极和第二三极管的发射极分别与第一MOS管的漏极相连；第一MOS管的源极接地；第二MOS管的源极接地；第三三极管的发射极接地，第三三极管的基极、集电极分别与第一电阻的第二端相连；第一电阻的第一端、第二电阻的第二端和第二三极管的基极相连；第二电阻的第一端、第三电阻的第二端和第一三极管的基极相连；第三电阻的第一端、第三恒流源的输出端和第二MOS管的漏极相连形成带隙基准的电压的输出端。

2.根据权利要求1所述的带隙基准电压电路，其特征是：所述第一三极管、第二三极管和第三三极管均为NPN型三极管。

3.根据权利要求1所述的带隙基准电压电路，其特征是：所述第二三极管具有若干个，所述若干第二三极管相互并联，所述若干第二三极管的基极均连接在第二电阻和第三电阻的连接处，所述若干第二三极管的集电极均连接在第二恒流源的输出端，所述若干第二三极管的发射极均连接在第一MOS管的漏极。

4.根据权利要求1所述的带隙基准电压电路，其特征是：还包括第四电阻、第五电阻、第六电阻和第四三极管；其中，所述第四电阻的第一端连接在所述带隙基准的电压的输出端，所述第四电阻的第二端连接在第三电阻的第一端；所述第四三极管的集电极与第四电阻的第一端相连，第四三极管的发射极与第五电阻的第一端相连，第四三极管的基极与第四电阻的第二端相连；所述第六电阻插入在第二三极管和第一MOS管之间，第六电阻的第一端与第二三极管的发射极相连，第六电阻的第二端与第一MOS管的漏极相连；第五电阻的第二端与第二三极管的发射极相连。

5.根据权利要求4所述的带隙基准电压电路，其特征是：所述第四三极管在温度为300K时处于截至状态。

6.根据权利要求4所述的带隙基准电压电路，其特征是：所述第四三极管为NPN型三极管。