CN207882791U - 一种无运放高阶低温漂带隙基准电路 - Google Patents
一种无运放高阶低温漂带隙基准电路 Download PDFInfo
- Publication number
- CN207882791U CN207882791U CN201820191341.5U CN201820191341U CN207882791U CN 207882791 U CN207882791 U CN 207882791U CN 201820191341 U CN201820191341 U CN 201820191341U CN 207882791 U CN207882791 U CN 207882791U
- Authority
- CN
- China
- Prior art keywords
- coupled
- bipolar transistor
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000087 stabilizing effect Effects 0.000 claims description 9
- 101000704557 Homo sapiens Sulfiredoxin-1 Proteins 0.000 description 22
- 102100031797 Sulfiredoxin-1 Human genes 0.000 description 22
- 101100299614 Homo sapiens PTPN13 gene Proteins 0.000 description 15
- 101100352663 Mus musculus Pnp gene Proteins 0.000 description 15
- 101150069896 PNP1 gene Proteins 0.000 description 15
- 102100033014 Tyrosine-protein phosphatase non-receptor type 13 Human genes 0.000 description 15
- 101150003852 pnp2 gene Proteins 0.000 description 12
- 102000004207 Neuropilin-1 Human genes 0.000 description 11
- 108090000772 Neuropilin-1 Proteins 0.000 description 11
- 101100244439 Alkaliphilus metalliredigens (strain QYMF) pnp4 gene Proteins 0.000 description 9
- 102000004213 Neuropilin-2 Human genes 0.000 description 9
- 108090000770 Neuropilin-2 Proteins 0.000 description 9
- 101100244438 Alkaliphilus metalliredigens (strain QYMF) pnp3 gene Proteins 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000001419 dependent effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 101710154508 Purine nucleoside phosphorylase 1 Proteins 0.000 description 3
- 101710084347 Purine nucleoside phosphorylase DeoD-type 1 Proteins 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 101710084464 Purine nucleoside phosphorylase DeoD-type 2 Proteins 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000003381 stabilizer Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
公开了一种无运放高阶低温漂带隙基准电路，包括启动电路、偏置电路、正温度系数电路、负温度系数电路、正温度系数补偿电路、负温度系数补偿电路，该无运放高阶低温漂带隙基准电路采用无运放电路结构，采用BJT电流镜提高了输出基准电压的电源抑制比(PSRR)。本实用新型提供的电路具有12V～36V的宽电压输入、0～7V的可调宽输出电压、在‑75℃～125℃的温度范围内产生温度系数为5ppm/℃的基准电压，功耗极低35mW和高阶温度补偿的特征。
Description
技术领域
本实用新型属于集成电路领域，涉及一种无运放高阶低温漂的带隙基准电路。
背景技术
带隙基准电路作为高精度的ADC、DAC转换器以及在通信电路中的基本组件，它为其他电路模块提供一个精准的电压源或电流源。随着系统集成技术的飞速发展，基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。它的温度特性和抗噪声干扰能力是影响到集成电路精度和性能的关键因素。传统的带隙基准电路在0～70℃的温度范围内产生温度系数为50ppm/℃左右的基准电压。在高精度的ADC、DAC转换器及高性能要求的电路模块中，对核心电源组件带隙基准电路提出了更高要求，例如更低温漂系数，更宽泛的电压输入以及更低的功耗，来满足当今高性能、低功耗新一代集成电路需求。
在传统的带隙基准电压源电路中，其核心结构由BJT管、运算放大器和电阻网络构成。在传统电路中为获得高性能的带隙基准电压，电路设计中需要高性能的运算放大器来稳定电压，这不仅增加了设计的工作量，提高电路设计复杂难度，而且运算放大器结构占用较大芯片面积增加设计成本,严重制约了集成电路小型化的发展需求；同时运算放大器最小工作电压限制了带隙基准电路的最小输入电压。现有技术带隙基准电压源电路基本采用含运放结构电路稳定电压，输入电压范围较低在3.3V～5V左右，且温度系数在10ppm左右，限制了带隙基准电压源电路应用于高精度、小型化的ADC、DAC转换器及高性能要求的电路模块。为了获得无运放、宽输入电压、小面积、低功耗、超低温漂系数的带隙基准电压源电路，需要设计一种新的带隙基准电压源电路，克服当前低温漂高性能带隙基准电路的技术瓶颈。
实用新型内容
考虑到现有技术中的一个或多个问题，本实用新型提供了一种无运放高阶低温漂带隙基准源电路，包括：
启动电路，用于启动无运放高阶低温漂带隙基准电路；
高阶低温漂补偿电路，用于产生正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流相互补偿产生低温漂系数，包括:正温度系数补偿电路和负温度系数补偿电路；以及
自举偏置电路，用于提供正负温度系数补偿电路的偏置电流。
高阶低温漂补偿电路包括：
正温度系数补偿电路，提供具有正温度系数特性的电压，利用正温度系数电压补偿负温度系数电压；
负温度系数补偿电路，提供具有负温度系数特性的电压，利用负温度系数电压补偿正温度系数电压。
所述的无运放高阶低温漂带隙基准电路，其中，所述启动电路包括：
第一电阻R1，具有第一端和第二端，其第一端耦接至第一电源端接收正电源，第二端耦接至第一NMOS管MN1的漏极和第一 NMOS管MN1的栅极；
第一NMOS管MN1，具有栅极、漏极和源极，其栅极耦接至第一电阻R1第二端，其漏极耦接至第一电阻R1第二端，其源极耦接至第一PNP型双极型晶体管PNP1发射极；
第一PNP型双极型晶体管PNP1，具有发射极、基极和集电极，其发射极耦接至第一NMOS管MN1源极，其基极耦接至第三NPN 型双极型晶体管NPN3基极和第四NPN型双极型晶体管NPN4基极，其集电极耦接至第二电源端接收负电源；
第二电阻R2，具有第一端和第二端，其第一端耦接至第一电源端接收正电源，其第二端耦接至第一NPN型双极型晶体管NPN1 基极和第一NPN型双极型晶体管NPN1集电极；
第一NPN型双极型晶体管NPN1，具有集电极、基极和发射极，其集电极耦接至第二电阻R2第二端，其基极耦接至第二电阻R2 第二端，其发射极耦接至第一稳压二极管D1第一端和第二NPN型双极型晶体管NPN2基极；以及
第二NPN型双极型晶体管NPN2，具有基极、集电极和发射极，其基极耦接至第一NPN型双极型晶体管NPN1发射极和第一稳压二极管D1第一端，其集电极耦接至第一电源端VIN接收正电源，其发射极耦接至第三NPN型双极型晶体管NPN3基极和第四NPN 型双极型晶体管NPN4基极。
所述的无运放高阶低温漂带隙基准电路，其中，所述自举偏置电路包括：
第一PMOS管MP1，具有源极、栅极和漏极，其源极耦接至第一电源端VIN接收正电源，其栅极耦接至第二PNP型双极型晶体管PNP2发射极，其漏极耦接至第二PNP型双极型晶体管PNP2 发射极；
第二PNP型双极型晶体管PNP2，具有发射极、基极和集电极，其发射极耦接至第一PMOS管MP1栅极和第一PMOS管MP1漏极，其基极耦接至第四PNP型双极型晶体管PNP4基极和第五PNP型双极型晶体管PNP5发射极，其集电极耦接至第三PNP型双极型晶体管PNP3发射极；
第三PNP型双极型晶体管PNP3，具有发射极、基极和集电极，其发射极耦接至第二PNP型双极型晶体管PNP2集电极，其基极耦接至第五PNP型双极型晶体管PNP5基极和第三NPN型双极型晶体管NPN3集电极，其集电极耦接至第三NPN型双极型晶体管 NPN3集电极；
第二PMOS管MP2，具有源极、栅极和漏极，其源极耦接至第一PMOS管MP1源极和第六NPN型双极型晶体管NPN6集电极，其栅极耦接至第四PNP型双极型晶体管PNP4发射极，其漏极耦接至第四PNP型双极型晶体管PNP4发射极；
第四PNP型双极型晶体管PNP4，具有发射极、基极和集电极，其发射极耦接至第二PMOS管MP2栅极和第二PMOS管MP2漏极，其基极耦接至第二PNP型双极型晶体管PNP2基极和第五PNP型双极型晶体管PNP5发射极，其集电极耦接至第二PNP型双极型晶体管PNP2基极和第五PNP型双极型晶体管PNP5发射极；
第五PNP型双极型晶体管PNP5，具有发射极、基极和集电极，其发射极耦接至第二PNP型双极型晶体管PNP2基极和第四PNP 型双极型晶体管PNP4基极，其基极耦接至第三PNP型双极型晶体管PNP3基极和第五NPN型双极型晶体管NPN5集电极，其集电极耦接至第四NPN型双极型晶体管NPN4集电极和第六NPN型双极型晶体管NPN6基极；以及
第五NPN型双极型晶体管NPN5，具有集电极、基极和发射极，其集电极耦接至第三PNP型双极型晶体管PNP3集电极、第三PNP 型双极型晶体管PNP3基极和第五PNP型双极型晶体管PNP5基极，其基极耦接至第一电阻R1第二端和第一NMOS管MN1漏极，其发射极耦接至第三NPN型双极型晶体管NPN3集电极。
所述的高阶低温漂补偿电路，其中，所述负温度系数补偿电路包括：
第一PNP型双极型晶体管PNP1，具有发射极、基极和集电极，其集电极耦接至第一NMOS管MN1源极，其基极耦接至第三NPN 型双极型晶体管NPN3基极和第四NPN型双极型晶体管NPN4基极，其发射极耦接至第二电源端接收负电源；
第一稳压二极管D1，具有第一端和第二端，其第一端耦接至第一NPN型双极型晶体管NPN1发射极和第二NPN型双极型晶体管NPN2基极，其第二端耦接至第二电源端GND接收负电源；
第三NPN型双极型晶体管NPN3，具有集电极、基极和发射极，其集电极耦接至第五NPN型双极型晶体管NPN5发射极，其基极耦接至第二NPN型双极型晶体管NPN2发射极和第四NPN型双极型晶体管NPN4基极，其发射极耦接至第二NMOS管MN2栅极、第二NMOS管MN2漏极、第四电阻R4第二端；
第三电阻R3，具有第一端和第二端，其第一端耦接至第二电源端GND接收负电源，其第二端耦接至第四电阻R4第一端。
第四电阻R4，具有第一端和第二端，其第一端耦接至第三电阻R3第二端，其第二端耦接至第三NPN型双极型晶体管NPN3发射极和第五电阻R5第二端；
第五电阻R5，具有第一端和第二端，其第一端耦接至第三NPN 型双极型晶体管NPN3基极和第四NPN型双极型晶体管NPN4基极，其第二端耦接至第四电阻R4第二端；
第二NMOS管MN2，具有栅极、漏极和源极，其漏极耦接至第三NPN型双极型晶体管NPN3发射极，其栅极耦接至第三NPN 型双极型晶体管NPN3发射极，其源极耦接至第二正电源端Noise 接收正电源；以及
第六NPN型双极型晶体管NPN6，具有集电极、基极和发射极，其集电极耦接至第二PMOS管MP2栅极和第二PMOS管MP2源极，其基极耦接至第五PNP型双极型晶体管PNP5集电极和第四NPN 型双极型晶体管NPN4集电极，其发射极耦接至第二稳压二极管 D2第一端。
所述的高阶低温漂补偿电路，其中，所述正温度系数补偿电路包括：
第四NPN型双极型晶体管NPN4，具有集电极、基极和发射极，其集电极耦接至第五PNP型双极型晶体管PNP5集电极，其基极耦接至第三NPN型双极型晶体管NPN3基极、第五电阻R5第一端和第一PNP型双极型晶体管PNP1基极，其发射极耦接至第七NPN 型双极型晶体管NPN7集电极；
第七NPN型双极型晶体管NPN7，具有集电极、基极和发射极，其集电极耦接至第四NPN型双极型晶体管NPN4发射极，其基极耦接至第六电阻R6第二端和第七电阻R7第一端，其发射极耦接至第二电源端GND接收负电源；
第二稳压二极管D2，具有第一端和第二端，其第一端耦接至第六NPN型双极型晶体管NPN6发射极，其第二端耦接至第六电阻R6第一端；
第六电阻R6，具有第一端和第二端，其第一端耦接至第二稳压二极管D2第二端，其第二端耦接至第七电阻R7第一端；以及
第七电阻R7，具有第一端和第二端，其第一端耦接至第六电阻R6第二端，其第二端耦接至第二电源端GND接收负电源。
所述的正温度系数补偿电路，其中，第二稳压二极管D2提供一个恒定电压，用于输出稳定，从而使温度系数极低。
所述的高阶低温漂补偿电路，其中，第六电阻R6调节负温度系数，第七电阻R7调节正温度系数。
无运放高阶低温漂带隙基准源电路，包括：
本实用新型提供的电路使用无运算放大器高阶低温漂带隙基准源电路降低了输出基准电压的温度系数，使用BJT电流镜提高了输出基准电压的电源抑制比(PSRR)。本实用新型提供的电路具有12V～36V 的宽电压输入、0～7V的可调宽输出电压、在-75℃～125℃的温度范围内产生温度系数为5ppm/℃的基准电压，功耗极低35mW和高阶温度补偿的特征。
附图说明
图1示出现有的带隙基准电路的示意图；
图2示出根据本实用新型一个实施例提供的一种无运放高阶低温漂带隙基准电路的示意图；以及，
图3示出根据本实用新型一个实施例得到的温度特性曲线。
具体实施方式
在下文的特定实施例代表本实用新型的示例性实施例，并且本质上仅为示例说明而非限制。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：这些特定细节对于本实用新型而言不是必需的。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、材料或方法。
在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本实用新型的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。当称“元件”“接收”某一信号时，可以使直接接收，也可以通过开关、电阻、电平位移器、信号处理单元等接收。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1所示为现有技术中的无运放带隙基准源电路。该电路包括基准电流产生电路和输出电路。基准电流产生电路具体包括三个PMOS 管MP1、MP2和MP3，两个NMOS管MN1和MN2以及第零电阻 R0，用于给输出电路提供基准电流。MP1、MP2和MP3的源极相连，栅极相连，MP1和MP2的漏极分别连接MN1和MN2的漏极，MN1 的漏极和栅极分别连接MN2的栅极。输出电路包括串联的三极管Q1 和第一电阻R1R1，Q1的发射极与R1相连，Q1的基极和集电极分别与MP3的漏极相连，连接点作为电压输出端。其中，MP1、MP2和 MP3的漏极和栅极之间的电压差为m：m：n，MN1和MN2的漏极和栅极之间的电压差为1：p，其中，m、n和p为正整数。
由于该电路包括一个三极管，输出电压VBG具有负温度系数，即带隙基准电压对温度的变化敏感，且该电路的输出电压对于电源变化的抑制能力比较差。
带隙基准电压VBG的表达式为：VBG＝VBE(Q2)+[Δ VBE/R1]*R2，其中，VBE(Q2)为具有负温度系数的Q2的基射结电压，ΔVBE＝ln(N)*kT/e为Q0和Q1的基射结电压差，该电压差具有正温度系数，T为温度，k＝1.38×10-23J/K，e＝1.6×10-19C。由上述带隙基准电压VBG的表达式可以看出，要想得到想要的VBG，必须对温度系数进行精确调节，而温度系数的调节比较困难，因此，该电路很难实现对带隙基准电压的调节。针对现有技术带隙基准电路多个技术瓶颈，本实用新型提供了一种无运放高阶低温漂带隙基准源电路，实现无运放、宽输入电压、小面积、低功耗、超低温漂系数，克服了当今带隙基准电路的技术瓶颈，为高精度ADC、DAC及其他通信电路提供了高性能的电源模块。
图2示出根据本实用新型一个实施例的无运放高阶低温漂带隙基准电路，包括：
启动电路，用于启动无运放高阶低温漂带隙基准电路；
高阶低温漂补偿电路，用于产生正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流相互补偿产生低温漂系数，包括:正温度系数补偿电路和负温度系数补偿电路；以及
自举偏置电路，用于提供正负温度系数补偿电路的偏置电流。
高阶低温漂补偿电路包括：
正温度系数补偿电路，提供具有正温度系数特性的电压，利用正温度系数电压补偿负温度系数电压；
负温度系数补偿电路，提供具有负温度系数特性的电压，利用负温度系数电压补偿正温度系数电压。
启动电路包括：
第一电阻R1，具有第一端和第二端，其第一端耦接至第一电源端VIN接收正电源，第二端耦接至第一NMOS管MN1的漏极和第一NMOS管MN1的栅极；
第一NMOS管MN1，具有栅极、漏极和源极，其栅极耦接至第一电阻R1第二端，其漏极耦接至第一电阻R1第二端，其源极耦接至第一PNP型双极型晶体管PNP1发射极；
第一PNP型双极型晶体管PNP1，具有发射极、基极和集电极，其发射极耦接至第一NMOS管MN1源极，其基极耦接至第三NPN 型双极型晶体管NPN3基极和第四NPN型双极型晶体管NPN4基极，其集电极耦接至第二电源端GND接收负电源；
第二电阻R2，具有第一端和第二端，其第一端耦接至第一电源端VIN接收正电源，其第二端耦接至第一NPN型双极型晶体管 NPN1基极和第一NPN型双极型晶体管NPN1集电极；
第一NPN型双极型晶体管NPN1，具有集电极、基极和发射极，其集电极耦接至第二电阻R2第二端，其基极耦接至第二电阻R2 第二端，其发射极耦接至第一稳压二极管D1第一端和第二NPN型双极型晶体管NPN2基极；以及
第二NPN型双极型晶体管NPN2，具有基极、集电极和发射极，其基极耦接至第一NPN型双极型晶体管NPN1发射极和第一稳压二极管D1第一端，其集电极耦接至第一电源端VIN接收正电源，其发射极耦接至第三NPN型双极型晶体管NPN3基极和第四NPN 型双极型晶体管NPN4基极。
第一电阻R1、起到电阻作用的第一NMOS管MN1，起到分压作用，降低第一PNP型双极型晶体管PNP1集电极与发射极之间的电压。第二电阻R2起到分压作用，降低第一NPN型双极型晶体管 NPN1集电极与发射极之间的电压。
自举偏置电路包括：
第一PMOS管MP1，具有源极、栅极和漏极，其源极耦接至第一电源端VIN接收正电源，其栅极耦接至第二PNP型双极型晶体管PNP2发射极，其漏极耦接至第二PNP型双极型晶体管PNP2 发射极；
第二PNP型双极型晶体管PNP2，具有发射极、基极和集电极，其发射极耦接至第一PMOS管MP1栅极和第一PMOS管MP1漏极，其基极耦接至第四PNP型双极型晶体管PNP4基极和第五PNP型双极型晶体管PNP5发射极，其集电极耦接至第三PNP型双极型晶体管PNP3发射极；
第三PNP型双极型晶体管PNP3，具有发射极、基极和集电极，其发射极耦接至第二PNP型双极型晶体管PNP2集电极，其基极耦接至第五PNP型双极型晶体管PNP5基极和第三NPN型双极型晶体管NPN3集电极，其集电极耦接至第三NPN型双极型晶体管 NPN3集电极；
第二PMOS管MP2，具有源极、栅极和漏极，其源极耦接至第一PMOS管MP1源极和第六NPN型双极型晶体管NPN6集电极，其栅极耦接至第四PNP型双极型晶体管PNP4发射极，其漏极耦接至第四PNP型双极型晶体管PNP4发射极；
第四PNP型双极型晶体管PNP4，具有发射极、基极和集电极，其发射极耦接至第二PMOS管MP2栅极和第二PMOS管MP2漏极，其基极耦接至第二PNP型双极型晶体管PNP2基极和第五PNP型双极型晶体管PNP5发射极，其集电极耦接至第二PNP型双极型晶体管PNP2基极和第五PNP型双极型晶体管PNP5发射极；
第五PNP型双极型晶体管PNP5，具有发射极、基极和集电极，其发射极耦接至第二PNP型双极型晶体管PNP2基极和第四PNP 型双极型晶体管PNP4基极，其基极耦接至第三PNP型双极型晶体管PNP3基极和第五NPN型双极型晶体管NPN5集电极，其集电极耦接至第四NPN型双极型晶体管NPN4集电极和第六NPN型双极型晶体管NPN6基极；以及
第五NPN型双极型晶体管NPN5，具有集电极、基极和发射极，其集电极耦接至第三PNP型双极型晶体管PNP3集电极、第三PNP 型双极型晶体管PNP3基极和第五PNP型双极型晶体管PNP5基极，其基极耦接至第一电阻R1第二端和第一NMOS管MN1漏极，其发射极耦接至第三NPN型双极型晶体管NPN3集电极。
在自举偏置电路模块中，它能够产生一个与电源电压无关的电流，所以，电源电压的不稳定对其无影响，为电路提供稳定的偏置。其中第一PMOS管MP1和第二PMOS管MP2作为电阻，调节双极型晶体管集电极和发射极之间的电压。第二NPN型双极型晶体管 NPN2和第四PNP型双极型晶体管PNP4组成电流镜结构。其将输入支路的电流拷贝到输出支路，给核心电路提供自举偏置电流。第三NPN型双极型晶体管NPN3和第五PNP型双极型晶体管PNP5 组成电流镜结构。其将输入支路的电流拷贝到输出支路，给核心电路提供自举偏置电流。电流镜结构电流基本恒定，使第五NPN型双极型晶体管NPN5得到一个稳定的集电极电流和基极电流。
所述高阶低温漂补偿电路，其中，所述负温度系数补偿电路包括：
第一PNP型双极型晶体管PNP1，具有发射极、基极和集电极，其发射极耦接至第一NMOS管MN1源极，其基极耦接至第三NPN 型双极型晶体管NPN3基极和第四NPN型双极型晶体管NPN4基极，其集电极耦接至第二电源端GND接收负电源；
第一稳压二极管D1，具有第一端和第二端，其第一端耦接至第一NPN型双极型晶体管NPN1发射极和第二NPN型双极型晶体管NPN2基极，其第二端耦接至第二电源端GND接收负电源；
第三NPN型双极型晶体管NPN3，具有集电极、基极和发射极，其集电极耦接至第五NPN型双极型晶体管NPN5发射极，其基极耦接至第二NPN型双极型晶体管NPN2发射极和第四NPN型双极型晶体管NPN4基极，其发射极耦接至第二NMOS管MN2栅极、第二NMOS管MN2漏极、第四电阻R4第二端；
第三电阻R3，具有第一端和第二端，其第一端耦接至第二电源端GND接收负电源，其第二端耦接至第四电阻R4第一端。
第四电阻R4，具有第一端和第二端，其第一端耦接至第三电阻R3第二端，其第二端耦接至第三NPN型双极型晶体管NPN3发射极和第五电阻R5第二端；
第五电阻R5，具有第一端和第二端，其第一端耦接至第三NPN 型双极型晶体管NPN3基极和第四NPN型双极型晶体管NPN4基极，其第二端耦接至第四电阻R4第二端；
第二NMOS管MN2，具有栅极、漏极和源极，其漏极耦接至第三NPN型双极型晶体管NPN3发射极，其栅极耦接至第三NPN 型双极型晶体管NPN3发射极，其源极耦接至第二正电源端Noise 接收正电源；以及
第六NPN型双极型晶体管NPN6，具有集电极、基极和发射极，其集电极耦接至第二PMOS管MP2栅极和第二PMOS管MP2源极，其基极耦接至第五PNP型双极型晶体管PNP5集电极和第四NPN 型双极型晶体管NPN4集电极，其发射极耦接至第二稳压二极管 D2第一端。
第二NMOS管MN2作为一个电阻第三电阻R3和第四电阻R4 起分压作用，第五电阻R5限制第三NPN型双极型晶体管NPN3基极电流，起到分流作用。
第二稳压二极管D2提供一个恒定电压，使输出稳定，从而使温度系数极低。
所述的高阶低温漂补偿电路，其中，所述正温度系数补偿电路包括：
第四NPN型双极型晶体管NPN4，具有集电极、基极和发射极，其集电极耦接至第五PNP型双极型晶体管PNP5集电极，其基极耦接至第三NPN型双极型晶体管NPN3基极、第五电阻R5第一端和第一PNP型双极型晶体管PNP1基极，其发射极耦接至第七NPN 型双极型晶体管NPN7集电极；
第七NPN型双极型晶体管NPN7，具有集电极、基极和发射极，其集电极耦接至第四NPN型双极型晶体管NPN4发射极，其基极耦接至第六电阻R6第二端和第七电阻R7第一端，其发射极耦接至第二电源端GND接收负电源；
第二稳压二极管D2，具有第一端和第二端，其第一端耦接至第六NPN型双极型晶体管NPN6发射极，其第二端耦接至第六电阻R6第一端；
第六电阻R6，具有第一端和第二端，其第一端耦接至第二稳压二极管D2第二端，其第二端耦接至第七电阻R7第一端；以及
第七电阻R7，具有第一端和第二端，其第一端耦接至第六电阻R6第二端，其第二端耦接至第二电源端GND接收负电源。
所述的正温度系数补偿电路，其中，第二稳压二极管D2提供一个恒定电压，用于输出稳定，从而使温度系数极低。
其中，所述第六电阻调节负温度系数，第七电阻调节正温度系数。
根据权利要求6所述的正温度系数补偿电路，其中，所述第二稳压二极管提供一个恒定电压，用于稳定输出。
所述的第二稳压二极管包括调节温度系数，为所述第六电阻，第七电阻提供零温度系数的电流。采用第二稳压二极管来调节温度系数，大大地降低了稳压器的温漂系数，提高了稳压器的可靠性，传统的带隙基准电路没有采用稳压二级管来调节温漂系数，二级稳压管为所述第六电阻R6，第七电阻R7提供零温度系数的电流。
所述第三电阻阻值与所述第四电阻阻值相等。
对于一个MOS管而言，具有截止区、饱和区和三极管三个工作区域，在截止区的临界区，当VGS≈VTH时，存在一个亚阈值导电区，工作在亚阈值导电区时，MOS管的漏源电流IDS与其栅源电压VGS有如下指数关系：
上式中，n是亚阈值区的斜率因子，它是与工艺有关的量，与温度无关，大小通常为1.5；是载流子的迁移率；COX为单位面积的栅氧化层电容；W/L，是MOS管的宽长比；VDS是MOS管的漏源电压； VTH是MOS管的阂值电压，VT是与温度有关的量,叫做热电压，公式表示为VT＝kT/q，其中k为波尔兹曼常数,大小为k＝1.3806505 ×10-23J/K；q为电子的电荷量，大小为q＝1.6×10-19C；T为温度。
载流子的迁移率μ是与温度有关的量,可表示为如下:
公式中，μ(T0)是当参考温度为T0时的载流子的迁移率，w为常数，大小为1≤w≤2。
一般情况下，由于VDS＞＞VT，所以可将公式中最后一项乘积项省略掉，代入到化简后的中，可得:
对等式两边分别取自然对数，可得到MOS管的栅源电压VGS与温度T的关系式，如下结果:
对上述公式，栅源电压对时间求偏导数，取w＝2，并将参考温度代入结果中，可得如下关系式：
上述公式中，等式右端第一项的阈值电压具有负的温度系数，等式右端第二项的对数项也是负数，所以可得结论，MOS管的VGS在亚阈值区具有负的温度系数。
当温度一定时，MOS管的阈值电压VTH为一常数，那么若是处在亚阈值区的两个MOS管的漏源电流相等，宽长比不同时，利用公式可得出两MOS管栅源电压差ΔVGS的关系式，可表示如下：ΔVGS＝VGS1-VGS2＝nVTlnM
公式中，M＝(W/L)2/(W/L)1,是与温度无关的项，所以ΔVGS具有正的温度系数。所以，用MOS管构成的带隙基准电压源就是利用了MOS管在亚阈值区的VGS的负温度系数和ΔVGS的正温度系数的叠加来得到与温度无关的带隙基准电压源。
与温度关系很小的电压或者电流基准被证实在许多模拟电路中是必不可少的。值得注意的是，因为大多数工艺参数是随着温度变化的，所以如果一个基准是与温度无关的，那么通常它也是与工艺无关的。我们假设，如果将两个具有相反的温度系数(temperaturecoefficient)的电压以适合的权重相加，最终会获得零温度系数的基准电压。例如，电压V+有正温度系数，电压V_有负温度系数，存在合适的权重α,和β满足:
在半导体工艺各种不同的器件参数中，双极晶体管的特性参数被证实是具有最好的重复性，并且能提供正温度系数和负温度系数的、严格定义的量。尽管MOS器件的许多参数已经被考虑用于产生基准电压，但是双极电路还是形成了这类电路的核心。双极型晶体管(BJT)具有以下两种特性:①两个具有不同电流密度的双极型晶体管的基极—发射极电压的差值ΔVBE具有正温度系数；②双极型晶体管的基级—发射极电压的ΔVBE具有负的温度系数。将这两种电压以一定的权重进行相加，所得到的电压就能近似具有零温度系数。
对于一个双极型晶体管，其集电极电流(IC)与基极—发射极电压(ΔVBE)的关系为：
IC＝ISexp(VBE/VT)
对于发射结正偏的双极型晶体管，其集电极电流密度与ΔVBE的关系可表示为:
其中，是电子平均扩散系数；WB为基区宽度；np0＝ni 2/NA为基区的电子浓度，ni是本征载流子浓度，NA是受主杂质浓度，并且D是和温度无关的常数，Vg0为带隙电压。
图3示出根据本实用新型一个实施例温度特性曲线，对于一个正向工作的三极管，Tsividist在1980年推导出VBE和温度及工艺相关的等式为：
其中Vg0是0K时硅的带隙电压，T是绝对温度，η是一个与温度无关而与工艺有关的参数，它的值大约是在3.6-4之间，α是一个流过三极管偏置电流的温度依赖参数，当偏置电流是一个绝对温度成正比 (PTAT)电流是，α＝1；当偏置电流与温度无关时，α＝0。上式进一步整理得：
其中，a0＝Vg0，-a1T shi 线性项，-a2T ln T是高阶项。
把VBE(T)的一阶项抵消掉是一阶温度补偿。由于VBE(T)含有高阶项-a2T ln T那么仅靠一阶温度补偿，很难得到温度系数很低的带隙基准，为此我们需要进行高阶温度补偿。
温漂系数是衡量带隙基准电压源输出电压随温度变化的一个非常重要的指标。温漂系数越小，输出信号受温度的影响越小，它的计算公式为：
即为((基准电压最大值)－(基准电压最小值)/(基准电压平均值*温度范围))*10^6。
由于双极性三极管的基极—发射极电压VBE随温度变化不是线性的。传统的一阶温度补偿，温度系数仍较高，不能满足现在集成电路系统的高精度、低温漂系数要求，为此需要进行高阶的温度补偿。本实用新型具有高阶温度补偿的功能，其温度特性曲线如图3。
在本公开内容中所使用的量词“一个”、“一种”等不排除复数。文中的“第一”、“第二”等仅表示区分在实施例的描述中出现的类似部件。“第一”、“第二”在权利要求书中的出现仅为了便于对权利要求的快速理解而不是为了对其进行限制。权利要求书中的任何附图标记都不应解释为对范围的限制。
以上所述是本实用新型的优选实施方式而已，当然不能以此来限定本实用新型之权利范围，应当指出，对于本技术领域的普通技术人员来说，对本实用新型的技术方案进行修改或者等同替换，都不脱离本实用新型技术方案的保护范围。
Claims (8)
1.一种无运放高阶低温漂带隙基准电路，包括：
启动电路，用于启动无运放高阶低温漂带隙基准电路；
高阶低温漂补偿电路，用于产生正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流相互补偿产生低温漂系数，包括:正温度系数补偿电路和负温度系数补偿电路；以及
自举偏置电路，用于提供正负温度系数补偿电路的偏置电流。
2.根据权利要求1所述的无运放高阶低温漂带隙基准电路，所述高阶低温漂补偿电路包括：
正温度系数补偿电路，提供具有正温度系数特性的电压，利用正温度系数电压补偿负温度系数电压；
负温度系数补偿电路，提供具有负温度系数特性的电压，利用负温度系数电压补偿正温度系数电压。
3.根据权利要求1所述的无运放高阶低温漂带隙基准电路，其中，所述启动电路包括：
第一电阻，具有第一端和第二端，其第一端耦接至第一电源端接收正电源，第二端耦接至第一NMOS管的漏极和第一NMOS管的栅极；
第一NMOS管，具有栅极、漏极和源极，其栅极耦接至第一电阻第二端，其漏极耦接至第一电阻第二端，其源极耦接至第一PNP型双极型晶体管发射极；
第一PNP型双极型晶体管，具有发射极、基极和集电极，其集电极耦接至第一NMOS管源极，其基极耦接至第三NPN型双极型晶体管基极和第四NPN型双极型晶体管基极，其发射极耦接至第二电源端接收负电源；
第二电阻，具有第一端和第二端，其第一端耦接至第一电源端接收正电源，其第二端耦接至第一NPN型双极型晶体管基极和第一NPN型双极型晶体管集电极；
第一NPN型双极型晶体管，具有集电极、基极和发射极，其集电极耦接至第二电阻第二端，其基极耦接至第二电阻第二端，其发射极耦接至第一稳压二极管第一端和第二NPN型双极型晶体管基极；以及
第二NPN型双极型晶体管，具有基极、集电极和发射极，其基极耦接至第一NPN型双极型晶体管发射极和第一稳压二极管第一端，其集电极耦接至第一电源端接收正电源，其发射极耦接至第三NPN型双极型晶体管基极和第四NPN型双极型晶体管基极。
4.根据权利要求1所述的无运放高阶低温漂带隙基准电路，其中，所述自举偏置电路包括：
第一PMOS管，具有源极、栅极和漏极，其源极耦接至第一电源端接收正电源，其栅极耦接至第二PNP型双极型晶体管发射极，其漏极耦接至第二PNP型双极型晶体管发射极；
第二PNP型双极型晶体管，具有发射极、基极和集电极，其发射极耦接至第一PMOS管栅极和第一PMOS管漏极，其基极耦接至第四PNP型双极型晶体管基极和第五PNP型双极型晶体管发射极，其集电极耦接至第三PNP型双极型晶体管发射极；
第三PNP型双极型晶体管，具有发射极、基极和集电极，其发射极耦接至第二PNP型双极型晶体管集电极，其基极耦接至第五PNP型双极型晶体管基极和第三NPN型双极型晶体管集电极，其集电极耦接至第三NPN型双极型晶体管集电极；
第二PMOS管，具有源极、栅极和漏极，其源极耦接至第一PMOS管源极和第六NPN型双极型晶体管集电极，其栅极耦接至第四PNP型双极型晶体管发射极，其漏极耦接至第四PNP型双极型晶体管发射极；
第四PNP型双极型晶体管，具有发射极、基极和集电极，其发射极耦接至第二PMOS管栅极和第二PMOS管漏极，其基极耦接至第二PNP型双极型晶体管基极和第五PNP型双极型晶体管发射极，其集电极耦接至第二PNP型双极型晶体管基极和第五PNP型双极型晶体管发射极；
第五PNP型双极型晶体管，具有发射极、基极和集电极，其发射极耦接至第二PNP型双极型晶体管基极和第四PNP型双极型晶体管基极，其基极耦接至第三PNP型双极型晶体管基极和第五NPN型双极型晶体管集电极，其集电极耦接至第四NPN型双极型晶体管集电极和第六NPN型双极型晶体管基极；以及
第五NPN型双极型晶体管，具有集电极、基极和发射极，其集电极耦接至第三PNP型双极型晶体管集电极、第三PNP型双极型晶体管基极和第五PNP型双极型晶体管基极，其基极耦接至第一电阻第二端和第一NMOS管漏极，其发射极耦接至第三NPN型双极型晶体管集电极。
5.根据权利要求2所述的无运放高阶低温漂带隙基准电路，其中，所述负温度系数补偿电路包括：
第一PNP型双极型晶体管，具有发射极、基极和集电极，其发射极耦接至第一NMOS管源极，其基极耦接至第三NPN型双极型晶体管基极和第四NPN型双极型晶体管基极，其集电极耦接至第二电源端接收负电源；
第一稳压二极管，具有第一端和第二端，其第一端耦接至第一NPN型双极型晶体管发射极和第二NPN型双极型晶体管基极，其第二端耦接至第二电源端接收负电源；
第三NPN型双极型晶体管，具有集电极、基极和发射极，其集电极耦接至第五NPN型双极型晶体管发射极，其基极耦接至第二NPN型双极型晶体管发射极和第四NPN型双极型晶体管基极，其发射极耦接至第二NMOS管栅极、第二NMOS管漏极、第四电阻第二端；
第三电阻，具有第一端和第二端，其第一端耦接至第二电源端接收负电源，其第二端耦接至第四电阻第一端；
第四电阻，具有第一端和第二端，其第一端耦接至第三电阻第二端，其第二端耦接至第三NPN型双极型晶体管发射极和第五电阻第二端；
第五电阻，具有第一端和第二端，其第一端耦接至第三NPN型双极型晶体管基极和第四NPN型双极型晶体管基极，其第二端耦接至第四电阻第二端；
第二NMOS管，具有栅极、漏极和源极，其漏极耦接至第三NPN型双极型晶体管发射极，其栅极耦接至第三NPN型双极型晶体管发射极，其源极耦接至第二正电源端接收正电源；以及
第六NPN型双极型晶体管，具有集电极、基极和发射极，其集电极耦接至第二PMOS管栅极和第二PMOS管源极，其基极耦接至第五PNP型双极型晶体管集电极和第四NPN型双极型晶体管集电极，其发射极耦接至第二稳压二极管第一端。
6.根据权利要求2所述的无运放高阶低温漂带隙基准电路，其中，所述正温度系数补偿电路包括：
第四NPN型双极型晶体管，具有集电极、基极和发射极，其集电极耦接至第五PNP型双极型晶体管集电极，其基极耦接至第三NPN型双极型晶体管基极、第五电阻第一端和第一PNP型双极型晶体管基极，其发射极耦接至第七NPN型双极型晶体管集电极；
第七NPN型双极型晶体管，具有集电极、基极和发射极，其集电极耦接至第四NPN型双极型晶体管发射极，其基极耦接至第六电阻第二端和第七电阻第一端，其发射极耦接至第二电源端接收负电源；
第二稳压二极管，具有第一端和第二端，其第一端耦接至第六NPN型双极型稳压二极管发射极，其第二端耦接至第六电阻第一端；
第六电阻，具有第一端和第二端，其第一端耦接至第二稳压二极管第二端，其第二端耦接至第七电阻第一端；以及
第七电阻，具有第一端和第二端，其第一端耦接至第六电阻第二端，其第二端耦接至第二电源端接收负电源。
7.根据权利要求6所述的无运放高阶低温漂带隙基准电路，其中，所述第二稳压二极管提供一个恒定电压，用于稳定输出。
8.根据权利要求6所述的无运放高阶低温漂带隙基准电路，其中，第六电阻调节负温度系数，第七电阻调节正温度系数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820191341.5U CN207882791U (zh) | 2018-02-05 | 2018-02-05 | 一种无运放高阶低温漂带隙基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820191341.5U CN207882791U (zh) | 2018-02-05 | 2018-02-05 | 一种无运放高阶低温漂带隙基准电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207882791U true CN207882791U (zh) | 2018-09-18 |
Family
ID=63510795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820191341.5U Active CN207882791U (zh) | 2018-02-05 | 2018-02-05 | 一种无运放高阶低温漂带隙基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207882791U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114371758A (zh) * | 2021-11-24 | 2022-04-19 | 北京智芯微电子科技有限公司 | 基准电压电路及芯片 |
| CN114740937A (zh) * | 2022-03-07 | 2022-07-12 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
| CN115437442A (zh) * | 2022-08-17 | 2022-12-06 | 成都华微电子科技股份有限公司 | 高阶补偿带隙电压基准电路 |
| CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
| CN117519403A (zh) * | 2024-01-05 | 2024-02-06 | 深圳市山海半导体科技有限公司 | 一种带隙基准电路以及电子设备 |
-
2018
- 2018-02-05 CN CN201820191341.5U patent/CN207882791U/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108052154B (zh) * | 2018-02-05 | 2023-08-01 | 成都信息工程大学 | 一种无运放高阶低温漂带隙基准电路 |
| CN114371758A (zh) * | 2021-11-24 | 2022-04-19 | 北京智芯微电子科技有限公司 | 基准电压电路及芯片 |
| CN114740937A (zh) * | 2022-03-07 | 2022-07-12 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
| CN115437442A (zh) * | 2022-08-17 | 2022-12-06 | 成都华微电子科技股份有限公司 | 高阶补偿带隙电压基准电路 |
| CN115437442B (zh) * | 2022-08-17 | 2024-03-19 | 成都华微电子科技股份有限公司 | 高阶补偿带隙电压基准电路 |
| CN117519403A (zh) * | 2024-01-05 | 2024-02-06 | 深圳市山海半导体科技有限公司 | 一种带隙基准电路以及电子设备 |
| CN117519403B (zh) * | 2024-01-05 | 2024-04-09 | 深圳市山海半导体科技有限公司 | 一种带隙基准电路以及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108052154B (zh) | 一种无运放高阶低温漂带隙基准电路 | |
| CN207882791U (zh) | 一种无运放高阶低温漂带隙基准电路 | |
| Wang et al. | A 0.7-V 28-nW CMOS subthreshold voltage and current reference in one simple circuit | |
| CN102193574B (zh) | 一种高阶曲率补偿的带隙基准电压源 | |
| US6677808B1 (en) | CMOS adjustable bandgap reference with low power and low voltage performance | |
| US7755344B2 (en) | Ultra low-voltage sub-bandgap voltage reference generator | |
| CN101419478B (zh) | 一种带隙基准参考源电路及设计方法 | |
| CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
| CN104111688B (zh) | 一种具有温度监测功能的BiCMOS无运放带隙电压基准源 | |
| CN110895423B (zh) | 用于与绝对温度成比例电路的系统和方法 | |
| CN109491434B (zh) | 应用于5g毫米波基站的cmos集成电路带隙基准源 | |
| CN113157041B (zh) | 一种宽输入带隙基准电压源 | |
| WO2009037532A1 (en) | Band-gap voltage reference circuit | |
| US20060006858A1 (en) | Method and apparatus for generating n-order compensated temperature independent reference voltage | |
| CN108052151B (zh) | 一种无嵌位运放的带隙基准电压源 | |
| CN113703511A (zh) | 一种超低温漂的带隙基准电压源 | |
| CN210270647U (zh) | 一种基于温度补偿的基准电流源电路和芯片 | |
| Wang et al. | A 0.9-v 22.7-ppm/° c sub-bandgap voltage reference with single bjt and two resistors | |
| CN116880644A (zh) | 一种高阶曲率温度补偿带隙基准电路 | |
| CN116166078A (zh) | 一种用于can总线收发器的低温漂高精度基准电压源 | |
| Bagundol et al. | Design Methodology of a Voltage Bandgap Reference with High PSRR in Advanced Technology Nodes for LDO Application | |
| CN115657781A (zh) | 一种自缓冲环路控制技术的带隙基准源电路 | |
| CN104820460A (zh) | 一种带隙基准电压源电路 | |
| Wang et al. | A precision voltage reference circuit with trimming for 16-bit SAR ADC in 55nm CMOS technology | |
| Liu et al. | A voltage reference generator targeted at extracting the silicon bandgap Vgo from Vbe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210713 Address after: No. 1503, unit 1, building 2, No. 352, Zhonghe Renhe Road, high tech Zone, Chengdu, Sichuan 610212 Patentee after: Chengdu kexinrui Electronic Technology Co.,Ltd. Address before: 610225, No. 24, Section 1, Xuefu Road, Southwest Economic Development Zone, Chengdu, Sichuan Patentee before: Chengdu University of Information Technology |