CN113703511A - 一种超低温漂的带隙基准电压源 - Google Patents
一种超低温漂的带隙基准电压源 Download PDFInfo
- Publication number
- CN113703511A CN113703511A CN202111003414.6A CN202111003414A CN113703511A CN 113703511 A CN113703511 A CN 113703511A CN 202111003414 A CN202111003414 A CN 202111003414A CN 113703511 A CN113703511 A CN 113703511A
- Authority
- CN
- China
- Prior art keywords
- temperature
- npn transistor
- transistor
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 20
- 239000000872 buffer Substances 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 101100518501 Mus musculus Spp1 gene Proteins 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了一种超低温漂的带隙基准电压源,包括主基准源产生电路和高阶补偿电路,高阶补偿电路包括温度系数补偿电路和零温度产生电路,温度系数补偿电路与NPN晶体管Q1的发射极连接,用于获取NPN晶体管Q1的发射极流出的正温度系数电流,温度系数补偿电路包括NPN晶体管Q3,零温度产生电路连接在NPN晶体管Q3的发射极,用于在NPN晶体管Q3的发射极产生零温度电流,温度系数补偿电路的输出端与运放A1的输出端连接,用于采用正温度系数电流和零温度电流通过BE结的电压差,对主基准源产生电路的电压源进行补偿,以消除高阶电压项。本发明通过对原架构进行高阶温度补偿,可以得到超低温度漂移的基准电压。
Description
技术领域
本公开涉及集成电路设计技术领域,尤其涉及一种超低温漂的带隙基准电压源。
背景技术
带隙基准电压源的原理就是利用BJT的BE结电压的负温度系数和不同电流密度下两个BE结电压差的正温度系数电压的相互补偿,使输出电压达很低的温度系数。
BE结电压差的正温度系数电压是一阶正温度系数,但是BE结电压的负温度系数不仅仅有一阶,还有跟工艺相关的高阶系数。传统技术能够将一阶温度系数全部补偿,但是剩下的高阶温度系数影响还在。基准源的性能直接决定了功能模块的性能优劣,低温漂是很多高精度系统中最重要的需求。在不同半导体工艺制程下,带隙电压源由于高阶温度系数的影响在全温度范围(-40到125度)可以达到5mV,甚至更高,换算成温度系数,可以达到40ppm/℃,这是无法应用于高精度系统中的。
发明内容
有鉴于此,本公开实施例提供一种超低温漂的带隙基准电压源,将高阶温度补偿技术加入到传统的带隙基准电压源中,消除传统方案中不能消除的高阶温度项,得到较小的温度系数的基准电压。
为了实现上述目的,本发明提供了如下技术方案:
一种超低温漂的带隙基准电压源,包括主基准源产生电路,所述主基准源产生电路包括共用基极的NPN晶体管Q1和NPN晶体管Q2,连接在所述NPN晶体管Q2发射极的电阻R2,以及正输入端与所述NPN晶体管Q1集电极连接的运放A1,还包括高阶补偿电路,
所述高阶补偿电路包括温度系数补偿电路和零温度产生电路,所述温度系数补偿电路与所述NPN晶体管Q1的发射极连接,用于获取所述NPN晶体管Q1的发射极流出的正温度系数电流,所述温度系数补偿电路包括NPN晶体管Q3,所述零温度产生电路连接在所述NPN晶体管Q3的发射极,用于在所述NPN晶体管Q3的发射极产生零温度电流,所述温度系数补偿电路的输出端与所述主基准源产生电路的所述运放A1的输出端连接,用于将所述正温度系数电流和所述零温度电流通过BE结的电压差,乘以工艺温漂系数补偿到所述主基准源产生电路的电压源内,以消除高阶电压项。
进一步地,所述温度系数补偿电路还包括电阻R3,所述电阻R3的一端与所述NPN晶体管Q1的发射极连接,另一端与所述NPN晶体管Q3的发射极连接。
进一步地,所述温度系数补偿电路还包括缓冲器,所述缓冲器连接在所述电阻R3与所述NPN晶体管Q3的发射极之间,用于阻隔流入或流出所述电阻R3的电流影响所述NPN晶体管Q3发射极电流的温度漂移。
进一步地,所述缓冲器采用运放A2,所述运放A2的输出端和负输入端相连接,且连接所述电阻R3,所述运放A2的正输入端连接所述NPN晶体管Q3的发射极。
进一步地,所述零温度产生电路包括,由运放A3、晶体管MP0和电阻R4组成的负反馈电路,所述运放A3的正输入端接所述主基准源产生电路,输出端连接所述晶体管MP0的栅极,所述晶体管MP0的漏极与所述电阻R4连接。
进一步地,所述零温度产生电路还包括,由所述晶体管MP0和晶体管MP1组成的电流镜,以及晶体管MN0和晶体管MN1组成的电流镜,所述晶体管MP1与所述晶体管MN1连接,所述晶体管MN0连接所述NPN晶体管Q3,用于将通过所述电阻R4产生的零温度电流镜像到所述NPN晶体管Q3的发射极。
进一步地,所述电阻R3的一阶温度系数小于100ppm/C。
进一步地,所述NPN晶体管Q1、NPN晶体管Q2和NPN晶体管Q3的beta值大于50。
本发明的一种超低温漂的带隙基准电压源,通过对原架构进行高阶温度补偿,可以得到超低温度漂移的基准电压。本发明在华宏0.18umBCD工艺下典型值可以将电压源温度漂移降低到0.7ppm/℃,在不同的工艺角以及随机误差模型下得到小于3ppm/℃;而传统的未经补偿的基准源在典型条件下约40ppm/℃,本发明可得到高精度超低温漂的基准电压源,是ADC、DAC、传感器、VCO等模拟电路、数字电路以及数模混合电路中非常重要的功能模块。
附图说明
为了更清楚地说明本公开实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为传统的NPN带隙基准电压源核心架构图;
图2为本发明高阶补偿理论实现方式框图;
图3为发明提出的高阶补偿电路实现方案;
图4为发明提出的运放A1和运放A2的实现;
图5为传统的基准电压随温度变化图;
图6为本发明的修正后的基准电压随温度变化图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然,所描述的实施例仅仅是本公开一部分实施例,而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本公开的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
要说明的是,下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见,本文中所描述的方面可体现于广泛多种形式中,且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开,所属领域的技术人员应了解,本文中所描述的一个方面可与任何其它方面独立地实施,且可以各种方式组合这些方面中的两者或两者以上。举例来说,可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外,可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是,以下实施例中所提供的图示仅以示意方式说明本公开的基本构想,图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
另外,在以下描述中,提供具体细节是为了便于透彻理解实例。然而,所属领域的技术人员将理解,可在没有这些特定细节的情况下实践所述方面。
如图1所示,图1示出了传统的使用NPN管的带隙基准电压源设计技术,设计中选取电阻R4=R5,Q2和Q1的发射极面积之比为N:1。高增益运放A1,Q1,Q2,R1和R2,形成的负反馈环,可以让运放输入端虚短,这样Q2和Q1的集电极电流可以保持相等。BJT的集电极电流推导如下:
I2R2+VBE2=VBE1 (2)
可以得到式(4):
从上式可以看出,VBG实现低温漂的办法,第二项中Vt=kt/q是一阶正温度系数,但是BE结的负温度系数含有高阶项,此高阶项与工艺参数有很大的关系,流过Q1的电流I2是一个正温度系数的电流,随电流变化如式(5)
式中Tr是参考温度,一般指常温,η是工艺常数,表征BJT电流密度的温度变化影响系数,不同的工艺有不同的值,一般是3-6。
当BJT发射极流过的电流为零温度系数电流时,BE结电压可以用下式(6)表示:
接下来,参考附图2-6,对本发明的超低温漂的带隙基准电压源作详细说明。
如图2所示,图2示出了本发明的基准源高阶温度系数补偿的原理图。在传统的主基准源产生电路中还包括高阶补偿电路,所述高阶补偿电路包括温度系数补偿电路和零温度产生电路,所述温度系数补偿电路与所述NPN晶体管Q1的发射极连接,用于获取所述NPN晶体管Q1的发射极流出的正温度系数电流,所述温度系数补偿电路包括NPN晶体管Q3,所述零温度产生电路连接在所述NPN晶体管Q3的发射极,用于在所述NPN晶体管Q3的发射极产生零温度电流,所述温度系数补偿电路的输出端与所述主基准源产生电路的所述运放A1的输出端连接,用于将所述正温度系数电流和所述零温度电流通过BE结的电压差,乘以工艺温漂系数补偿到所述主基准源产生电路的电压源内,以消除高阶电压项。
取一个零温度电流的BE结电压和和另外一个正温度系数的BE结电压差,然后乘以一个系数(η-1)加到式(5)中,便可以理论上消除完全消除BE结高阶项,得到一个纯线性的BE结电压,加到到式(4)便可得到低温漂基准电压源。因此,本发明设计一种高阶补偿电路,可以补偿由工艺特性带来的温度系数高阶项。通过选取正温度系数电流和零温度系数电流通过BE结时的电压差,然后乘以工艺温漂系数补偿到电压源内,可以理论上完全消除高阶项。
在本发明的一种具体实施方式中,如图3所示,附图3示出了发明中一种基于图2算法的电路实现架构,本实施例中的电路使用较高beta的NPN管,优选的beta>50,同时要求电阻的一阶温度系数小于100ppm/C。为了实现高阶补偿,实施例提出了一种零温度电流的BE结电压和和另外一个正温度系数的BE结电压差的方案,NPN管Q1发射极流出的电流I Q1是正温度系数电流,由NPN管Q1,NPN管Q2的BE结压差和电阻R2的值决定;NPN管Q3的电流是由零温度产生电路产生,运放A2以及晶体管MP0,电阻R4组成的负反馈电路决定电阻R4的电流,电阻R4电流I MP0等于零温漂基准电压VBG除以电阻R4,通过晶体管MP0和晶体管MP1组成的电流镜镜像得到I MP1=I MP0,再通过晶体管MN0和晶体管MN1组成的电流镜镜像得到NPN管Q3发射级电流I Q3=I MP1=I MP0。运放A2的输出端和负输入端相连接成增益为1的缓冲器,使得运放A2的输出端电压等于NPN管Q3的发射级电压,运放A2接成的缓冲器可以有效的阻隔流入或流出电阻R3的电流影响NPN管Q3发射极电流的温度漂移。在运放A2的输出端与NPN管Q1的发射极直接接电阻R3,电阻R3两端的压降等于NPN管Q1和NPN管Q3的发射极电压之差,由于NPN管Q1和NPN管Q2共用基级,电阻R3的电流则等于流过正温度电流的NPN管Q1的BE结电压减去流过零温度电流的NPN管Q3的BE结电压除以电阻R3得到,根据式(7):
流过电阻R3的电流将会流入主基准源产生电路,则原式(4)经过补偿得到输出电压。
将式(5)式(6)带入式(8)得到式(9):
本实施例中,通过基准电压源除以零温度电阻,可以得到零温度电流,通过电流镜镜像流入NPN的发射极。基准源内部产生的正温度电流通过NPN,正是需要的另外一个BE结电压。在内部NPN管Q1的发射极和外部通过零温度电流的发射极之间接入电阻R3和缓冲器,通过电阻R3来抵消工艺温度系数,可以将BE电压差通过电阻产生补偿电流,该电流流入流出可调正电压系数的电阻,便可实现最终的低温漂电压源。
如图4所示,图4示出了本实施例中运放A1,运放A2的电路设计。设计采用传统的2级运放结构,运放A1和运放A2均对输入电流和电压失调有较高的要求。为了低失调和失调温度漂移小,采用BJT管作为输入对管,输入电流失调温漂也会影响输出,要求输入对管电流放大系数不能太小。同时要求运放A1和运放A2有正负输出电流驱动,运放A1要求能提供足够的电流给NPN管Q1,NPN管Q2,NPN管Q3的基极电流和NPN管Q3的集电极电流。本发明对运放A3的失调电压要求很低,只要采用简单的一级CMOS运放即可,此处不做说明。
其中,由于BJT在不同工艺角参数变化比较大,以及实施例中使用的各种器件的随机误差会带来零温度点的漂移,因此需要对电阻R1的阻值进行修正。本实施例为了得到超低的温度系数,需要做两点测试,来对电阻R1进行修正。
如图5所示,图5中示出了传统的基准电压随温度变化图,未经高阶补偿的基准源,典型情况下可达40ppm/℃。如图6所示,图6中示出了本实施例的修正后的基准电压随温度变化图;经过高阶补偿且经过温度修正的结果温度系数低至0.7ppm/℃。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种超低温漂的带隙基准电压源,包括主基准源产生电路,所述主基准源产生电路包括共用基极的NPN晶体管Q1和NPN晶体管Q2,连接在所述NPN晶体管Q2发射极的电阻R2,以及正输入端与所述NPN晶体管Q1集电极连接的运放A1,其特征在于,还包括高阶补偿电路,
所述高阶补偿电路包括温度系数补偿电路和零温度产生电路,所述温度系数补偿电路与所述NPN晶体管Q1的发射极连接,用于获取所述NPN晶体管Q1的发射极流出的正温度系数电流,所述温度系数补偿电路包括NPN晶体管Q3,所述零温度产生电路连接在所述NPN晶体管Q3的发射极,用于在所述NPN晶体管Q3的发射极产生零温度电流,所述温度系数补偿电路的输出端与所述主基准源产生电路的所述运放A1的输出端连接,用于将所述正温度系数电流和所述零温度电流通过BE结的电压差,乘以工艺温漂系数补偿到所述主基准源产生电路的电压源内,以消除高阶电压项。
2.根据权利要求1所述的超低温漂的带隙基准电压源,其特征在于,所述温度系数补偿电路还包括电阻R3,所述电阻R3的一端与所述NPN晶体管Q1的发射极连接,另一端与所述NPN晶体管Q3的发射极连接。
3.根据权利要求2所述的超低温漂的带隙基准电压源,其特征在于,所述温度系数补偿电路还包括缓冲器,所述缓冲器连接在所述电阻R3与所述NPN晶体管Q3的发射极之间,用于阻隔流入或流出所述电阻R3的电流影响所述NPN晶体管Q3发射极电流的温度漂移。
4.根据权利要求3所述的超低温漂的带隙基准电压源,其特征在于,所述缓冲器采用运放A2,所述运放A2的输出端和负输入端相连接,且连接所述电阻R3,所述运放A2的正输入端连接所述NPN晶体管Q3的发射极。
5.根据权利要求1至4任一项所述的超低温漂的带隙基准电压源,其特征在于,所述零温度产生电路包括,由运放A3、晶体管MP0和电阻R4组成的负反馈电路,所述运放A3的正输入端接所述主基准源产生电路,输出端连接所述晶体管MP0的栅极,所述晶体管MP0的漏极与所述电阻R4连接。
6.根据权利要求5所述的超低温漂的带隙基准电压源,其特征在于,所述零温度产生电路还包括,由所述晶体管MP0和晶体管MP1组成的电流镜,以及晶体管MN0和晶体管MN1组成的电流镜,所述晶体管MP1与所述晶体管MN1连接,所述晶体管MN0连接所述NPN晶体管Q3,用于将通过所述电阻R4产生的零温度电流镜像到所述NPN晶体管Q3的发射极。
7.根据权利要求2所述的超低温漂的带隙基准电压源,其特征在于,所述电阻R3的一阶温度系数小于100ppm/C。
8.根据权利要求1所述的超低温漂的带隙基准电压源,其特征在于,所述NPN晶体管Q1、NPN晶体管Q2和NPN晶体管Q3的beta值大于50。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111003414.6A CN113703511B (zh) | 2021-08-30 | 2021-08-30 | 一种超低温漂的带隙基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111003414.6A CN113703511B (zh) | 2021-08-30 | 2021-08-30 | 一种超低温漂的带隙基准电压源 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113703511A true CN113703511A (zh) | 2021-11-26 |
CN113703511B CN113703511B (zh) | 2022-09-09 |
Family
ID=78656732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111003414.6A Active CN113703511B (zh) | 2021-08-30 | 2021-08-30 | 一种超低温漂的带隙基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113703511B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114527823A (zh) * | 2022-02-10 | 2022-05-24 | 浙江大学 | 一种带电流修调的低温漂高精度带隙基准电压源 |
CN114637363A (zh) * | 2022-03-07 | 2022-06-17 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
CN117055679A (zh) * | 2023-10-10 | 2023-11-14 | 合肥奎芯集成电路设计有限公司 | 一种低失调带隙基准电路和低失调带隙基准芯片 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150102789A1 (en) * | 2013-10-15 | 2015-04-16 | Seiko Instruments Inc. | Voltage regulator |
CN104977968A (zh) * | 2014-04-14 | 2015-10-14 | 北京工业大学 | 一种高阶温度补偿的带隙基准电路 |
CN105786077A (zh) * | 2016-04-20 | 2016-07-20 | 广东工业大学 | 一种无运放高阶温漂补偿的带隙基准电路 |
CN105974991A (zh) * | 2016-07-05 | 2016-09-28 | 湖北大学 | 具有高阶温度补偿的低温度系数带隙基准电压源 |
CN107045370A (zh) * | 2017-06-20 | 2017-08-15 | 上海灿瑞科技股份有限公司 | 一种具有高阶温度补偿的带隙基准电压源电路 |
US20200073429A1 (en) * | 2018-09-05 | 2020-03-05 | PURESEMI Co., Ltd. | Bandgap reference circuit and high-order temperature compensation method |
CN111190454A (zh) * | 2020-02-28 | 2020-05-22 | 清华大学 | 曲率补偿低温漂带隙基准电压源电路 |
CN111949063A (zh) * | 2020-08-10 | 2020-11-17 | 上海川土微电子有限公司 | 一种低温漂的带隙基准电压源 |
-
2021
- 2021-08-30 CN CN202111003414.6A patent/CN113703511B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150102789A1 (en) * | 2013-10-15 | 2015-04-16 | Seiko Instruments Inc. | Voltage regulator |
CN104977968A (zh) * | 2014-04-14 | 2015-10-14 | 北京工业大学 | 一种高阶温度补偿的带隙基准电路 |
CN105786077A (zh) * | 2016-04-20 | 2016-07-20 | 广东工业大学 | 一种无运放高阶温漂补偿的带隙基准电路 |
CN105974991A (zh) * | 2016-07-05 | 2016-09-28 | 湖北大学 | 具有高阶温度补偿的低温度系数带隙基准电压源 |
CN107045370A (zh) * | 2017-06-20 | 2017-08-15 | 上海灿瑞科技股份有限公司 | 一种具有高阶温度补偿的带隙基准电压源电路 |
US20200073429A1 (en) * | 2018-09-05 | 2020-03-05 | PURESEMI Co., Ltd. | Bandgap reference circuit and high-order temperature compensation method |
CN111190454A (zh) * | 2020-02-28 | 2020-05-22 | 清华大学 | 曲率补偿低温漂带隙基准电压源电路 |
CN111949063A (zh) * | 2020-08-10 | 2020-11-17 | 上海川土微电子有限公司 | 一种低温漂的带隙基准电压源 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114527823A (zh) * | 2022-02-10 | 2022-05-24 | 浙江大学 | 一种带电流修调的低温漂高精度带隙基准电压源 |
CN114637363A (zh) * | 2022-03-07 | 2022-06-17 | 长鑫存储技术有限公司 | 一种带隙基准核心电路、带隙基准源和半导体存储器 |
CN117055679A (zh) * | 2023-10-10 | 2023-11-14 | 合肥奎芯集成电路设计有限公司 | 一种低失调带隙基准电路和低失调带隙基准芯片 |
CN117055679B (zh) * | 2023-10-10 | 2023-12-12 | 合肥奎芯集成电路设计有限公司 | 一种低失调带隙基准电路和低失调带隙基准芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN113703511B (zh) | 2022-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113703511B (zh) | 一种超低温漂的带隙基准电压源 | |
CN107045370B (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
US6891358B2 (en) | Bandgap voltage reference circuit with high power supply rejection ratio (PSRR) and curvature correction | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
CN108052154A (zh) | 一种无运放高阶低温漂带隙基准电路 | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
CN113721694B (zh) | 一种基于曲率函数的自补偿带隙基准源结构及其应用 | |
US6342781B1 (en) | Circuits and methods for providing a bandgap voltage reference using composite resistors | |
CN207067835U (zh) | 一种具有高阶温度补偿的带隙基准电压源电路 | |
CN115877907A (zh) | 一种带隙基准源电路 | |
JP2012243054A (ja) | バンドギャップリファレンス回路 | |
CN110989758A (zh) | 一种带高阶补偿电路的基准源电路结构 | |
CN117193458A (zh) | 一种具有电流驱动能力的混合型带隙基准和集成电路 | |
CN211956253U (zh) | 温度补偿带隙基准电路 | |
CN112596576A (zh) | 带隙基准电路 | |
CN116166078A (zh) | 一种用于can总线收发器的低温漂高精度基准电压源 | |
CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
CN112256078B (zh) | 一种正温系数电流源和一种零温度系数电流源 | |
CN113791661A (zh) | 一种低压带隙基准电压产生电路 | |
CN114661086A (zh) | 一种带隙基准电压源电路 | |
CN117519403B (zh) | 一种带隙基准电路以及电子设备 | |
CN114035640B (zh) | 基准电压电路及其设计方法 | |
CN114356015B (zh) | 一种带隙基准电压源 | |
CN116795164B (zh) | 一种基于折线补偿的带隙基准电路 | |
CN114115422B (zh) | 一种带隙基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 201, Block C, Building 1, No. 599 Gaojing Road, Qingpu District, Shanghai, 201702 Patentee after: Shanghai chuantu Microelectronics Co.,Ltd. Address before: 201306 Shanghai Pudong New Area Nanhui new town 888 West Road two Patentee before: Shanghai chuantu Microelectronics Co.,Ltd. |