CN114356015B - 一种带隙基准电压源 - Google Patents

一种带隙基准电压源 Download PDF

Info

Publication number
CN114356015B
CN114356015B CN202111546775.5A CN202111546775A CN114356015B CN 114356015 B CN114356015 B CN 114356015B CN 202111546775 A CN202111546775 A CN 202111546775A CN 114356015 B CN114356015 B CN 114356015B
Authority
CN
China
Prior art keywords
mos
source
mos transistor
mos pipe
triode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111546775.5A
Other languages
English (en)
Other versions
CN114356015A (zh
Inventor
史广达
严仁辉
丁万新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Chuantu Microelectronics Co ltd
Original Assignee
Shanghai Chuantu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Chuantu Microelectronics Co ltd filed Critical Shanghai Chuantu Microelectronics Co ltd
Priority to CN202111546775.5A priority Critical patent/CN114356015B/zh
Publication of CN114356015A publication Critical patent/CN114356015A/zh
Application granted granted Critical
Publication of CN114356015B publication Critical patent/CN114356015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供了一种带隙基准电压源，包括：Brokaw带隙基准核心电路，采用电流源结构，用于产生与温度无关的基准电压；高阶温度补偿电路，连接于Brokaw带隙基准核心电路和输出级之间，用于在输出级产生与温度无关的电流，使用该电流进行高阶温度补偿；运算放大器和共源共栅电流镜，运算放大器的同相输入端连接Brokaw带隙基准核心电路，反相输入端和输出端连接共源共栅电流镜；括动态元件匹配电路，连接共源共栅电流镜，用于消除共源共栅电流镜引入的失调电压。本发明的带隙基准电压源具有低温漂、低失调电压特性，其温度系数小于1ppm/℃，输出电压标准差小于300μV，可为ADC等高精度模拟电路提供高精度电压基准源。

Description

一种带隙基准电压源
技术领域
本公开涉及集成电路技术领域，尤其涉及一种带隙基准电压源。
背景技术
在模拟集成电路或混合信号设计领域，基准电压源是一很重要的模块，为系统提供电压基准和电流基准。随着电路集成度的提高，基准电压源也越来越多的集成到芯片内部，以降低系统成本。
传统的带隙基准电压源，如图1所示，该带隙基准电压源为集成电路内部其他模块提供基准电压，其中运算放大器AMP使得电阻R1与电阻R2两端的电压相等，且R1与R2大小相等，那么流过R1与R2的电流相等；同时放大器使得R3两端的电压为：ΔVBE＝VT ln N，其中
Figure BDA0003415976050000011
为热点压，具有正温度系数；k为玻尔兹曼常量，q为电子电荷量，T为绝对温度；N为Q2和Q1的基极面积比值。因此流过R2与R3之间的电流
Figure BDA0003415976050000012
得出：
Figure BDA0003415976050000013
由于VBE2具有负温度系数，VT具有正温度系数，因此当
Figure BDA0003415976050000014
取值合适时，可将VBE2的负温度系数与
Figure BDA0003415976050000015
的正温度系数抵消，得到一个与温度无关的基准电压VBG。
尽管VT具有严格的一阶线性温度系数，然而VBE2的温度系数并不是严格的一阶线性，而是具有其他与温度相关的高阶项，因此用这种传统结构的带隙基准电压源的温度系数难以做到10ppm/℃以下。
为了提高传统带隙基准的温度系数，现有技术提出了带有高阶温度补偿的带隙基准电路，如图2所示。相比于传统结构，增加了一个三极管Q3，两个电阻R4和R5，以及与温度无关的电流IREF，流过R4和R5的电流用于做温度高阶补偿。经过高阶补偿后该基准电压源的温度系数可以做到5ppm/℃以下。然而类似该结构的带有高阶温度补偿的带隙基准，需要使用运算放大器AMP，而该放大器会引入额外的不可控的失调电压，导致难以将基准电压源的输出电压标准差做到1mV以内。
发明内容
有鉴于此，本公开实施例提供一种带隙基准电压源，该带隙基准电压源具有低温漂、低失调电压特性，其温度系数小于1ppm/℃，输出电压标准差小于300μV，可为ADC等高精度模拟电路提供高精度电压基准源。
为了实现上述目的，本发明提供如下技术方案：
一种带隙基准电压源，包括：
Brokaw带隙基准核心电路，所述Brokaw带隙基准核心电路采用电流源结构，用于产生与温度无关的基准电压；
高阶温度补偿电路，所述高阶温度补偿电路连接于所述Brokaw带隙基准核心电路和输出级之间，用于在输出级产生与温度无关的电流，使用该电流进行高阶温度补偿；
运算放大器和共源共栅电流镜，所述运算放大器的同相输入端连接所述Brokaw带隙基准核心电路，反相输入端和输出端连接所述共源共栅电流镜；
还包括动态元件匹配电路，所述动态元件匹配电路连接所述共源共栅电流镜，用于消除所述共源共栅电流镜引入的失调电压。
进一步地，所述高阶温度补偿电路包括三极管Q3、电阻R3，MOS管NM4、MOS管NM5和电流源IREF，所述三极管Q3的基极、集电极连接所述Brokaw带隙基准核心电路和输出级，所述三极管Q3的发射极连接所述电阻R3的一端和所述MOS管NM4的漏极，所述MOS管NM4的栅极连接所述MOS管NM5的栅极，其共同节点以及所述MOS管NM5的漏极均连接所述电流源IREF的一端，所述电流源IREF的另一端连接输出级，所述MOS管NM4和MOS管NM5的源极接地。
进一步地，所述Brokaw带隙基准核心电路包括三极管Q1、三极管Q2，电阻R1、电阻R2和MOS管NM1、MOS管NM2和MOS管NM3，所述MOS管NM1的栅极和漏极，以及所述MOS管NM2的栅极均连接所述运算放大器的同相输入端，所述MOS管NM1的的源极连接所述三极管Q1的集电极，所述三极管Q1的发射极连接所述电阻R1的一端，所述电阻R1的另一端、所述电阻R2的一端、所述三极管Q2的发射极以及所述电阻R3的另一端连接，所述三极管Q1和三极管Q2的基极连接，共同节点接至输出级，所述三极管Q2的集电极连接所述MOS管NM2的源极，所述MOS管NM2的漏极连接所述MOS管NM3的栅极，所述MOS管NM3的源极连接输出级，漏极接至所述共源共栅电流镜。
进一步地，所述MOS管NM1、MOS管NM2、MOS管NM3、MOS管NM4和MOS管NM5均为N型MOS管。
进一步地，所述共源共栅电流镜包括MOS管PM1、MOS管PM2、MOS管PM3和MOS管PM4，所述MOS管PM1和MOS管PM2的源极连接所述MOS管NM3的漏极，所述MOS管PM1和MOS管PM2的栅极均连接所述运算放大器的输出端，所述MOS管PM1和MOS管PM2的漏极分别连接所述MOS管PM3和MOS管PM4的源极，所述MOS管PM3的漏极连接所述运算放大器的同相输入端，所述MOS管PM4的漏极连接所述运算放大器的反相输入端和所述MOS管NM3的栅极。
进一步地，所述MOS管PM3和MOS管PM4的栅极连接至栅极偏置电压。
进一步地，所述MOS管PM1、MOS管PM2、MOS管PM3和MOS管PM4均为P型MOS管。
进一步地，所述动态元件匹配电路包括开关SW1、开关SW2、开关SW3和开关SW4，所述开关SW1连接在所述MOS管PM1的漏极和MOS管PM3的源极之间，所述开关SW2连接在所述MOS管PM2的漏极和所述MOS管PM3的源极之间，所述开关SW3连接在所述MOS管PM2的漏极和所述MOS管PM4的源极之间，所述开关SW4连接在所述MOS管PM1的漏极和所述MOS管PM4的源极之间。
本发明的带隙基准电压源，其有益效果在于：
(1)相比于传统的带隙基准电路，本发明可将带隙基准温度系数降低至1ppm/℃以下；
(2)相比于传统的具有高阶温度补偿功能的带隙基准电路，本发明可将输出基准电压的标准差降至300μV以下。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为现有技术中传统的带隙基准电流结构；
图2为现有技术中具有高阶温度补偿的带隙基准电路；
图3为本发明实施例中带隙基准电压源电路。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图3所示，本公开实施例提供的低温漂、低失调电压的带隙基准电压源，包括：
Brokaw带隙基准核心电路，所述Brokaw带隙基准核心电路采用电流源结构，用于产生与温度无关的基准电压；
高阶温度补偿电路，所述高阶温度补偿电路连接于所述Brokaw带隙基准核心电路和输出级之间，用于在输出级产生与温度无关的电流IREF，使用该电流IREF进行高阶温度补偿；
运算放大器和共源共栅电流镜，所述运算放大器的同相输入端连接所述Brokaw带隙基准核心电路，反相输入端和输出端连接所述共源共栅电流镜；
还包括动态元件匹配(DEM)电路，所述动态元件匹配电路连接所述共源共栅电流镜，用于消除电流源的失调电流，以消除所述共源共栅电流镜引入的失调电压，可将输出电压标准差降至300μV以下。
所述Brokaw带隙基准核心电路包括三极管Q1、三极管Q2，电阻R1、电阻R2和MOS管NM1、MOS管NM2和MOS管NM3，所述MOS管NM1的栅极和漏极，以及所述MOS管NM2的栅极均连接所述运算放大器的同相输入端，所述MOS管NM1的的源极连接所述三极管Q1的集电极，所述三极管Q1的发射极连接所述电阻R1的一端，所述电阻R1的另一端、所述电阻R2的一端、所述三极管Q2的发射极以及所述电阻R3的另一端连接，所述电阻R2的另一端接地；所述三极管Q1和三极管Q2的基极连接，共同节点接至输出级，所述三极管Q2的集电极连接所述MOS管NM2的源极，所述MOS管NM2的漏极连接所述MOS管NM3的栅极，所述MOS管NM3的源极连接输出级，漏极接至所述共源共栅电流镜。
所述高阶温度补偿电路包括三极管Q3、电阻R3，MOS管NM4、MOS管NM5和电流源IREF，所述三极管Q3的基极、集电极连接所述Brokaw带隙基准核心电路和输出级，所述三极管Q3的发射极连接所述电阻R3的一端和所述MOS管NM4的漏极，所述MOS管NM4的栅极连接所述MOS管NM5的栅极，其共同节点以及所述MOS管NM5的漏极均连接所述电流源IREF的一端，所述电流源IREF的另一端连接输出级，所述MOS管NM4和MOS管NM5的源极接地。
该电路用高阶温度补偿电路方案实现低温漂的工作原理如下：
(1)若不包含高阶温度补偿电路，则输出电压表达式为下式1：
Figure BDA0003415976050000081
其中VBE2中包含非线性的高阶温度系数；
(2)VBE的完整表达式为式2：
Figure BDA0003415976050000082
其中VG0为在绝对温度为-273℃的带隙电压，T0是一个参考温度，VBE0是在T0温度下的VBE电压值，η是与工艺相关的常数，在本电路使用的工艺下η＝4；α是流过三极管集电极的电流的温度系数，若流过的为与温度无关的电流则α＝0，若流过的为与温度正线性相关的电流则α＝1。可以看出VBE中包含的与温度成非线性相关的高阶项为
Figure BDA0003415976050000091
由于流过三极管Q2的电流与温度正线性相关，因此，VBE2的完整表达式为式3：
Figure BDA0003415976050000092
其中
Figure BDA0003415976050000093
即为与温度相关的高阶项，在本发明中将用以下方式消除。
(3)加入高阶温度补偿电路后，由于流过三极管Q3的电流与温度无相关，因此VBE3的完整表达式为式4：
Figure BDA0003415976050000094
则有式5：
Figure BDA0003415976050000095
在T0温度下取VBE2,0＝VBE3,0，则有式6：
Figure BDA0003415976050000096
因此VBE的温度高阶项施加在了电阻R3两端，那么电阻R3流过的电流为式7：
Figure BDA0003415976050000097
该电流在电阻R2上所产生的电压为式8：
Figure BDA0003415976050000101
只需使得：
Figure BDA0003415976050000102
即可消除在VBE2中所包含的高阶温度系数，而η＝4，因此
Figure BDA0003415976050000103
即可。
(4)综上可得式9：
Figure BDA0003415976050000104
进一步地：
Figure BDA0003415976050000105
取：
Figure BDA0003415976050000106
则有：
Figure BDA0003415976050000107
其中不包含与温度相关的高阶项。
所述共源共栅电流镜包括MOS管PM1、MOS管PM2、MOS管PM3和MOS管PM4，所述MOS管PM1和MOS管PM2的源极连接所述MOS管NM3的漏极，所述MOS管PM1和MOS管PM2的栅极均连接所述运算放大器的输出端，所述MOS管PM1和MOS管PM2的漏极分别连接所述MOS管PM3和MOS管PM4的源极，所述MOS管PM3的漏极连接所述运算放大器的同相输入端，所述MOS管PM4的漏极连接所述运算放大器的反相输入端和所述MOS管NM3的栅极。所述MOS管PM3和MOS管PM4的栅极连接至栅极偏置电压。
所述动态元件匹配电路包括开关SW1、开关SW2、开关SW3和开关SW4，所述开关SW1连接在所述MOS管PM1的漏极和MOS管PM3的源极之间，所述开关SW2连接在所述MOS管PM2的漏极和所述MOS管PM3的源极之间，所述开关SW3连接在所述MOS管PM2的漏极和所述MOS管PM4的源极之间，所述开关SW4连接在所述MOS管PM1的漏极和所述MOS管PM4的源极之间。
该电路用动态元件匹配电路实现低输出失调电压的工作原理如下：
(1)输出电压的完整表达式为上述式9：
Figure BDA0003415976050000111
其中：
Figure BDA0003415976050000112
可见基于该结构的带隙基准电路中的运算放大器AMP不贡献失调电压，该电路中主要贡献输出失调电压的器件参数包含：三极管Q1、三极管Q2的饱和电流IS1和电流IS2，电阻R1、电阻R2和电阻R3的阻值和流过三极管的集电极电流IC1和电流IC2，而实际上电流IC1和电流IC2是由MOS管PM1、MOS管PM2流过的电流控制的。
其中三极管Q1、三极管Q2、电阻R1、电阻R2和电阻R3器件的贡献很容易就可以控制在100μV以下，实际上的主要的失调电压贡献源于电流IC1和电流IC2不相等，其贡献可达1mV以上，而这种不匹配是MOS管PM1和MOS管PM2的失调电流导致的，因此需要提出一种去除MOS管PM1和MOS管PM2失调电流对电流IC1和电流IC2影响的办法；
(2)使用DEM电路可以消除MOS管PM1和MOS管PM2的失调电流对电流IC1和电流IC2的影响，工作原理如下：
a、开关SW1和开关SW3开启，同时开关SW2和开关SW4关断，此时流过MOS管PM1的电流会流过三极管Q1，流过MOS管PM2的电流会流过三极管Q2；
b、开关SW2和开关SW4开启，同时开关SW1和开关SW3关断，此时流过MOS管PM1的电流会流过三极管Q2，流过MOS管PM2的电流会流过三极管Q1；
c、按照(a)→(b)→(a)→(b)这样交替进行，则流过三极管Q1的电流是MOS管PM1和MOS管PM2电流的平均值，流过三极管Q2的电流也是MOS管PM1和MOS管PM2电流的平均值，因此只要开关切换的频率合适，在时域上三极管Q1和三极管Q2集电极上流过的电流IC1和电流IC2平均值相等，因此就消除了由于MOS管PM1和MOS管PM2的失调电流对电流IC1和电流IC2的影响，因而消除了对输出失调电压的影响。
因此，使用本发明所提出的带有高阶补偿的带隙基准电压源可达到低于1ppm/℃的温度系数；同时，采用动态元件匹配方法可以消除电流镜引入的失调电压，使得芯片的输出电压的标准差低于300μV，实现低温漂的同时实现低输出失调电压性能。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (5)

1.一种带隙基准电压源，其特征在于，包括：
Brokaw带隙基准核心电路，所述Brokaw带隙基准核心电路采用电流源结构，用于产生与温度无关的基准电压；
高阶温度补偿电路，所述高阶温度补偿电路连接于所述Brokaw带隙基准核心电路和输出级之间，用于在输出级产生与温度无关的电流，使用该电流进行高阶温度补偿；
运算放大器和共源共栅电流镜，所述运算放大器的同相输入端连接所述Brokaw带隙基准核心电路，反相输入端和输出端连接所述共源共栅电流镜；
还包括动态元件匹配电路，所述动态元件匹配电路连接所述共源共栅电流镜，用于消除所述共源共栅电流镜引入的失调电压；
所述高阶温度补偿电路包括三极管Q3、电阻R3，MOS管NM4、MOS管NM5和电流源IREF，所述三极管Q3的基极、集电极连接所述Brokaw带隙基准核心电路和输出级，所述三极管Q3的发射极连接所述电阻R3的一端和所述MOS管NM4的漏极，所述MOS管NM4的栅极连接所述MOS管NM5的栅极和所述MOS管NM5的漏极，以及所述电流源IREF的一端，所述电流源IREF的另一端连接输出级，所述MOS管NM4和MOS管NM5的源极接地；
所述Brokaw带隙基准核心电路包括三极管Q1、三极管Q2，电阻R1、电阻R2和MOS管NM1、MOS管NM2和MOS管NM3，所述MOS管NM1的栅极和漏极，以及所述MOS管NM2的栅极均连接所述运算放大器的同相输入端，所述MOS管NM1的源极连接所述三极管Q1的集电极，所述三极管Q1的发射极连接所述电阻R1的一端，所述电阻R1的另一端、所述电阻R2的一端、所述三极管Q2的发射极以及所述电阻R3的另一端连接，所述三极管Q1的基极和三极管Q2的基极以及输出级连接，所述三极管Q2的集电极连接所述MOS管NM2的源极，所述MOS管NM2的漏极连接所述MOS管NM3的栅极，所述MOS管NM3的源极连接输出级，所述MOS管NM3的漏极接至所述共源共栅电流镜；
所述共源共栅电流镜包括MOS管PM1、MOS管PM2、MOS管PM3和MOS管PM4，所述MOS管PM1的源极和MOS管PM2的源极连接所述MOS管NM3的漏极，所述MOS管PM1的栅极和MOS管PM2的栅极均连接所述运算放大器的输出端，所述MOS管PM1的漏极和MOS管PM2的漏极分别连接所述MOS管PM3的源极和MOS管PM4的源极，所述MOS管PM3的漏极连接所述运算放大器的同相输入端，所述MOS管PM4的漏极连接所述运算放大器的反相输入端和所述MOS管NM3的栅极。
2.根据权利要求1所述的带隙基准电压源，其特征在于，所述MOS管NM1、MOS管NM2、MOS管NM3、MOS管NM4和MOS管NM5均为N型MOS管。
3.根据权利要求1所述的带隙基准电压源，其特征在于，所述MOS管PM3和MOS管PM4的栅极连接至栅极偏置电压。
4.根据权利要求1所述的带隙基准电压源，其特征在于，所述MOS管PM1、MOS管PM2、MOS管PM3和MOS管PM4均为P型MOS管。
5.根据权利要求1所述的带隙基准电压源，其特征在于，所述动态元件匹配电路包括开关SW1、开关SW2、开关SW3和开关SW4，所述开关SW1连接在所述MOS管PM1的漏极和MOS管PM3的源极之间，所述开关SW2连接在所述MOS管PM2的漏极和所述MOS管PM3的源极之间，所述开关SW3连接在所述MOS管PM2的漏极和所述MOS管PM4的源极之间，所述开关SW4连接在所述MOS管PM1的漏极和所述MOS管PM4的源极之间。
CN202111546775.5A 2021-12-16 2021-12-16 一种带隙基准电压源 Active CN114356015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111546775.5A CN114356015B (zh) 2021-12-16 2021-12-16 一种带隙基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111546775.5A CN114356015B (zh) 2021-12-16 2021-12-16 一种带隙基准电压源

Publications (2)

Publication Number Publication Date
CN114356015A CN114356015A (zh) 2022-04-15
CN114356015B true CN114356015B (zh) 2023-04-07

Family

ID=81099800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111546775.5A Active CN114356015B (zh) 2021-12-16 2021-12-16 一种带隙基准电压源

Country Status (1)

Country Link
CN (1) CN114356015B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062938A1 (en) * 2009-09-16 2011-03-17 Patrick Stanley Riehl Bandgap voltage reference with dynamic element matching
CN109343639A (zh) * 2018-11-01 2019-02-15 西安电子科技大学 一种低温漂带隙基准电压电路、方法及其芯片
CN110320954A (zh) * 2019-08-16 2019-10-11 电子科技大学 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN111949063A (zh) * 2020-08-10 2020-11-17 上海川土微电子有限公司 一种低温漂的带隙基准电压源

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062938A1 (en) * 2009-09-16 2011-03-17 Patrick Stanley Riehl Bandgap voltage reference with dynamic element matching
CN109343639A (zh) * 2018-11-01 2019-02-15 西安电子科技大学 一种低温漂带隙基准电压电路、方法及其芯片
CN110320954A (zh) * 2019-08-16 2019-10-11 电子科技大学 一种基于凹凸曲率补偿的低温漂带隙基准电路
CN111949063A (zh) * 2020-08-10 2020-11-17 上海川土微电子有限公司 一种低温漂的带隙基准电压源

Also Published As

Publication number Publication date
CN114356015A (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
CN108227819B (zh) 一种具有直流失调校准功能的低压带隙基准电路
CN111427410A (zh) 一种带隙基准电路
CN112859996B (zh) 一种低压高精度带隙基准电路
CN110460313B (zh) 一种用于辐射探测器的微弱信号读出电路
JPS61187020A (ja) 電圧基準回路
CN109164867B (zh) 全mos基准电流产生电路
Nicollini et al. A CMOS bandgap reference for differential signal processing
CN113703511B (zh) 一种超低温漂的带隙基准电压源
CN113721694B (zh) 一种基于曲率函数的自补偿带隙基准源结构及其应用
CN104714588A (zh) 一种基于vbe线性化的低温漂带隙基准电压源
CN108762367B (zh) 一种混合调整型温度补偿带隙基准电路
CN107425845B (zh) 一种叠加运算电路及浮动电压数模转换电路
CN115586809A (zh) 一种指数型温度补偿带隙基准电压源及其补偿方法
CN115437442A (zh) 高阶补偿带隙电压基准电路
CN111796625B (zh) 一种超低功耗cmos电压基准电路
CN114356015B (zh) 一种带隙基准电压源
CN104216458A (zh) 一种温度曲率互补基准源
CN110673687A (zh) 一种基准电压产生装置
CN116820177A (zh) 一种低温度系数cmos基准电压源及芯片
CN115877907A (zh) 一种带隙基准源电路
CN113804319A (zh) 温度传感器及集成电路
CN117519403B (zh) 一种带隙基准电路以及电子设备
Yan et al. Low-voltage bandgap reference circuit in 28nm CMOS
JPH03139873A (ja) 温度検出回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 201, Block C, Building 1, No. 599 Gaojing Road, Qingpu District, Shanghai, 201702

Patentee after: Shanghai chuantu Microelectronics Co.,Ltd.

Address before: No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306

Patentee before: Shanghai chuantu Microelectronics Co.,Ltd.