CN116820177A - 一种低温度系数cmos基准电压源及芯片 - Google Patents

Abstract

本发明公开了一种低温度系数CMOS基准电压源及芯片，属于集成电路技术领域。其中基准电压源包括：μ_nT²电流产生电路，用于产生一个与μ_nV_TH ²成正比的电流I₁；基准电压输出电路，包括镜像单元和基准单元，所述镜像单元用于按照预设比例复制电流I₁，产生电流I₂作用于基准单元；所述基准单元包括NMOS管和PMOS管，其中NMOS管的V_GS呈现为凹曲线，PMOS管的V_SG呈现凸曲线，将V_GS和V_SG两者进行叠加，得到一个低温度系数基准电压V_REF。本发明利用沟道调制效应使NMOS的V_GS呈现凹曲线，利用电子和空穴迁移率温度系数不同的特性使PMOS的V_SG呈现凸曲线，将两者叠加进行二次温度补偿，得到一个低温度系数CMOS基准电压V_REF，显著地降低了电压基准的温度系数。

Description

一种低温度系数CMOS基准电压源及芯片

技术领域

本发明涉及集成电路技术领域，尤其涉及一种低温度系数CMOS基准电压源及芯片。

背景技术

基准电压源广泛的应用在模拟集成电路和数模混合集成电路，随着电子设备在医疗、汽车、服务器和消费电子等领域的普及，对基准电压源的温度系数、电源抑制比和线性调整率等关键性能指标要求越来越高。

现有的CMOS基准电压源技术中，常用二个晶体管串联方案。现有的第一技术方案利用运算放大器进行钳位，产生精准偏置电流，该电流流过两个串联的标准NMOS，通过两个电阻比例加权其栅源电压，得到基准电压，基准电压包括ΔV_GS正温度系数项和带电阻比值系数的V_GS负温度系数项，调节电阻比值可将两者温度系数抵消，由于使用运算放大器和电阻，其功耗和面积受到限制，并且电路精度取决于电阻模型精度。现有的第二技术方案利用自偏置电流流过两个亚阈值工作的PMOS，通过其ΔV_GS构建正温度系数电压V_PTAT，再通过叠加负温度系数的V_{GS_PMOS}得到基准电压，由于具有自偏置电流结构、启动电路、预调节结构，并且V_{GS_PMOS}存在高阶项温度系数，整体电路较复杂，温度系数、功耗和面积较大。现有的第三技术方案利用自偏置电流流过串联的高阈值电压NMOS与低阈值电压NMOS，得到基准电压，基准电压包括ΔV_GS产生的正温度系数项和阈值电压差的负温度系数项，调节其宽长比之比可将两者温度系数抵消，但由于存在自偏置电流源结构、带电容启动电路，并且正温度系数项具有高阶温度系数，使得电路功耗、面积和温度系数较大。现有的第四技术方案利用本征NMOS与标准NMOS串联，根据电流相等得到基准电压，基准电压包括阈值电压差的负温度系数项和宽长比之比调节的正温度系数项，由于正温度系数项存在高阶温度系数，使电路温度系数较大。现有的第五技术方案利用耗尽型NMOS与标准NMOS串联，根据电流相等得到基准电压，基准电压等于带宽长比之比系数的阈值电压之差，调节其宽长比之比可将两个阈值电压温度系数抵消，但由于不同类型NMOS管的迁移率温度系数存在差别，使该基准电路温度系数受限。现有CMOS基准电压源存在温度系数高，电路复杂和使用无源器件等问题。

发明内容

为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种低温度系数CMOS基准电压源及芯片。

本发明所采用的技术方案是：

一种低温度系数CMOS基准电压源，包括：

μ_nT²电流产生电路，用于产生一个与μ_nV_TH ²成正比的电流I₁，为基准电压输出电路提供偏置电流；其中，V_TH为MOS的阈值电压；

基准电压输出电路，包括镜像单元和基准单元，所述镜像单元用于按照预设比例复制电流I₁，产生电流I₂作用于基准单元；所述基准单元包括NMOS管和PMOS管，其中NMOS管的V_GS呈现为凹曲线，PMOS管的V_SG呈现凸曲线，将V_GS和V_SG两者进行叠加，进行二次温度补偿，得到一个低温度系数基准电压V_REF。

进一步地，所述μ_nT²电流产生电路包括第一PMOS管、第二PMOS管和第七NMOS管；

所述第一PMOS管的源极连接电源电压VDD，所述第一PMOS管的漏极和栅极均连接所述第二PMOS管的源极；

所述第二PMOS管的漏极和栅极均连接所述第七NMOS管的漏极；

所述第七NMOS管的源极和栅极均接地。

进一步地，所述第七NMOS管为耗尽型NMOS管。

进一步地，所述电流I₁的表达式为：

其中，μ_n为电子迁移率，C_ox为栅氧化层电容，(W/L)₇为第七NMOS管的宽长比，V_THN为第七NMOS管的阈值电压。

进一步地，所述镜像单元包括第三PMOS管和第四PMOS管；

所述第三PMOS管的源极连接电源电压VDD，所述第三PMOS管的栅极连接所述第一PMOS管的栅极，所述第三PMOS管的漏极连接所述第四PMOS管的源极；

所述第四PMOS管的栅极连接所述第二PMOS管的栅极，所述第四PMOS管的漏极输出电流I₂。

进一步地，所述基准单元包括第五PMOS管和第六NMOS管；

所述第五PMOS管的源极输入电流I₂，所述第五PMOS管的栅极和漏极均连接所述第六NMOS管的漏极；

所述第六NMOS管的栅极连接所述第五PMOS管的栅极，所述第六NMOS管的源极接地；

其中，所述第五PMOS管的源极输出低温度系数基准电压V_REF。

进一步地，所述第五PMOS管上的V_SG5的表达式为：

所述第六NMOS管上的V_GS6的表达式为：

其中，μ_n为电子迁移率，C_ox为栅氧化层电容，(W/L)₅为第五PMOS管的宽长比，(W/L)₆为第六NMOS管的宽长比，V_THP5为第五PMOS管的阈值电压，V_THN6为第六NMOS管的阈值电压。

本发明所采用的另一技术方案是：

一种芯片，包括如上所述的一种低温度系数CMOS基准电压源。

本发明的有益效果是：本发明利用沟道调制效应使NMOS的V_GS呈现凹曲线，利用电子和空穴迁移率温度系数不同的特性使PMOS的V_SG呈现凸曲线，将两者叠加进行二次温度补偿，得到一个低温度系数CMOS基准电压V_REF，显著地降低了电压基准的温度系数。

附图说明

为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。

图1为本发明实施例中一种低温度系数CMOS基准电压源的电路图；

图2为本发明实施例中一种低温度系数CMOS基准电压源的温度特性仿真图；

图3为本发明实施例中一种低温度系数CMOS基准电压源的电源抑制比仿真图；

图4为本发明实施例中一种低温度系数CMOS基准电压源的线性调整率仿真图；

图5为本发明实施例中一种低温度系数CMOS基准电压源上电启动仿真图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

此外，在本发明的描述中，除非另有说明，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

针对现有技术存在的问题和不足，为了解决现有CMOS基准温度系数高，电路复杂，使用无源器件等问题，本申请提出了一种低温度系数CMOS基准电压源。本申请的基准电压源不使用电阻和双极型晶体管，利用耗尽型NMOS管产生一个与μ_nV_THN ²成正比的稳定电流，不需要启动电路，并通过cascode电流镜将该电流复制到工作在饱和区的PMOS和NMOS，利用沟道调制效应使NMOS的V_GS呈现凹曲线，利用电子和空穴的迁移率温度系数不同的特性使PMOS的V_SG呈现凸曲线，使两者电压进行叠加，进行二次温度补偿，得到一个低温度系数的基准电压V_REF。

如图1所示，本实施例提供一种低温度系数CMOS基准电压源，包括：

μ_nT²电流产生电路，用于产生一个与μ_nV_TH ²成正比的电流I₁，为基准电压输出电路提供偏置电流；其中，V_TH为MOS的阈值电压；

基准电压输出电路，包括镜像单元和基准单元，所述镜像单元用于按照预设比例复制电流I₁，产生电流I₂作用于基准单元；所述基准单元包括NMOS管和PMOS管，其中NMOS管的V_GS呈现为凹曲线，PMOS管的V_SG呈现凸曲线，将V_GS和V_SG两者进行叠加，进行二次温度补偿，得到一个低温度系数基准电压V_REF。

在本实施例中，μ_nV_THN ²电流产生电路产生μ_nV_THN ²电流，所述基准电压输出电路通过复制μ_nV_THN ²电流，使该电流流过工作在饱和区的PMOS和NMOS，利用沟道调制效应使NMOS的V_GS呈现凹曲线，利用电子和空穴迁移率温度系数不同的特性使PMOS的V_SG呈现凸曲线，将两者叠加进行二次温度补偿，得到一个低温度系数CMOS基准电压V_REF。

参见图1，作为一种可选的实施方式，所述μ_nT²电流产生电路包括第一PMOS管M1、第二PMOS管M2和第七NMOS管M7；

所述第一PMOS管M1的源极连接电源电压VDD，所述第一PMOS管M1的漏极和栅极均连接所述第二PMOS管M2的源极；

所述第二PMOS管M2的漏极和栅极均连接所述第七NMOS管M7的漏极；

所述第七NMOS管M7的源极和栅极均接地。

μ_nV_THN ²电流产生电路中第七NMOS管M7为耗尽型NMOS管，其栅端连接GND，产生的电流I₁为：

其中μ_n为电子迁移率，C_ox为栅氧化层电容，(W/L)₇为第七NMOS管M7宽长比，V_THN7为第七NMOS管M7阈值电压。从(1)式可以看出I₁与μ_nV_THN ²成正比，并且可通过调节第七NMOS管M7宽长比调节工作电流。

参见图1，作为一种可选的实施方式，所述镜像单元包括第三PMOS管M3和第四PMOS管M4；

所述第三PMOS管M3的源极连接电源电压VDD，所述第三PMOS管M3的栅极连接所述第一PMOS管M1的栅极，所述第三PMOS管M3的漏极连接所述第四PMOS管M4的源极；

所述第四PMOS管M4的栅极连接所述第二PMOS管M2的栅极，所述第四PMOS管M4的漏极输出电流I₂。

所述基准单元包括第五PMOS管M5和第六NMOS管M6；

所述第五PMOS管M5的源极输入电流I₂，所述第五PMOS管M5的栅极和漏极均连接所述第六NMOS管M6的漏极；

所述第六NMOS管M6的栅极连接所述第五PMOS管M5的栅极，所述第六NMOS管M6的源极接地；

其中，所述第五PMOS管M5的源极输出低温度系数基准电压V_REF。

基准电压输出电路通过PMOS管M3～M4同比例复制I₁，产生I₂，流向工作在饱和区的第五PMOS管M5和第六NMOS管M6，其M6的V_GS6为：

其中V_THN6为第六NMOS管M6阈值电压，具有负温度系数，由于μ_nV_THN ²产生电路中第七NMOS管M7受到沟道调制效应影响，故I₂正比于μ_nV_THN ²(1+λV_DS7)，λ为第七NMOS管M7沟道调制效应系数，V_DS7为第七NMOS管M7漏源电压，由于第一PMOS管M1和第二PMOS管M2宽长比小，故V_DS7呈现正温度系数。故(2)式在低温下后项正温度系数值小于前项阈值电压负温度系数值，在高温下后项正温度系数值大于前项阈值电压负温度系数值，故V_GS6呈现凹曲线。

其M5的V_SG5为：

其中V_THP5为第五PMOS管M5阈值电压，具有负温度系数，μ_p为空穴迁移率，由于μ_p温度系数大于μ_n温度系数，故(3)式低温下后项正温度系数值大于前项阈值电压负温度系数值，在高温下后项正温度系数值小于前项阈值电压负温度系数值，故V_SG5呈现凸曲线。

故基准电压V_REF为：

V_REF＝V_GS6+V_SG5 (4)

基准电压为V_SG5凸曲线和V_GS6凹曲线的叠加，进行二次温度补偿，进一步降低V_REF的温度系数。

作为一种可选的实施方式，上述MOS管M1～M6均为3.3V的MOS管。

本实例的基准电压源不使用双极型晶体管和电阻，减小了版图面积，降低成本，利用一个耗尽型NMOS管构成稳定的电流源，不需要启动电路，简化了电路并节省功耗，并对基准电压进行二次温度补偿，实现了低温度系数。基于Cadence Virtuoso工具平台，在X-FAB0.35μm工艺下，对本申请的CMOS基准电压源进行仿真，本实例版图面积为45μm×100μm。图2为本申请的CMOS基准电压源温度特性仿真图，在3V电源电压，-40℃～125℃温度范围内，本基准电压源V_REF温度系数为0.96ppm/℃；图3为本申请的CMOS基准电压源电源抑制比仿真图，在3V电源电压下，本基准电压源的电源抑制比在10Hz时为-67.205dB；图4为本申请的CMOS基准电压源电源线性调整率仿真图，本基准电压源具有0.0095％/V的线性调整率，总电流为80nA。图5为本申请的CMOS基准电压源上电启动仿真图，在上电5μs后V_REF能稳定。这些仿真结果验证了本基准电压源具有低温度系数、低线性调整率和自启动等特点。

在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种低温度系数CMOS基准电压源，其特征在于，包括：

μ_nT²电流产生电路，用于产生一个与μ_nV_TH ²成正比的电流I₁，为基准电压输出电路提供偏置电流；其中，V_TH为MOS的阈值电压；

基准电压输出电路，包括镜像单元和基准单元，所述镜像单元用于按照预设比例复制电流I₁，产生电流I₂作用于基准单元；所述基准单元包括NMOS管和PMOS管，其中NMOS管的V_GS呈现为凹曲线，PMOS管的V_SG呈现凸曲线，将V_GS和V_SG两者进行叠加，进行二次温度补偿，得到一个低温度系数基准电压V_REF。

2.根据权利要求1所述的一种低温度系数CMOS基准电压源，其特征在于，所述μ_nT²电流产生电路包括第一PMOS管、第二PMOS管和第七NMOS管；

所述第一PMOS管的源极连接电源电压VDD，所述第一PMOS管的漏极和栅极均连接所述第二PMOS管的源极；

所述第二PMOS管的漏极和栅极均连接所述第七NMOS管的漏极；

所述第七NMOS管的源极和栅极均接地。

3.根据权利要求2所述的一种低温度系数CMOS基准电压源，其特征在于，所述第七NMOS管为耗尽型NMOS管。

4.根据权利要求2所述的一种低温度系数CMOS基准电压源，其特征在于，所述电流I₁的表达式为：

其中，μ_n为电子迁移率，C_ox为栅氧化层电容，(W/L)₇为第七NMOS管的宽长比，V_THN为第七NMOS管的阈值电压。

5.根据权利要求2所述的一种低温度系数CMOS基准电压源，其特征在于，所述镜像单元包括第三PMOS管和第四PMOS管；

所述第三PMOS管的源极连接电源电压VDD，所述第三PMOS管的栅极连接所述第一PMOS管的栅极，所述第三PMOS管的漏极连接所述第四PMOS管的源极；

所述第四PMOS管的栅极连接所述第二PMOS管的栅极，所述第四PMOS管的漏极输出电流I₂。

6.根据权利要求2所述的一种低温度系数CMOS基准电压源，其特征在于，所述基准单元包括第五PMOS管和第六NMOS管；

所述第五PMOS管的源极输入电流I₂，所述第五PMOS管的栅极和漏极均连接所述第六NMOS管的漏极；

所述第六NMOS管的栅极连接所述第五PMOS管的栅极，所述第六NMOS管的源极接地；

其中，所述第五PMOS管的源极输出低温度系数基准电压V_REF。

7.根据权利要求6所述的一种低温度系数CMOS基准电压源，其特征在于，所述第五PMOS管上的V_SG5的表达式为：

所述第六NMOS管上的V_GS6的表达式为：

其中，μ_n为电子迁移率，C_ox为栅氧化层电容，(W/L)₅为第五PMOS管的宽长比，(W/L)₆为第六NMOS管的宽长比，V_THP5为第五PMOS管的阈值电压，V_THN6为第六NMOS管的阈值电压。

8.一种芯片，其特征在于，包括如权利要求1-7任一项所述的一种低温度系数CMOS基准电压源。