CN114115420B - 一种e/d_nmos基准电压源 - Google Patents

一种e/d_nmos基准电压源 Download PDF

Info

Publication number
CN114115420B
CN114115420B CN202111414764.1A CN202111414764A CN114115420B CN 114115420 B CN114115420 B CN 114115420B CN 202111414764 A CN202111414764 A CN 202111414764A CN 114115420 B CN114115420 B CN 114115420B
Authority
CN
China
Prior art keywords
nmos tube
enhancement type
type nmos
temperature coefficient
negative temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111414764.1A
Other languages
English (en)
Other versions
CN114115420A (zh
Inventor
李文昌
刘颖异
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Kuanxin Electronic Technology Co ltd
Original Assignee
Hefei Kuanxin Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Kuanxin Electronic Technology Co ltd filed Critical Hefei Kuanxin Electronic Technology Co ltd
Priority to CN202111414764.1A priority Critical patent/CN114115420B/zh
Publication of CN114115420A publication Critical patent/CN114115420A/zh
Application granted granted Critical
Publication of CN114115420B publication Critical patent/CN114115420B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明申请公开了一种E/D_NMOS基准电压源结构，由偏置电流产生电路、第一、第二、第三负温度系数电压产生电路组成，所述偏置电流产生电路由第二增强型PMOS管和第一耗尽型NMOS管串联组成，第一耗尽型NMOS管的栅极和源极均连接公共地，漏极连接第二增强型PMOS管的栅极和漏极，第二增强型PMOS管的源极连接公共电源；所述偏置电流产生电路将第一耗尽型NMOS管的电流分别复制到第一、第二、第三负温度系数电压产生电路上，产生与第一耗尽型NMOS管的阈值电压相关的第一、第二、第三负温度系数电压，第一、第二、第三负温度系数电压线性叠加，配合元件参数调整，消除迁移率相关项，以获得稳定的低温漂输出电压。

Description

一种E/D_NMOS基准电压源
技术领域
本发明涉及电压源技术领域，具体是一种E/D_NMOS基准电压源。
背景技术
在模拟集成电路中，传统的E/D_NMOS基准电压源是通过串联耗尽型 NMOS管和增强型NMOS管实现二者阈值电压的线性叠加，从而构成基准电压 源，如图1所示。根据MOS管电流公式联立方程组可以得到输出电压
Figure BDA0003374863490000011
Figure BDA0003374863490000012
其中μD是耗尽型NMOS管的载流子迁移率，μE是增强型NMOS管的 载流子迁移率，KD是耗尽型NMOS管的宽长比，KE是增强型NMOS管的宽长 比。从中可以看出，输出电压Vo为耗尽型MOS管的阈值电压VTD与增强型MOS管的阈值电压VTE的比例相加。由MOS管的阈值电压具有线性的温度系数，理论 上调整系数
Figure BDA0003374863490000013
可以使得输出电压Vo在某个温度下达到零温度系数，但是由 于系数中包含载流子迁移率的比值，而耗尽型MOS管和增强型MOS管的载流 子迁移率与制造工艺相关系数不同，且差别较大，也就是说系数
Figure BDA0003374863490000014
是非线性 的，因此输出电压Vo的温度系数仍然是不确定的。
针对这一问题，国家知识产权局于2011年5月11日授权公告的发明专利CN101308393B公开了一种耗尽型MOS管稳定电压源，其电路图如图2所示， 通过对两个耗尽型NMOS管(M1、M2)构成的第一正温度系数电压产生电路 和两个耗尽型PMOS管(M3、M4)构成的第二正温度系数电压产生电路产生的 电压进行四则运算，得到稳定的输出电压Vo。经过分析可知其输出电压为
Figure BDA0003374863490000015
Figure BDA0003374863490000016
其中K1、K2、K3、K4分别是M1-M4的宽长比。 从中可以看出，改进型的E/D_NMOS基准电压源消除了迁移率对输出电压的影响，能够获得更好的温度系数；但是同时使用了耗尽型NMOS管和耗尽型PMOS 管，这对电路的生产工艺提出了较高的要求，并且M1的源极电压较高，其衬底 接地会带来很强的衬偏效应，造成VTN的非线性，影响输出电压的温度系数,严重 时,过强的衬偏效应甚至会导致M1管无法开启，电路功能无法实现。
发明内容
针对现有E/D_NMOS基准电压源存在的输出电压受温度系数影响以及衬偏 效应等问题，本发明提供了一种温度系数可以趋近于零的E/D_NMOS基准电压 源。
一种E/D_NMOS基准电压源，由偏置电流产生电路、第一负温度系数电压 产生电路、第二负温度系数电压产生电路和第三负温度系数电压产生电路组成， 所述偏置电流产生电路由第二增强型PMOS管和第一耗尽型NMOS管串联组 成，第一耗尽型NMOS管的栅极和源极均连接公共地，漏极连接第二增强型 PMOS管的栅极和漏极，第二增强型PMOS管的源极连接公共电源；
所述偏置电流产生电路将第一耗尽型NMOS管的电流分别复制到第一、第 二、第三负温度系数电压产生电路上，产生与第一耗尽型NMOS管的阈值电压 相关的第一、第二、第三负温度系数电压，第一、第二、第三负温度系数电压线 性叠加，配合元件参数调整，消除迁移率相关项，以获得稳定的低温漂输出电压。
进一步的，所述第一负温度系数电压产生电路由第三增强型PMOS管、第 四增强型NMOS管、第五耗尽型NMOS管和第一电阻、第二电阻组成；
第三增强型PMOS管的源极连接公共电源，栅极连接第二增强型PMOS管 的栅极，漏极分别连接第五耗尽型NMOS管的栅极和第四增强型NMOS管的漏 极，第四增强型NMOS管的源极连接公共地；第五耗尽型NMOS管的漏极连接 公共电源；第一电阻一端连接第四增强型NMOS管的栅极，另一端连接公共地； 第二电阻一端连接第四增强型NMOS管的栅极，另一端连接第五耗尽型NMOS 管的源极。
进一步的，所述第二负温度系数电压产生电路由第六增强型PMOS管和第 七、第八、第九三个增强型NMOS管组成；
第六增强型PMOS管的源极连接公共电源，栅极连接第二增强型PMOS管 的栅极，漏极与第七增强型NMOS管的栅极和漏极，以及第九增强型NMOS管 的栅极相连，第七增强型NMOS管和第九增强型NMOS管的源极均连接公共地； 第八增强型NMOS管的源极连接第九增强型NMOS管的漏极，栅极连接第五耗 尽型NMOS管的源极，漏极连接公共电源。
进一步的，所述第三负温度系数电压产生电路由第十增强型NMOS管和第 十一耗尽型NMOS管组成，第十耗尽型NMOS管的源极输出稳定的低温漂输出 电压；
第十耗尽型NMOS管的漏极连接公共电源，栅极与第八增强型NMOS管的 源极和第九增强型NMOS管的漏极相连，源极连接第十一增强型NMOS管的漏 极；第十一增强型NMOS管的栅极与第七增强型NMOS管和第九增强型NMOS 管的栅极相连，源极连接公共地。
本发明有益效果：1、电路核心部分只用到了耗尽型NMOS管，对制造工艺 要求较低；2、输出电压中含有迁移率的项能够基本抵消，提高输出电压的精度； 3、耗尽型NMOS管只有轻微的衬偏效应，甚至没有衬偏效应，使其阈值电压VTN在全工艺角范围内始终为负值，不会产生耗尽型MOS管无法导通导致电路失效 等问题，使得电路能够适应更多半导体制造工艺而无需额外调节工艺参数。
附图说明
图1是传统的E/D_NMOS基准电压源的电路示意图；
图2是发明专利CN101308393B公开的耗尽型MOS管稳定电压源的电路示意图；
图3是本发明E/D_NMOS基准电压源的结构框图；
图4是本发明E/D_NMOS基准电压源的电路示意图。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明。本发明的实施 例是为了示例和描述起见而给出的，而并不是无遗漏的或者将本发明限于所公开 的形式。很多修改和变化对于本领域的普通技术人员而言是显而易见的。选择和 描述实施例是为了更好说明本发明的原理和实际应用，并且使本领域的普通技术 人员能够理解本发明从而设计适于特定用途的带有各种修改的各种实施例。
实施例1
一种E/D_NMOS基准电压源，如图3、图4所示，由偏置电流产生电路、 第一负温度系数电压产生电路、第二负温度系数电压产生电路和第三负温度系数 电压产生电路组成，第三负温度系数电压产生电路输出稳定的低温漂输出电压。
所述偏置电流产生电路由第二增强型PMOS管M2和第一耗尽型NMOS管 M1串联组成，第一耗尽型NMOS管M1的栅极和源极均连接公共地，漏极连接 第二增强型PMOS管M2的栅极和漏极，第二增强型PMOS管M2的源极连接 公共电源。
所述偏置电流产生电路将第一耗尽型NMOS管M1的电流分别复制到第一、 第二、第三负温度系数电压产生电路上，产生与第一耗尽型NMOS管M1的阈 值电压相关的第一、第二、第三负温度系数电压，第一、第二、第三负温度系数 电压线性叠加，配合元件参数调整，消除迁移率相关项，以获得稳定的低温漂输 出电压。
第一负温度系数电压产生电路，用于产生与第一耗尽型NMOS管阈值电压 以及迁移率等参数相关的负温度系数VG8。
第二负温度系数电压产生电路，用于产生与第一耗尽型NMOS管阈值电压 以及迁移率等参数相关的负温度系数VGS8。
第三负温度系数电压产生电路，用于产生与耗尽型NMOS管阈值电压等参 数相关的负温度系数VGS10。
具体的，在本实施例中，所述第一负温度系数电压产生电路由第三增强型 PMOS管M3、第四增强型NMOS管M4、第五耗尽型NMOS管M5和第一电阻 R1、第二电阻R2组成；第三增强型PMOS管M3的源极连接公共电源，栅极连 接第二增强型PMOS管M2的栅极，漏极分别连接第五耗尽型NMOS管M5的 栅极和第四增强型NMOS管M4的漏极，第四增强型NMOS管M4的源极连接 公共地；第五耗尽型NMOS管M5的漏极连接公共电源；第一电阻R1一端连接 第四增强型NMOS管M4的栅极，另一端连接公共地；第二电阻R2一端连接第 四增强型NMOS管M4的栅极，另一端连接第五耗尽型NMOS管M5的源极。
所述第二负温度系数电压产生电路由第六增强型PMOS管M6和第七、第 八、第九三个增强型NMOS管M7-M9组成；第六增强型PMOS管M6的源极 连接公共电源，栅极连接第二增强型PMOS管M2的栅极，漏极与第七增强型 NMOS管M7的栅极和漏极，以及第九增强型NMOS管M9的栅极相连，第七 增强型NMOS管M7和第九增强型NMOS管M9的源极均连接公共地；第八增强型NMOS管M8的源极连接第九增强型NMOS管M9的漏极，栅极连接第五 耗尽型NMOS管M5的源极，漏极连接公共电源。
所述第三负温度系数电压产生电路由第十耗尽型NMOS管M10和第十一增 强型NMOS管M11组成，第十耗尽型NMOS管M10的源极输出稳定的低温漂 输出电压。第十耗尽型NMOS管M10的漏极连接公共电源，栅极与第八增强型 NMOS管M8的源极和第九增强型NMOS管M9的漏极相连，源极连接第十一 增强型NMOS管M11的漏极；第十一增强型NMOS管M11的栅极与第七增强 型NMOS管M7和第九增强型NMOS管M9的栅极相连，源极连接公共地。
本实施例公开的E/D_NMOS基准电压源，通过电流镜将第一耗尽型NMOS 管M1的电流分别复制给第四增强型NMOS管M4、第八增强型NMOS管M8 和第十耗尽型NMOS管M10，分别产生与M1阈值电压相关的第一、第二、第 三负温度系数电压，第一、第二、第三负温度系数电压线性叠加并消除带有迁移 率系数的项后，通过稳定电压源产生电路获得低温漂稳定电压源。下面结合图4 所示电路进行论证。
1、第一耗尽型NMOS管M1、第四增强型NMOS管M4、第一电阻R1、第 二电阻R2产生与M1阈值电压和迁移率等参数相关的负温度系数电压VG8。
由于通过电流镜将M1的电流复制到M4上，根据饱和区电流公式，可以得 到M4的栅源电压为：
Figure BDA0003374863490000051
Figure BDA0003374863490000052
同样，M8的栅极电压为：
Figure BDA0003374863490000053
其中，VTD1是M1的阈值电压，VTE4是M4的阈值电压，μD1是M1的迁移率， μE4是M4的迁移率，K1是M1的宽长比，K4是M4的宽长比。
2、第一耗尽型NMOS管M1和第八增强型NMOS管M8产生与M1阈值电 压和迁移率等参数相关的负温度系数电压VGS8。
由于通过电流镜将M1的电流复制到M8上，根据饱和区电流公式，可以得 到M8的栅源电压为：
Figure BDA0003374863490000054
Figure BDA0003374863490000055
其中，VTD1是M1的阈值电压，VTE8是M8的阈值电压，μD1是M1的迁移率， μE8是M8的迁移率；K1是M1的宽长比，K8是M8的宽长比。
3、第一耗尽型NMOS管M1和第十耗尽型NMOS管M10产生与M1阈值 电压等参数相关的负温度系数电压VGS10。
由于通过电流镜将M1的电流复制到M10上，根据饱和区电流公式，可以 得到M10的栅源电压为：
Figure BDA0003374863490000061
Figure BDA0003374863490000062
M1和M10在实际电路设计中进行匹配，使得μD1≈μD10，从而
Figure BDA0003374863490000063
Figure BDA0003374863490000064
其中，VTD1是M1的阈值电压，VTD10是M10的阈值电压， μD1是M1的迁移率，μD10是M10的迁移率，K1是M1的宽长比，K10是M10的 宽长比。
4、第十耗尽型NMOS管M10管产生与M1阈值电压相关但与迁移率无关 的稳定电压，M10的源极电压(输出电压)为：
Figure BDA0003374863490000065
M4和M8在实际电路设计中进行匹配，使得VTE4≈VTE8、μE4≈μE8；
M1和M10在实际电路设计中进行匹配，使得VTD1≈VTD10，输出电压计算式可 以简化为：
Figure BDA0003374863490000066
由于输出电压VO约为500mV，因此衬偏效应对VTD10的影响很小，几乎可以 忽略。M10是耗尽型NMOS，通过调整元件的参数可以满足VS8＝VG10，低于VO， 因此衬偏效应对VTD8的影响也几乎可以忽略；VG8也小于1V，因此M5的衬偏效 应也不明显。M1和M4的源极接地，没有衬偏效应。
从输出电压计算式可以看出，该式两个带有迁移率的系均为VTD1，通过调整 元件参数，使得
Figure BDA0003374863490000067
时，将迁移率完全抵消。当迁移率完全抵消时， 输出电压为
Figure BDA0003374863490000068
再调整
Figure BDA0003374863490000069
的大小，使输出电压 计算式的温度系数趋近于零，即可完成电路设计。
显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。 基于本发明中的实施例，本领域及相关领域的普通技术人员在没有作出创造性劳 动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。

Claims (2)

1.一种E/D_NMOS基准电压源，其特征在于：由偏置电流产生电路、第一负温度系数电压产生电路、第二负温度系数电压产生电路和第三负温度系数电压产生电路组成，所述偏置电流产生电路由第二增强型PMOS管和第一耗尽型NMOS管串联组成，第一耗尽型NMOS管的栅极和源极均连接公共地，漏极连接第二增强型PMOS管的栅极和漏极，第二增强型PMOS管的源极连接公共电源；
所述偏置电流产生电路将第一耗尽型NMOS管的电流分别复制到第一、第二、第三负温度系数电压产生电路上，产生与第一耗尽型NMOS管的阈值电压相关的第一、第二、第三负温度系数电压，第一、第二、第三负温度系数电压线性叠加，配合元件参数调整，消除迁移率相关项，以获得稳定的低温漂输出电压。
2.根据权利要求1所述的E/D_NMOS基准电压源，其特征在于：所述第一负温度系数电压产生电路由第三增强型PMOS管、第四增强型NMOS管、第五耗尽型NMOS管和第一电阻、第二电阻组成；
第三增强型PMOS管的源极连接公共电源，栅极连接第二增强型PMOS管的栅极，漏极分别连接第五耗尽型NMOS管的栅极和第四增强型NMOS管的漏极，第四增强型NMOS管的源极连接公共地；第五耗尽型NMOS管的漏极连接公共电源；第一电阻一端连接第四增强型NMOS管的栅极，另一端连接公共地；第二电阻一端连接第四增强型NMOS管的栅极，另一端连接第五耗尽型NMOS管的源极；
所述第二负温度系数电压产生电路由第六增强型PMOS管和第七、第八、第九三个增强型NMOS管组成；
第六增强型PMOS管的源极连接公共电源，栅极连接第二增强型PMOS管的栅极，漏极与第七增强型NMOS管的栅极和漏极，以及第九增强型NMOS管的栅极相连，第七增强型NMOS管和第九增强型NMOS管的源极均连接公共地；第八增强型NMOS管的源极连接第九增强型NMOS管的漏极，栅极连接第五耗尽型NMOS管的源极，漏极连接公共电源；
所述第三负温度系数电压产生电路由第十耗尽型NMOS管和第十一增强型NMOS管组成，第十耗尽型NMOS管的源极输出稳定的低温漂输出电压；
第十耗尽型NMOS管的漏极连接公共电源，栅极与第八增强型NMOS管的源极和第九增强型NMOS管的漏极相连，源极连接第十一增强型NMOS管的漏极；第十一增强型NMOS管的栅极与第七增强型NMOS管和第九增强型NMOS管的栅极相连，源极连接公共地。
CN202111414764.1A 2021-11-25 2021-11-25 一种e/d_nmos基准电压源 Active CN114115420B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111414764.1A CN114115420B (zh) 2021-11-25 2021-11-25 一种e/d_nmos基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111414764.1A CN114115420B (zh) 2021-11-25 2021-11-25 一种e/d_nmos基准电压源

Publications (2)

Publication Number Publication Date
CN114115420A CN114115420A (zh) 2022-03-01
CN114115420B true CN114115420B (zh) 2022-11-29

Family

ID=80373285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111414764.1A Active CN114115420B (zh) 2021-11-25 2021-11-25 一种e/d_nmos基准电压源

Country Status (1)

Country Link
CN (1) CN114115420B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334681A (zh) * 2008-06-27 2008-12-31 东南大学 耗尽型nmos管稳定电压源电路
CN102880215A (zh) * 2012-09-17 2013-01-16 电子科技大学 一种低功耗低温度系数电压基准源
CN113296571A (zh) * 2021-07-27 2021-08-24 上海南麟集成电路有限公司 基准电压源电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4761458B2 (ja) * 2006-03-27 2011-08-31 セイコーインスツル株式会社 カスコード回路および半導体装置
JP7000187B2 (ja) * 2018-02-08 2022-01-19 エイブリック株式会社 基準電圧回路及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101334681A (zh) * 2008-06-27 2008-12-31 东南大学 耗尽型nmos管稳定电压源电路
CN102880215A (zh) * 2012-09-17 2013-01-16 电子科技大学 一种低功耗低温度系数电压基准源
CN113296571A (zh) * 2021-07-27 2021-08-24 上海南麟集成电路有限公司 基准电压源电路

Also Published As

Publication number Publication date
CN114115420A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN102393786B (zh) 高阶温度补偿cmos带隙基准电压源
CN108153360B (zh) 一种带隙基准电压源
CN102622031B (zh) 一种低压高精度带隙基准电压源
CN109450415B (zh) 一种延迟电路
CN105468076B (zh) 全cmos基准电流源
CN109164867B (zh) 全mos基准电流产生电路
CN103412610B (zh) 低功耗无电阻全cmos电压基准电路
CN116820177A (zh) 一种低温度系数cmos基准电压源及芯片
CN106020318B (zh) 一种高精度低温漂带隙基准电压源
CN109491438A (zh) 不受温度电压影响的固定延迟电路及其控制方法
CN210270647U (zh) 一种基于温度补偿的基准电流源电路和芯片
CN113467562B (zh) 一种无运放带隙基准源
CN101149628A (zh) 一种基准电压源电路
CN107066006A (zh) 一种新型带隙基准电路结构
CN114115420B (zh) 一种e/d_nmos基准电压源
CN208061059U (zh) 一种超低功耗的基准电压产生电路
CN108829169B (zh) 一种高电源抑制比的带隙基准源
CN108181968B (zh) 一种基准电压产生电路
CN112947668B (zh) 具有高阶温度补偿的带隙基准电压生成电路
CN115328262A (zh) 具有工艺补偿的低压低功耗cmos基准电压源及调试方法
US9024682B2 (en) Proportional-to-supply analog current generator
TWI484316B (zh) 電壓產生器及能帶隙參考電路
CN112558672A (zh) 基准电流源及包含基准电流源的芯片
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
JP4249945B2 (ja) 電界効果トランジスタを用いた基準電圧源回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant