CN105116960B - 一种带隙基准源电路 - Google Patents

Abstract

本发明涉及一种带隙基准源电路。该电路包括第十一晶体管、第五晶体管、第三晶体管、第四晶体管、第六晶体管、运算放大器。第三晶体管、第四晶体为二极管连接方式。第三晶体管、第四晶体管构成第一运放环路的一部分，第三晶体管、第四晶体管工作在亚阈值区，从而使第三晶体管、第四晶体管电压差为正温度系数电压。第四晶体管与第五晶体管相接，第五晶体管与第六晶体管相接，第五晶体管、第十一晶体管、运算放大器相接，第六晶体管为二极管连接方式。第六晶体管工作在亚阈值区，从而使第六晶体管电压为负温度系数电压，进而使该电路输出零温度系数的基准电压。本发明可用于深亚微米工艺集成电路中。

Description

一种带隙基准源电路

技术领域

本发明涉及集成电路领域，尤其涉及集成电路中的电源技术领域。

背景技术

随着大规模集成电路的高速发展，芯片生产工艺制程的不断更新，芯片供电电压需要不断降低以实现低功耗电路设计。因此对芯片内部功能模块提出了低压低功耗的要求。许多芯片需要使用带隙基准源对内部的ADC(模数转换器)、DAC(数模转换器)、SerDes(串行器解串器)电路模块提供基准电压。基准电路的最小供电电压是芯片采取单电源供电系统的一种限制之一，同时基准电路的电源抑制能力对芯片的性能也有一定的影响。

传统的低压带隙基准源的实现方式如图1所示，该带隙基准源包含电阻R1、R2、R3，三极管Q1、Q2，PMOS管M1、M2、M3，运放OP1。由于运放的环路反馈作用使运放输入正端和负端电压相等，可得到：

V_be2＝V_be1+I1*R1

$I1=\frac{{\mathrm{\ΔV}}_{be}}{R1}+\frac{V_{be2}}{R2}$

Vref＝I1*R3 (1)

其中，V_be1是三极管Q1的基极射极电压，V_be2是三极管Q2的基极射极电压，△V_be是三极管Q1与三极管Q2基极射极电压差，一般为了产生△V_be且考虑到版图匹配精度，会将Q1与Q2的面积比设计为8:1或者24:1。

由公式(1)可见，传统的低压带隙基准源结构通过V_be的负温度系数特性与△V_be的正温度系数特性在电阻上来产生零温度系数的电流I1，通过PMOS电流镜M1、M2、M3将该电流镜像输出在电阻R3上，以产生零温度系数电压。为了能在低电压情况下正常工作，可将基准电压设计成较低电压来缓解该电路对供电电压的要求。该电路可正常工作的最低供电电压为：

VDD_min＝V_dsat1,2+V_be2 (2)

其中，V_dsat1,2是PMOS管M1、M2的过驱动电压，V_be2是三极管Q2的基极射极电压。在现代CMOS工艺中，V_be2电压一般为850mV。V_dsat1,2设计为150mV以保证一定的匹配精度。

综上所述，该传统电路可正常工作的最低供电电压为1V。该电压很难满足现代深亚微米CMOS工艺中的低电压、低功耗要求。由图1可见，带隙输出的基准电压为基准电流在电阻R3上产生，此基准电压产生电路并未置于运放OP1的环路内，由于深亚微米工艺中的短沟道调制效应，该电路的电源抑制能力有限。同时，该电路需要单位增益缓冲器才能具有一定的带阻性负载能力。

发明内容

本发明提出了解决以上问题的一种带隙基准源电路。

在第一方面，本发明提供了一种带隙基准源电路。该电路包括第十一晶体管、第五晶体管、第三晶体管、第四晶体管、第六晶体管及运算放大器。该第三晶体管、该第四晶体为二极管连接方式，且该第三晶体管、该第四晶体管构成第一运放环路的一部分，该第三晶体管、该第四晶体管工作在亚阈值区，从而使该第三晶体管、该第四晶体管电压差为正温度系数电压。该第四晶体管与该第五晶体管相接，该第五晶体管与该第六晶体管相接，且该第五晶体管、该第十一晶体管、该运算放大器相接，该第六晶体管为二极管连接方式，且该第六晶体管工作在亚阈值区，从而使该第六晶体管电压为负温度系数电压，进而使该电路输出零温度系数的基准电压。

本发明通过使晶体管工作在亚阈值区，利用晶体管正负温度特性来提供低供电电压解决方案，并通过共用运放输入管及电流镜构成输出级运放，将基准电压产生电路置于运放环路中，提高了电源抑制和带阻性负载能力。本发明电路适用于深亚微米工艺电源供电环境，该电路可正常工作在0.7V电源电压，且电路结构简单，电路面积远小于传统结构，成本较低。

附图说明

通过以下参照附图对优选实施例进行描述，本发明的优点将会变得更加明显和易于理解。

图1为现有技术的带隙基准源电路示意图；

图2为本发明一个实施例的带隙基准源电路示意图；

图3为本发明一个实施例的带隙基准源电路基准电压温度曲线示意图；

图4为本发明一个实施例的带隙基准源电路基准电压蒙塔卡诺仿真示意图；

图5为本发明一个实施例的带隙基准源电路输出级带负载能力示意图。

具体实施方式

结合附图通过实施例更加详细的说明本发明的目的、技术方案和优点。本发明也可以通过其它各种不同的与其相似的方式加以实施或运用，本说明书中的各个细节也可以基于不同的观点与使用，本领域技术人员在没有背离本发明目的的情况下可以进行多种形式的修饰或改变。

需要说明的是，图2至图5仅以示意方式说明本发明的基本思路，图2至图5仅显示与本发明中有关的组成电路而非按照实际实施时的组成电路数目、形状、器件排列方式、连接方式绘制，其实际实施时各电路的型态、数量、连接方式、器件排列方式、器件参数可为随意的改变，其各电路组合方式也可能很复杂。

请参阅图2，如图所示，本发明一个实施例的带隙基准源电路，包括：MOS管M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12，电容C1、CL，电阻R1、R2、R3。

图2中，NMOS管M3、M4，电阻R1和PMOS管M9、M10构成了正温度系数电流产生电路。该电阻R1一端接地VSS，另一端接NMOS管M3源极。该NMOS管M3栅极接其漏极，既该NMOS管M3为二极管连接方式，且该NMOS管M3漏极接PMOS管M9漏极。该PMOS管M9源极接PMOS管M10源极并接电源VDD，该PMOS管M9栅极接PMOS管M10栅极。该PMOS管M10漏极接至NMOS管M4漏极及栅极，既该NMOS管M4为二极管连接方式，且该NMOS管M4源极接地VSS。

在该正温度系数电流产生电路中，NMOS管M3、NMOS管M4、PMOS管M9、PMOS管M10、电阻R1构成了一个运放环路，且NMOS管M3、M4构成了二极管连接电路，NMOS管M3、PMOS管M9与NMOS管M4、PMOS管M10构成了有源电流镜电路，且该NMOS管M3、M4工作在亚阈值区。由于运放环路反馈作用，使得NMOS管M3、M4栅极电压相等，可得到：

V_gs4＝V_gs3+I2*R1

$I2=\frac{{\mathrm{\ΔV}}_{gs}}{R1}---\left(3\right)$

其中，V_gs3是NMOS管M3栅源电压，V_gs4是NMOS管M4栅源电压，△V_gs是V_gs3和V_gs4的电压差，即电阻R1上的压降。由于，NMOS管M3、M4工作在亚阈值区时，为正温度系数电压，即电阻R1上的压降为正温度系数电压。因此，NMOS管M3、M4栅源电压差在电阻R1上产生正温度系数电流。

较佳地，该NMOS管M3宽长比大于该NMOS管M4宽长比。具体地，设计该NMOS管M3宽长比与NMOS管M4宽长比的比例为4：1。

需要说明的是，电阻R1可以有多种实现形式，例如电流源、无源电阻、有源器件(如NMOS晶体管)等。此外，该NMOS管M3、M4不限于NMOS管，也可以通过PMOS管来实现同样功能，同时该PMOS管M9、M10也不限于PMOS管，也可以通过NMOS管来实现同样功能。并且本发明的NMOS管、PMOS管也可以由其他晶体管代替，如三极管等。

综上，本发明通过利用工作在亚阈值区NMOS管M3、M4栅源电压温度特性，使得电路对供电电压需求降低，本发明的带隙基准源电路可正常工作在0.7福特电源电压下。因此，本发明的带隙基准源电路是一种低压基准源电路。

图2中，NMOS管M1、M2及PMOS管M7、M8构成了运算放大器。该NMOS管M1源极接NMOS管M3源极并接电阻R1，该NMOS管M1栅极接NMOS管M4栅极，该NMOS管M1漏极接该PMOS管M8漏极。该NMOS管M2源极接该NMOS管M4源极并接地VSS，该NMOS管M2栅极接该NMOS管M3漏极，该NMOS管M2漏极接PMOS管M7漏极。该PMOS管M7漏极栅极相接，并连接至PMOS管M8栅极，该PMOS管M7源极接该PMOS管M8源极并接电源VDD。该PMOS管M8漏极接PMOS管M9及M10栅极，并将该PMOS管M8漏极作为该运算放大器输出级。

在该运算放大器电路中，该NMOS管M1、M2为该运算放大器的输入级，该PMOS管M8漏极为该运算放大器输出级。该PMOS管M7、M8构成了该运算放大器的有源负载，该NMOS管M1、PMOS管M8与该NMOS管M2、PMOS管M7构成了电流镜电路。

该运算放大器输入级可以有多种实现形式，如共栅输入级、共源输入级等，该运算放大器的有源负载也可以有多种实现形式，如共源共栅电流镜、三极管电流镜等。并且该NMOS管M1、M2不限于NMOS管，也可以通过PMOS管来实现同样功能，该PMOS管M7、M8也不限于PMOS管，也可以通过NMOS管来实现同样功能。

此外，该运算放大器也可以有其他实现形式，如共源放大器、共栅放大器、差分运算放大器、两级差分运算放大器等；此时，该差分放大器一个输入级连接至NMOS管M4栅极，其另一个输入级连接至NMOS管M3栅极，其输出级连接至PMOS管M9、M10栅极。

图2中，NMOS管M5、M6，电阻R2、R3，PMOS管M11、M12，电容C1、CL、NMOS管M2、PMOS管M7构成了负温度系数电压产生及输出级电路，并且该NMOS管M2、PMOS管M7也是上述运算放大器的一部分。

该PMOS管M12源极接PMOS管M11源极以及接PMOS管M7源极，并接至电源VDD，该PMOS管M12栅极接PMOS管M11漏极。电容C1一端接该PMOS管M12漏极，另一端接PMOS管M11漏极，以提供AC频率补偿。且该电容C1可以有多种实现形式，例如可变电容、MOM电容、MIM电容、有源器件(如NMOS晶体管)、电阻和电容串联等。

该PMOS管M11漏极接NMOS管M5漏极，该NMOS管M5栅极接NMOS管M4栅极。该NMOS管M5源极接NMOS管M6源极并接电阻R2一端，该电阻R2另一端接地VSS，并接NMOS管M2源极。该NMOS管M6栅极漏极相接，并连接至电阻R3一端，该电阻R3另一端连接至电容CL并接至输出级Vref，该电容CL另一端连接至电阻R2并接地VSS。该PMOS管M12宽长比根据所需输出电流能力而定。其中，该电容CL为输出负载电容，起稳压作用；该电容C1为米勒补偿电容。

该电阻R2、R3可以有多种实现形式，例如电流源、无源电阻、有源器件(如NMOS晶体管)等。该NMOS管M5、M6不限于NMOS管，可以通过PMOS管来实现同样功能，同时该PMOS管M11、M12也不限于PMOS管，也可以通过NMOS管来实现同样功能。且该NMOS管、PMOS管也可以通过其它晶体管实现同样功能，如三极管等。

在该负温度系数电压产生及输出电路中，该NMOS管M5、PMOS管M11、NMOS管M2、PMOS管M7构成新的运放环路(在此称其为第二运算放大器)。在该第二运算放大器中，该NMOS管M5、M2构成输入级运放，该PMOS管M7、M11为有源负载连接方式，且该PMOS管M12、电阻R3、电容C1、NMOS管M6、电阻R2构成输出缓冲器。设计该NMOS管M6工作在亚阈值区，由于该NMOS管M6为二极管连接方式(既M6栅极接漏极)，因此，该NMOS管M6栅源电压为负温度系数电压。

在该第二运算放大器中，由于NMOS管M5、M2及PMOS管M7、M11构成了运放负反馈环路，因此，该NMOS管M5栅极电压与该NMOS管M2栅极电压相等，而NMOS管M2栅极、M3栅极相接，进而使得电阻R2上的压降等于电阻R1上的压降，即：

$I3+I4=\frac{{\mathrm{\ΔV}}_{gs}}{R1}$

I2＝I3＝I4

R2＝2*R1

$Vref=\frac{(R1+R3)*{\mathrm{\ΔV}}_{gs}}{R1}+V_{gs6}---\left(4\right)$

其中，V_gs6是NMOS管M6的栅源电压，△V_gs是V_gs3和V_gs4的电压差，K1、K2是常数。从公式(4)中看出，电流I2、I3、I4可成比例设计，通过调整电阻R1、R2、R3的比例，从而使输出电压Vref达到基准电压值。由于NMOS管M3、M4、M6都工作在亚阈值区，因此根据的正温度系数特性以及的负温度系数特性，最终得到零温度系数的输出电压Vref。

由于该PMOS管M12、电阻R3、NMOS管M6、电阻R2组成了该带隙基准源电路的输出级电路，且该输出级电路位于输出级运放环路内，因此本发明提供较好的电源抑制能力同时还能提供一定的带阻性负载能力。

需要说明的是，所述的MOS管产生正、负温度系数电压不仅限于NMOS管，亦可用PMOS管实现，PMOS电流镜电路亦可用共源共栅结构代替来提高电源抑制能力等。

总之，本发明通过使用工作在亚阈值区MOS管的栅源电压的正、负温度特性来产生输出基准电压，通过共用运放输入管和电流镜管来构成输出级运放环路来提高电源抑制和带阻性负载能力。本发明满足深亚微米工艺下低电压供电和电源抑制能力的要求，能够极易集成到芯片内部中，且该电路能够正常工作在0.7伏电源电压下，同时能提供一定的电源抑制和带阻性负载能力。

图3是本发明一个实施例的带隙基准源电路基准电压温度曲线示意图。如图所示，图中横坐标轴为温度，纵坐标轴为带隙输出基准电压，该曲线表明该电路温度系数仿真情况，通过仿真数据进一步说明本发明结果。由图3可见，温度在-50度到100度之间时，随着温度的变化，输出电压从604.5毫伏到606.25毫伏之间。因此，输出电压随温度变化变化不大，且输出的带隙基准电压在700毫伏以下。

图4是本发明一个实施例的带隙基准源电路基准电压蒙塔卡诺仿真示意图。如图所示，根据蒙塔卡诺仿真数据进一步说明本发明的可靠性：图中横坐标轴为带隙输出基准电压，纵坐标轴为样本个数，该图可说明该电路的基准电压的离散性和可靠性。

图5是本发明一个实施例的带隙基准源电路输出级带负载能力示意图。如图所示，根据输出级带电流能力进一步说明本发明的输出级带负载能力。图5中横坐标轴为时间轴，上半部分图的纵坐标轴为输出基准电压，下半部分图的纵坐标轴为负载电流，该图5可说明本发明的带隙基准源电路的输出级具备1mA的电流驱动能力。

以上所述的实施例是本发明较佳的实施例而已，但不是用来限制本发明，只要本领域技术人员在本发明的精神和原则所作的任何修改、等同变化和简单改换等，均列为本发明的保护范围之内。

Claims (14)

1.一种带隙基准源电路，该电路包括第十一晶体管、第五晶体管、第三晶体管、第四晶体管、第六晶体管、第九晶体管、第十晶体管、第一电阻及运算放大器；

该第三晶体管、该第四晶体为二极管连接方式，且该第三晶体管、该第四晶体管构成第一运放环路的一部分，该第三晶体管、该第四晶体管工作在亚阈值区，从而使该第三晶体管、该第四晶体管电压差为正温度系数电压；

该第四晶体管与该第五晶体管相接，该第五晶体管与该第六晶体管相接，该第五晶体管、该第十一晶体管、该运算放大器相接，且该第六晶体管为二极管连接方式，且该第六晶体管工作在亚阈值区，从而使该第六晶体管电压为负温度系数电压，进而使该电路输出零温度系数的基准电压；

其中，所述第九晶体管、第十晶体管、第十一晶体管为PMOS管，所述第三晶体管、第四晶体管、第五晶体管、第六晶体管为NMOS管；

该第十一晶体管漏极接第五晶体管漏极，该第五晶体管栅极接第四晶体管栅极，该第五晶体管源极接第六晶体管源极；

该第九晶体管与该第十晶体管相接，该第十晶体管与该第四晶体管相接，该第九晶体管、第一电阻与该第三晶体管相接，且该第九晶体管、该第十晶体管、第一电阻、该第四晶体管、该第三晶体管构成所述第一运放环路；

该第九晶体管栅极与该第十晶体管栅极相接，该第十晶体管漏极与该第四晶体管漏极相接，该第九晶体管漏极与该第三晶体管漏极相接。

2.如权利要求1所述的一种带隙基准源电路，其特征在于，所述第三晶体管、该第四晶体管电压差是该第三晶体管、该第四晶体管栅源电压差。

3.如权利要求1所述的一种带隙基准源电路，其特征在于，所述运算放大器包括第二晶体管、第七晶体管，该第二晶体管、该第七晶体管构成该运算放大器的一部分，且该第二晶体管与该第七晶体管相接，该第七晶体管与该第十一晶体管相接，且该第五晶体管、该第十一晶体管、该第七晶体管、该第二晶体管构成第二运放环路。

4.如权利要求1所述的一种带隙基准源电路，其特征在于，所述运算放大器包括第二晶体管、第七晶体管、第八晶体管、第一晶体管，且该第二晶体管与该第七晶体管相接，该第七晶体管与该第八晶体管相接，该第八晶体管与该第一晶体管相接。

5.如权利要求3所述的一种带隙基准源电路，其特征在于，所述第二晶体管、第五晶体管为NMOS输入管，所述第七晶体管、第十一晶体管为PMOS管，且该第七晶体管和第十一晶体管为有源负载连接方式，该第五晶体管漏极与该第十一晶体管漏极相接，该第十一晶体管栅极与该第七晶体管栅极相接，该第七晶体管漏极与该第二晶体管漏极相接。

6.如权利要求4所述的一种带隙基准源电路，其特征在于，所述第一晶体管、第二晶体管为NMOS输入管，所述第七晶体管、第八晶体管为PMOS管且为有源负载，且该第一晶体管漏极与该第八晶体管漏极相接，该第八晶体管栅极与该第七晶体管栅极相接，该第七晶体管漏极与该第二晶体管漏极相接。

7.如权利要求6所述的一种带隙基准源电路，其特征在于，所述第一晶体管、第二晶体管为共栅输入级、共源输入级中的一个；所述有源负载的连接方式为共源共栅连接方式、三极管电流镜连接方式中的一个。

8.如权利要求1所述的一种带隙基准源电路，其特征在于，该电路还包括第十二晶体管，且该第十二晶体管与该第十一晶体管相接。

9.如权利要求3所述的一种带隙基准源电路，其特征在于，该电路还包括第十二晶体管，且该第十二晶体管与该第十一晶体管相接；所述第十二晶体管为PMOS管，且该第十二晶体管栅极与该第十一晶体管漏极相接，该第十二晶体管源极与该第七晶体管源极相接。

10.如权利要求1所述的一种带隙基准源电路，其特征在于，该电路还包括第二电阻、第三电阻，且该第一电阻第一端与该第三晶体管相接，该第一电阻第二端与该第二电阻第一端相接，该第二电阻第二端与该第六晶体管第二端相接，该第六晶体管第一端与该第三电阻第一端相接，并将该第三电阻第二端作为该电路的输出端。

11.如权利要求10所述的一种带隙基准源电路，其特征在于，所述第一电阻或第二电阻或第三电阻为电流源、无源电阻、有源器件中的一个。

12.如权利要求10所述的一种带隙基准源电路，其特征在于，该电路还包括第一电容、第二电容，且该第一电容一端与该第三电阻第二端相接，另一端与该第十一晶体管相接，该第二电容一端与该第三电阻第二端相接，另一端与该第二电阻第一端相接。

13.如权利要求12所述的一种带隙基准源电路，其特征在于，所述第一电容或第二电容为可变电容、MOM电容、MIM电容、有源器件中的一个。

14.如权利要求1所述的一种带隙基准源电路，其特征在于，所述运算放大器为共源放大器、共栅放大器、差分运算放大器、两级差分运算放大器中的一个。