CN105974989A - 一种基于亚阈值的低功耗全cmos基准源电路 - Google Patents
一种基于亚阈值的低功耗全cmos基准源电路 Download PDFInfo
- Publication number
- CN105974989A CN105974989A CN201610431214.3A CN201610431214A CN105974989A CN 105974989 A CN105974989 A CN 105974989A CN 201610431214 A CN201610431214 A CN 201610431214A CN 105974989 A CN105974989 A CN 105974989A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- grid
- circuit unit
- circuit
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Abstract
本发明公开了一种基于亚阈值的低功耗全CMOS基准源电路,所叙基于亚阈值的低功耗全CMOS基准源电路包括:启动电路单元、电流产生电路单元和有源负载电路单元;启动电路单元,用于提供一个启动电流,使电路进入正常工作状态;电流产生电路单元,用于产生一个与输入电源电压无关的电流,由于部分MOS管工作在亚阈值状态,工作电流小,可以降低电路的功耗;输出有源负载电路单元,利用体偏置技术实现输出零温度系数和低输出电压。该电路具有低功耗、低温度系数、较宽的工作电压范围和面积小等特性。
Description
技术领域
本发明涉及一种低功耗、低温度系数、较宽工作范围、面积小的基准源电路,更具体地,涉及一种基于亚阈值的低功耗全CMOS基准源电路。
背景技术
随着现代技术的发展,集成电路已经成为电路发展的趋势。基准源是集成电路的重要组成部分,他广泛的应用于电源管理芯片、锁相环、数模转换、和存储器等多种芯片,为整个芯片提供基准电压。一个不随温度、电源电压,甚至工艺变化的基准源的精准性和稳定性,直接关系到整个芯片的性能。
集成电路不断扩大,电路结构也日趋复杂,更多的电路模块被集成在一起,则对于基准源的抗干扰性能要求越来越高。此外,芯片与各个电路的精度要求越来越高,对于基准源的精度要求也在提高。其次,低功耗节能是对所有电子产品的要求,基准源自然也需要做这方面的改进。故综合这些要求和标准,基准源电路设计时主要考虑以下几个性能指标:温度系数、工作电压范围、电源抑制比以及功耗。温度系数越低即基准源电路的输出电压受温度影响越小,电压越稳定。较大的工作范围可使基准源电路更容易达到目标的输出电压值。电源抑制比则是衡量输出电压随着输入电源电压改变的变化量。基准源电路设计要尽量降低其工作电流,进而实现低功耗。
亚阈值效应能使MOSFET以极低的静态电流在低于阈值偏压的偏置电压下工作。所以有以下的优点:首先,电路消耗的电流极小,可以极大的降低整个电路的功耗。其次,电路无需满足VREF>VTH,可以使输出基准电压很小,可以使引入该基准电压的电路工作在更低的电压下,满足低电压降低功耗。
图1是一个有特殊阈值MOS管的基准源电路结构。该电路包括启动电路、电流生成电路和有源负载电路。输出参考电压等于两个工作在亚阈值状态的NMOS管M4和M5的栅-源电压之差,为了保证具有负线性温度参数的VTH不会在求差的过程中被抵消,故M4和M5采用两种不同类型的MOS管。其中,M4是一个中阈值电压的MOS管,而M5是一个标准阈值电压的MOS管。和M4相比,M5有着不同的温度系数和更高的阈值电压。故参考电压可以表示为:
式(1)中存在V* TH是一个与温度成线性关系的负温度系数项,且μn是一个与温度相关量,故电流I4和I5需要含有μn和VT 2保证实现Vref的温度系数的线性补偿。
工作在亚阈值区域的MOS管,当VDD≥4VT时,MOS管的I-V特性可以近似为:
上式中,VT为热电压(VT=kBT/q),kB是玻尔兹曼常数,T是绝对温度,q是元电荷。ID是其漏极电流,μ为载流子迁移率,η是亚阈值斜率因子。
为了生成上述电流I4和I5,构造了图1中的电流生成电路。M1、M2和M3工作在亚阈值区域,利用M1、M2和M3之间VGS的电压关系,M2的栅-源电压VGS2等于M1和M3的栅-源电压VGS1和VGS3之和,构造一个和输入电源电压VDD无关的电流,忽略VDS对IDS的影响,有,
由于VTH1=VTH2VTH3,且I0=I1=I2=I3求得电流I0的表达式为:
式(4)中存在μn和VT 2项,是一个合适的偏置电流,I4=I5=I0将其带入式(1)中,得到参考电压为:
式(5)中第一项ΔVTH,是一个与温度成线性关系的负温度系数项。后一项是关于温度的成线性关系的正温度系数项。通过调节MOS管M4和M5的宽长比来实现温度补偿。
但是这种结构存在一定不足,为了保证具有负线性温度参数的VTH不会在求差的过程中被抵消,进而引入了特殊阈值管M4,增加了额外的工艺制造程序,增加了成本。同时这种电路不能兼容于只有普通阈值电压MOS管的标准CMOS工艺,电路可移植性不高,限制了使用范围。
发明内容
针对上述问题,本发明的目的在于实现一种无需使用特殊MOS的基于亚阈值的低功耗全CMOS基准源电路。同时利用MOS管工作在亚阈值区电压低、电流小的特性,实现一种功耗低、工作范围宽和温度系数低的CMOS低功耗基准源电路。
为了实现上述目的,本发明的技术方案为:
一种基于亚阈值的低功耗全CMOS基准源电路,包括顺次连接启动电路单元、电流产生电路单元和输出负载电路单元;
所述启动电路单元用于提供一个启动电流,使电路进入正常工作状态。
所述电流产生电路单元,用于产生一个与输入电源电压无关的电流,由于部分MOS管工作在亚阈值状态,工作电流小,降低基准源电路的功耗;
所述输出有源负载电路单元,利用体偏置方式实现零温度系数和低电压输出。
优选地,所述的启动电路单元包括MOS管MS1、MS2、MS3、MS4、MS5和Mc;所述MS1和MS2以电流镜对连接,MS1的源极和MS2的源极接地,MS1的漏极,MS5的漏极和MS1的栅极连接,MS2的漏极与MS3、MS4栅极连接,MS3和MS4的栅极与Mc的栅极连接,MS4的漏极与MS5的栅极相连接,Mc的漏极和MS5的源极及电源连接,Mc漏极与源极连接,MS3的漏极和MS3的源极分别为第一、第二启动信号输出端,MS4的漏极和MS4的源极分别为第三、第四启动信号输出端,向电流产生电路提供启动信号;所述MS5、Mc为PMOS管。
MC的漏极与电源连接,MC栅极、漏极与源极连接在一起,在启动电路单元中起电容的作用从而减少了电路结构的面积。
优选地,所述的电流产生电路单元包括MOS管M1、M2、M3、M4、M5、M6、PM1、PM2、PM3和PM4,MOS管PM1和PM2以电流镜结构连接,PM1的源极与PM2的源极接电源,PM1的栅极、PM2的栅极和PM1的漏极连接,PM1的漏极并与启动电路的第三启动信号输出端连接;MOS管PM3和PM4以电流镜结构连接,PM3的源极与PM4的源极接电源,PM3的栅极、PM4的栅极和PM4的漏极连接,PM4的漏极为产生电流输出端,并与启动电路的第一启动信号输出端连接;M1、M3、M4和M6的源极接地;M1的漏极、M2的源极和M1的栅极连接,并与启动电路的第四启动信号输出端连接;M2的栅极、M3的栅极和M3的漏极连接;M2的漏极与PM1的漏极连接;M3的漏极与PM3的漏极连接;M4的漏级、M5的源极和M4的栅极连接,并与启动电路的第二启动信号输出端连接;M5的栅极、M6的栅极和M5漏极连接;M5的漏极与PM2的漏极连接;M6的漏极与PM4的漏极连接。
电流产生电路单元利用M1、M2、M4和M5的电流相等,为I1,M3和M6的电流相等,为I2;利用M1与M2的VGS之和等于M3的VGS,M4与M5的VGS之和等于M6的VGS。且M1、M2、M4和M5工作在亚阈值状态,M3和M6工作在饱和状态。构造方程组,最终求得输出电流I2的表达式。该电流与M1、M2、M3、M4、M5和M6的宽长比有关,通过调节其宽长比可以就得到较低的输出电流。
电流产生电路单元与所述启动电路单元相连接,以确保电路能正常启动。所述的启动电路单元在电路启动时为基准源和芯片及其他电路模块提供启动信号,使基准源电路和其他电路单元摆脱工作在“简并点”,并能在基准源电路正常工作后使启动电路关断以实现低功耗。
优选地,所述的输出有源负载电路单元包括MOS管M7、M8、M9、PM5和PM6;PM5和PM6的栅极作为输出负载电路单元的输入端,与启动电路单元的第一启动信号输出端连接,PM5和PM6的源极接电源,M7和M9的源极接地;M7的栅极、M8的栅极与M8的漏极连接;M8的漏极和PM5的漏极连接;M8的源极和M7的漏极连接;M8的衬底与M9的栅极连接;M9的漏极,PM6的漏极和M9的栅极连接;以M8的源极和M7的漏极的连接点为输出节点VREF。
整个低功耗基准源电路只使用了MOS管,并未使用电容和电阻,从而减小了电路的面积,且部分MOS管工作在亚阈值区从而产生较小的功耗。
优选地,低功耗基准源电路中MOS管的电源电压均为1.8V,从而使低功耗基准源电路得到较宽的工作范围。
与现有技术相比,本发明的有益效果在于:本发明具有无需使用特殊阈值MOS管、结构简单、实现面积小、温度系数低、功耗低等特点。
附图说明
图1为有特殊阈值MOS管的基准源电路连接图。
图2为本发明启动电路连接图。
图3为本发明电流产生电路连接图。
图4为本发明输出负载电路连接图。
图5为本发明基于亚阈值的低功耗全CMOS基准源电路连接图。
具体实施方式
下面结合附图对本发明做进一步的描述,但本发明的实施方式并不限于此。
本发明所是利用CMOS管在亚阈值区的工作特性,设计了一款低功耗、低温度系数和面积小的电压基准源电路。通过利用分别工作在饱和区和亚阈值区的CMOS的电流特性不同来构造适合的电压关系,生成一个与VDD无关的小输出电流,进而通过体偏置方式实现低温度系数的电压输出。
如图5,一种基于亚阈值的低功耗全CMOS基准源电路,包括顺次连接启动电路单元、电流产生电路单元和输出有源负载电路单元;
所述启动电路单元用于提供一个启动电流,使电路进入正常工作状态;
所述电流产生电路单元用于产生一个与输入电源电压无关的电流,由于部分MOSFET管工作在亚阈值状态,工作电流小,降低基准源电路的功耗;
所述输出有源负载电路单元,利用体偏置技术实现输出零温度系数和低输出电压。
在本实施例中,基准源电路结构仅仅使用了CMOS一种元器件,并未使用电容、电阻和三极管,可以减少其失调对电路的影响,并且能有效的降低的电路的实现面积。
如图2所示,启动电路单元MC的漏极与电源连接,MC栅极、漏极与源极连接在一起,在启动电路单元中起电容的作用。当电路开始通电时,MC开始充电,电压VDD主要作用在MS2的漏极和源极两端,MS2管此时导通,并为MS3和MS4提供一个较高的栅极电压,使MS3和MS4导通,为电流产生电路提供启动电流,使整个电路偏离零状态,开始工作。随着MC充电完成,电压VDD作用在MC两端。此时,MS2的漏极为低电压,MS2关闭,同时MS3和MS4的栅极也为低电压,MS3和MS4关闭。此时整个启动电路不再为电流产生电路提供电路。整个启动电路处于低功耗状态。
如图3所示,电流产生电路利用M1、M2、M4和M5的电流相等,为I1,M3和M6的电流相等,为I2;利用M1与M2的VGS之和等于M3的VGS,M4与M5的VGS之和等于M6的VGS。且M1、M2、M4和M5工作在亚阈值状态,M3和M6工作在饱和状态。构造方程组如下所示:
工作在饱和区的M3和M6的电压和电流特性如下表达式所示:
其中VTH是门阈值电压具有正温度系数,ID是其漏极电流,μn为载流子迁移率,Cox为栅氧层电容。用K来代表(W/L),式(7)可以表示为:
工作在亚阈值区的M1、M2、M4和M5的电压和电流特性如下表达式所示:
I0=μCox(η-1)VT 2 (10)
式中ID是其漏极电流,μ为载流子迁移率,η是亚阈值斜率因子。在VDS≥4VT的情况下,式(9)可以简化为:
式中,用K来代替(W/L),式(11)可以表示为:
将式(8)和式(12)带入式(6),此时考虑体效应对的VTH影响,有,
具体分析体效应的影响,受体效应影响的阈值电压的表达式为:
式中,γ为体效应系数,ΦF为费米电势,VSB是衬底与源极之间的电压。当VSB=0时,V* TH=VTH,VTH可以写成一个关于温度线性函数,如下:
VTH *=VTH=VTH0+αT(T-T0) (15)
式中,VTH0为与温度无关的阈值电压,αT为负常数。当VSB≠0时,只要满足|VSB|<<2ΦF,式(14)中的第二部分可以做近似:
把式(15)和式(16)带入式(14)中,有,
VTH *=VTH0+αT(T-T0)+(η-1)VSB (17)
把式(17)带入式(13)中有,
上式中VSB(1)=VSB(3)=VSB(4)=VSB(6)=0,VSB(2)=VGS1,VSB(5)=VGS4。带入式(18)有,
利用方程组两两相减,求得电流I2的表达式如下:
式(20)中存在μn和VT 2项,是一个符合预期的偏置电流。通过调节M1、M2、M3、M4、M5和M6的宽长比K的大小,就可以得到微小的工作电流。
如图4所示,输出有源负载电路,M8的源极和M7的漏极的连接点为输出节点VREF。输出参考电压为M7的栅-源电压VGS7和M8的栅-源电压VGS8之差,MOS管M7和M8工作在亚阈值状态,M9工作在饱和状态,输出参考电压为:
Vref=VGS7-VGS8 (21)
MOS管M7和M8工作在饱和状态,将式(12)和式(17)带入式(21)中有,
上式中VSB(7)=0,VSB(8)=Vref-VGS9,带入上式有,
由于M9工作在饱和状态,将式(8)和式(17)带入上式有,
上式中VSB(9)=0,P型MOS构成的电流镜中(W/L)PM6/(W/L)PM4=KP,那么有电流关系I4=KPI2。将式(20)带入式(24)有,
上式中第一项为常数;[(η-1)/η]*αT为负常数,随温度呈现负的线性关系;VT与温度呈现正的线性关系,其后的多项式是一个可变常数,通过调节M1~M9的宽长比以及KP,可以实现零温度系数输出。
以上所述的本发明的实施方式,并不构成对本发明保护范围的限定。任何在本发明的精神原则之内所做出的修改、等同替换和改进等,均应包含在本发明的权利要求保护范围之内。
Claims (5)
1.一种基于亚阈值的低功耗全CMOS基准源电路,其特征在于,包括:启动电路单元、电流产生电路单元和有源负载电路单元;
启动电路单元,用于提供一个启动电流,使电路进入正常工作状态;
电流产生电路单元,用于产生一个与输入电源电压无关的电流;
输出有源负载电路单元,利用体偏置方式实现输出零温度系数和低输出电压。
2.根据权利要求1所述的基于亚阈值的低功耗全CMOS基准源电路,其特征在于,所述的启动电路单元包括MOS管MS1、MS2、MS3、MS4、MS5和 Mc;所述MS1和MS2以电流镜对连接,MS1的源极和MS2的源极接地,MS1的漏极,MS5的漏极和MS1的栅极连接,MS2的漏极与MS3、MS4栅极连接,MS3和MS4的栅极与Mc的栅极连接,MS4的漏极与MS5的栅极相连接,Mc的漏极和MS5的源极及电源连接,Mc漏极与源极连接,MS3的漏极和MS3的源极分别为第一、第二启动信号输出端,MS4的漏极和MS4的源极分别为第三、第四启动信号输出端,向电流产生电路提供启动信号;所述MS5、Mc为PMOS管,其他均为NMOS管。
3.根据权利要求1所述的基于亚阈值的低功耗全CMOS基准源电路,其特征在于,所述的电流产生电路包括MOS管M1、M2、M3、M4、M5、M6、PM1、PM2、PM3和PM4,MOS管PM1和PM2以电流镜结构连接,PM1的源极与PM2的源极接电源,PM1的栅极、PM2的栅极和PM1的漏极连接,PM1的漏极并与启动电路单元的第三启动信号输出端连接;MOS管PM3和PM4以电流镜结构连接,PM3的源极与PM4的源极接电源,PM3的栅极、PM4的栅极和PM4的漏极连接,PM4的漏极为产生电流输出端,并与启动电路单元的第一启动信号输出端连接;M1、M3、M4和M6的源极接地;M1的漏极、M2的源极和M1的栅极连接,并与启动电路的第四启动信号输出端连接;M2的栅极、M3的栅极和M3的漏极连接;M2的漏极与PM1的漏极连接;M3的漏极与PM3的漏级连接;M4的漏极、M5的源极和M4的栅极连接,并与启动电路单元的第二启动信号输出端连接;M5的栅极、M6的栅极和M5漏极连接;M5的漏极与PM2的漏极连接;M6的漏极与PM4的漏极连接。
4.据权利要求1所述的基于亚阈值的低功耗全CMOS基准源电路,其特征在于,所述的输出有源负载电路单元包括MOS管M7、M8、M9、PM5和PM6;PM5和PM6的栅极作为输出负载电路单元的输入端,与启动电路单元的第一启动信号输出端连接,PM5和PM6的源极接电源,M7和M9的源极接地;M7的栅极、M8的栅极与M8的漏极连接;M8的漏极和PM5的漏极连接;M8的源极和M7的漏极连接;M8的衬底与M9的栅极连接;M9的漏级,PM6的漏极和M9的栅极连接;以M8的源极和M7的漏极的连接点为输出节点VREF。
5.根据权利要求1所述的基于亚阈值的低功耗全CMOS基准源电路,其特征在于,低功耗亚阈值基准源电路中MOS管的电源电压均为1.8V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610431214.3A CN105974989B (zh) | 2016-06-15 | 2016-06-15 | 一种基于亚阈值的低功耗全cmos基准源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610431214.3A CN105974989B (zh) | 2016-06-15 | 2016-06-15 | 一种基于亚阈值的低功耗全cmos基准源电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105974989A true CN105974989A (zh) | 2016-09-28 |
CN105974989B CN105974989B (zh) | 2017-10-24 |
Family
ID=57022750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610431214.3A Active CN105974989B (zh) | 2016-06-15 | 2016-06-15 | 一种基于亚阈值的低功耗全cmos基准源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105974989B (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106527572A (zh) * | 2016-12-08 | 2017-03-22 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN107272819A (zh) * | 2017-08-09 | 2017-10-20 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN107450652A (zh) * | 2017-08-02 | 2017-12-08 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种电压基准源电路 |
CN107908216A (zh) * | 2017-11-28 | 2018-04-13 | 电子科技大学 | 一种非带隙无电阻基准源 |
CN109375688A (zh) * | 2018-11-29 | 2019-02-22 | 天津理工大学 | 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 |
CN109388172A (zh) * | 2018-11-23 | 2019-02-26 | 西安电子科技大学 | 一种低压低功耗cmos电压基准电路 |
TWI669588B (zh) * | 2017-12-12 | 2019-08-21 | 大陸商常州欣盛半導體技術股份有限公司 | 用於芯片低功耗數位電路的線性電壓管理器 |
CN110377095A (zh) * | 2019-07-22 | 2019-10-25 | 天津理工大学 | 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 |
CN113282128A (zh) * | 2021-04-20 | 2021-08-20 | 珠海博雅科技有限公司 | 亚阈值基准电压源电路、电路板及基准电压源 |
CN115437448A (zh) * | 2022-11-03 | 2022-12-06 | 苏州聚元微电子股份有限公司 | 电流源电路、基准电压电路及芯片 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5404096A (en) * | 1993-06-17 | 1995-04-04 | Texas Instruments Incorporated | Switchable, uninterruptible reference generator with low bias current |
US20030020536A1 (en) * | 2001-07-24 | 2003-01-30 | Shinichi Hisano | Compact self-biasing reference current generator |
CN103513689A (zh) * | 2013-10-14 | 2014-01-15 | 中山大学 | 一种低功耗基准源电路 |
CN104111682A (zh) * | 2014-05-05 | 2014-10-22 | 西安电子科技大学 | 低功耗、低温度系数基准源电路 |
CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
CN105278606A (zh) * | 2015-11-12 | 2016-01-27 | 桂林电子科技大学 | 一种亚阈值全cmos基准电压源 |
-
2016
- 2016-06-15 CN CN201610431214.3A patent/CN105974989B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5404096A (en) * | 1993-06-17 | 1995-04-04 | Texas Instruments Incorporated | Switchable, uninterruptible reference generator with low bias current |
US20030020536A1 (en) * | 2001-07-24 | 2003-01-30 | Shinichi Hisano | Compact self-biasing reference current generator |
CN103513689A (zh) * | 2013-10-14 | 2014-01-15 | 中山大学 | 一种低功耗基准源电路 |
CN104111682A (zh) * | 2014-05-05 | 2014-10-22 | 西安电子科技大学 | 低功耗、低温度系数基准源电路 |
CN104950971A (zh) * | 2015-06-11 | 2015-09-30 | 中国人民解放军国防科学技术大学 | 一种低功耗亚阈值型cmos带隙基准电压电路 |
CN105278606A (zh) * | 2015-11-12 | 2016-01-27 | 桂林电子科技大学 | 一种亚阈值全cmos基准电压源 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106527572B (zh) * | 2016-12-08 | 2018-01-09 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN106527572A (zh) * | 2016-12-08 | 2017-03-22 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN107450652A (zh) * | 2017-08-02 | 2017-12-08 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种电压基准源电路 |
CN107272819A (zh) * | 2017-08-09 | 2017-10-20 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
CN107908216A (zh) * | 2017-11-28 | 2018-04-13 | 电子科技大学 | 一种非带隙无电阻基准源 |
CN107908216B (zh) * | 2017-11-28 | 2019-08-30 | 电子科技大学 | 一种非带隙无电阻基准源 |
TWI669588B (zh) * | 2017-12-12 | 2019-08-21 | 大陸商常州欣盛半導體技術股份有限公司 | 用於芯片低功耗數位電路的線性電壓管理器 |
CN109388172A (zh) * | 2018-11-23 | 2019-02-26 | 西安电子科技大学 | 一种低压低功耗cmos电压基准电路 |
CN109375688A (zh) * | 2018-11-29 | 2019-02-22 | 天津理工大学 | 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 |
CN109375688B (zh) * | 2018-11-29 | 2020-10-09 | 天津理工大学 | 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 |
CN110377095A (zh) * | 2019-07-22 | 2019-10-25 | 天津理工大学 | 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 |
CN113282128A (zh) * | 2021-04-20 | 2021-08-20 | 珠海博雅科技有限公司 | 亚阈值基准电压源电路、电路板及基准电压源 |
CN115437448A (zh) * | 2022-11-03 | 2022-12-06 | 苏州聚元微电子股份有限公司 | 电流源电路、基准电压电路及芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN105974989B (zh) | 2017-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105974989B (zh) | 一种基于亚阈值的低功耗全cmos基准源电路 | |
CN106527572B (zh) | 一种低功耗低温漂cmos亚阈值基准电路 | |
US9632521B2 (en) | Voltage generator, a method of generating a voltage and a power-up reset circuit | |
JP5544421B2 (ja) | 2トランジスタ方式による基準電圧発生器 | |
Magnelli et al. | A 2.6 nW, 0.45 V temperature-compensated subthreshold CMOS voltage reference | |
CN104950971B (zh) | 一种低功耗亚阈值型cmos带隙基准电压电路 | |
CN103529897B (zh) | 一种高电源抑制比的纯mos结构电压基准源 | |
CN104111682B (zh) | 低功耗、低温度系数基准源电路 | |
CN102541149B (zh) | 基准电源电路 | |
CN105974996B (zh) | 一种基准电压源 | |
CN102096436B (zh) | 采用mos器件实现的低压低功耗带隙基准电压源 | |
CN103472883B (zh) | 电压产生器及能带隙参考电路 | |
CN110475190B (zh) | 一种mems传感器及启动电路 | |
CN103294100A (zh) | 一种补偿电阻温漂系数的基准电流源电路 | |
CN103309392A (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN105094207A (zh) | 消除体效应的带隙基准源 | |
CN109308091A (zh) | 一种电压基准源电路 | |
CN101196758B (zh) | 一种适用于Sub1V电流模式的基准电压源的启动电路 | |
US11029718B2 (en) | Low noise bandgap reference apparatus | |
CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
CN201097247Y (zh) | 一种基准电压源电路 | |
Bass et al. | A Resistor-Less nW-Level Bandgap Reference With Fine-Grained Voltage and Temperature Coefficient Trims | |
CN104111687A (zh) | 低压、低温度系数基准源电路 | |
CN105116960B (zh) | 一种带隙基准源电路 | |
CN204990061U (zh) | 消除体效应的带隙基准源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |