CN110377095A - 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 - Google Patents

一种超低功耗低电压低温漂的亚阈值基准电压产生电路 Download PDF

Info

Publication number
CN110377095A
CN110377095A CN201910659397.8A CN201910659397A CN110377095A CN 110377095 A CN110377095 A CN 110377095A CN 201910659397 A CN201910659397 A CN 201910659397A CN 110377095 A CN110377095 A CN 110377095A
Authority
CN
China
Prior art keywords
nmos tube
tube
voltage
circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910659397.8A
Other languages
English (en)
Inventor
段权珍
刘培举
黄胜明
孟真
丁月民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University of Technology
Original Assignee
Tianjin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University of Technology filed Critical Tianjin University of Technology
Priority to CN201910659397.8A priority Critical patent/CN110377095A/zh
Publication of CN110377095A publication Critical patent/CN110377095A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Abstract

本发明提出了一种超低功耗低电压低温漂的亚阈值基准电压产生电路，属于电源管理技术领域。包括了启动电路、电流基准电路、VPTAT电路、VCTAT电路。启动电路的作用是为了防止零电流传输的情况，电路正常工作以后，首先，利用电流基准的核心结构，包括高阈值的MOS管和低阈值的MOS管，产生一个纳安级的基准电流，利用电流镜为VPTAT电路和VCTAT电路提供偏置。负温度系数的电压是利用具有不同阈值电压的MOS管的栅源电压差来产生，正温度系数的电压利用具有相同阈值电压的MOS管的栅源电压差来产生。两种不同温度系数的电压相互叠加补偿产生基准电压。本发明在实现超低功耗以及减小版图面积的前提下，能够完成低压输出以及低温漂的设计指标。

Description

一种超低功耗低电压低温漂的亚阈值基准电压产生电路
技术领域
本发明属于电压管理技术领域。具体涉及一种超低功耗低电压低温漂的亚阈值基准电压产生电路的设计。
背景技术
随着人工智能技术的发展，可穿戴设备和植入式医疗产品已经受到消费者广泛的关注。由于在可穿戴以及可植入设备中，电池的尺寸和容量有限，如何降低电源管理芯片的功耗变得非常重要。其中，电压参考电路作为芯片中的重要模块之一其主要功能是为后续电路提供精准的电压参考。所以设计一个性能良好的电压基准就显得尤为关键，随着集成电路制造技术的不断进步，工艺特征尺寸变得越来越小。使得对芯片功耗的研究更加关注MOS管的亚阈值区导电特性。因此，工作在亚阈值区的电压基准成为了近年来的研究热点。
传统的亚阈值基准电压产生电路主要依靠单个MOS管来实现，受工艺偏差以及自身补偿的限制，不易实现低温漂，尤其是在功耗、输出电压以及电源电压等条件的约束下，传统的亚阈值电压基准很难满足所有的要求。所以如何完成输出电压低、低温漂以及超低功耗的电压基准成为本发明的研究重点。
如图1所示是现有技术中一个典型的亚阈值基准电压产生电路，为了确保MOS管工作在亚阈值区，一般来说，偏置电流I必须是纳安级别的，首先必须了解MOS管工作在亚阈值区的特性，
其中，ID表示的是MOS管的漏极电流。μ＝μ0(T0/T)m代表MOS管的电子迁移率，T0是参考温度，μ0是参考温度T0下的电子迁移率，T代表的是绝对温度，m是温度指数，COX＝εOX/tOX，代表的是单位面积栅氧化层电容，εOX表示的是氧化物介电常数，tOX是氧化层的厚度，η是亚阈值区斜率因子，和工艺有关，标准的亚微米工艺下，约为1.5。W和L分别代表的是沟道宽度和长度，K＝W/L表示的是MOS管的宽长比，VT＝kBT/q代表的是热电压，其中kB是玻尔兹曼常数，q是电子电荷。VGS是MOS管的栅源电压，VTH是阈值电压，VDS是MOS管的漏源电压。其中，特征电流用I0＝μCOX(η-1)VT 2。在实际的电
路当中，漏源电压VDS的值大于热电压VT的值，当VDS≥3VT的时候，就能够得到简化的电流表达式：
对(2)进行化简，能够得到，
传统的亚阈值基准电压是利用一个纳安级的偏置电流使管子工作在亚阈值区，同时，管子的栅极和漏极连接到一起，通过栅源电压来产生基准电压，因此：
VREF＝VGS (4)
由于栅源电压表达式当中，第一项阈值电压具有负温度系数，第二项具有正温度系数。通过正负温度系数的电压补偿生成基准电压。但是虽然利用此种方法得到基准电压比较容易，但是工作在亚阈值区的阈值电压的值都比较大，导致最终的输出电压也比较大，同时，只能通过调节电流以及K来补偿负温度系数的阈值电压，但是需要很大的L值，尺寸比例太大容易出现失配的问题，而且此种补偿方法精度不高，受工艺、温度影响都比较大。
图2所示是在先发明中提出的一个精度较高且功耗较低的亚阈值基准电压产生电路。其利用MN7和MN8镜像复制电流，认为流过MP6和MP7的漏电流相同，从而推导出正温度系数电压。但在实际情况中，由于沟道长度调制效应，流经MP6和MP7的漏电流会存在差异性，从而导致基准电压的精度降低。
由于实际项目对低电压以及精度要求越来越高，如何完成简单化、性能好的电路架构就显得尤为关键。
发明内容
本发明目的是克服现有的亚阈值电压基准技术当中的输出电压偏大以及温度特性不足的问题，提供一种超低功耗低电压低温漂的亚阈值基准电压产生电路。
本发明技术方案是：
一种超低功耗低电压低温漂的亚阈值基准电压产生电路，包括启动电路、电流基准电路和两个补偿电路，所述的补偿电路一个是VPTAT发生器，另一个是VCTAT发生器；所述启动电路的输出端连接所述电流基准电路的控制端。
所述电流基准电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)；
第一PMOS管(MP1)和第二PMOS管(MP2)的源极接电源；
第一PMOS管(MP1)和第二PMOS管(MP2)的栅极作为所述电流基准电路的控制端，第二PMOS管(MP2)的栅极和漏极短接，第一NMOS管(MN1)的栅漏短接并且漏极连接第一PMOS管(MP1)的漏极，第二NMOS管(MN2)的漏极与第一NMOS管(MN1)源极连接，第二NMOS管(MN2)的栅极与第一NMOS管(MN1)的栅极连接；
第三NMOS管(MN3)和第二NMOS管(MN2)的源极接地并且第三NMOS管(MN3)栅极和第一NMOS管(MN1)的源极连接；
所述VPTAT发生器和VCTAT发生器包括第三PMOS管(MP3)和第四PMOS管(MP4)以及第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)和第七NMOS管(MN7)；
第四NMOS管(MN4)的栅漏短接并连接第五NMOS管(MN5)的栅极和第三PMOS管(MP3)的漏极，第四NMOS管(MN4)的源极连接第五NMOS管(MN5)的漏极并作为所述VCTAT发生器的输出端连接VPTAT发生器的输入端即第七NMOS管(MN7)的源极；
第七NMOS管(MN7)的源极作为VPTAT发生器的输入端连接到VCTAT发生器的输出端，第七NMOS管(MN7)的漏极连接到第六NMOS管(MN6)的源极并且第六NMOS管(MN6)和第七NMOS管(MN7)的栅极连接，第六NMOS管(MN6)的栅极和漏极短接且与第四PMOS管(MP4)的漏极连接；
第七NMOS管(MN7)的漏极和第六NMOS管(MN6)的源极作为所述亚阈值基准电压产生电路的基准电压输出端；
第五NMOS管(MN5)的源极接地，第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源电压。
所述启动电路包括第九NMOS管(MS2)、第十NMOS管(MS3)、第十一NMOS管(MS4)和第五PMOS管(MS1)和第六PMOS管(MC1)；
第九NMOS管(MS2)的栅极连接到第十NMOS管(MS3)的栅极且和第九NMOS管(MS2)的漏极短接，第十NMOS管(MS3)的漏极连接到第六PMOS管(MC1)的栅极和第十一NMOS管(MS4)的栅极，第十一NMOS管(MS4)的漏极连接第五PMOS管(MS1)的栅极，第十一NMOS管(MS4)的源极连接到第一NMOS管(MN1)的栅极和漏极并作为所述启动电路的输出端；
第九NMOS管(MS2)和第十NMOS管(MS3)的源极接地，第六PMOS管(MC1)的源极和漏极以及第五PMOS管(MS1)的源极接电源电压。
所述的第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的宽长比相同，第六NMOS管(MN6)的宽长比为4：10，第七NMOS管(MN7)的宽长比为5：10，第四NMOS管(MN4)和第五NMOS管(MN5)的宽长比为6:10。
所述的第二NMOS管(MN2)和第五NMOS管(MN5)为标准电压是5.0V的NMOS管，其余所有MOS管的标准电压是1.8V。
所述的所有管子均工作在亚阈值区。
本发明的优点和有益效果：利用所有MOS管工作在亚阈值区，使得本发明在实现超低功耗以及低电源电压的前提下，输出的基准电压值小并且温漂小。
附图说明
图1是现有技术中典型的亚阈值电压产生电路。
图2是在先发明提出的亚阈值基准电压产生电路。
图3是本发明提出的亚阈值基准电压产生电路。
图4是本发明在标准0.18微米工艺下的仿真结果。
具体实施方式:
下面结合附图对本发明作进一步的阐述。
本发明提出了一种可在CMOS工艺下完成的新型亚阈值基准电压产生电路如图3所示。包括4个部分，启动电路、电流基准电路和两个补偿电路，一个是VPTAT发生器2，另一个是VCTAT发生器1。
本发明中启动电路包括第九NMOS管(MS2)、第十NMOS管(MS3)、第十一NMOS管(MS4)和第五PMOS管(MS1)和第六PMOS管(MC1)，其中第九NMOS管(MS2)的栅极连接到第十NMOS管(MS3)的栅极且和第九NMOS管(MS2)的漏极短接，第十NMOS管(MS3)的漏极连接到第六PMOS管(MC1)的栅极和第十一NMOS管(MS4)的栅极，第十一NMOS管(MS4)的漏极连接第五PMOS管(MS1)的栅极，第十一NMOS管(MS4)的源极连接到第一NMOS管(MN1)的栅极和漏极并作为所述启动电路的输出端，第九NMOS管(MS2)和第十NMOS管(MS3)的源极接地，第六PMOS管(MC1)的源极和漏极以及第五PMOS管(MS1)的源极接电源电压。第六PMOS管(MC1)作为启动电容使用，第十一NMOS管(MS4)作为开关管使用，当系统上电以后，作为启动电容的第六PMOS管(MC1)的初始电压为电源电压，使开关管第十一NMOS管(MS4)的栅极电位被拉高，第十一NMOS管(MS4)导通，将电流基准电路的第一PMOS管(MP1)的栅极电位拉低，让电路正常工作，当电路正常工作以后，通过第五PMOS管(MS1)镜像以及电流镜第九NMOS管(MS2)和第十NMOS管(MS3)的作用，使开关管的栅极电位被拉低，启动电路脱离整个电路。
如图3所示，电流基准电路包括：第一PMOS管(MP1)、第二PMOS管(MP2)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)，第一PMOS管(MP1)和第二PMOS管(MP2)的源极接电源，第一PMOS管(MP1)和第二PMOS管(MP2)的栅极作为所述电流基准电路的控制端，第二PMOS管(MP2)的栅极和漏极短接，第一NMOS管(MN1)的栅漏短接并且漏极连接第一PMOS管(MP1)的漏极，第二NMOS管(MN2)的漏极与第一NMOS管(MN1)源极连接，第二NMOS管(MN2)的栅极与第一NMOS管(MN1)的栅极连接；第三NMOS管(MN3)和第二NMOS管(MN2)的源极接地并且第三NMOS管(MN3)栅极和第一NMOS管(MN1)的源极连接。其中第一PMOS管(MP1)和第二PMOS管(MP2)的宽长比相同，核心电路包括标准电压为1.8V的第一NMOS管(MN1)和第三NMOS管(MN3)，标准电压为5.0V的第二NMOS管(MN2)，其栅源电压具有如下表达式：
VGS,MN2＝VGS,MN1+VGS,MN3 (5)
由于电流镜的宽长比相同，假设流过的电流为IB，因此，将(3)式带入(5)当中，能够得到：
其中，各字母表示的含义是C＝COX(η-1)，得到的基准电流通过第三PMOS管(MP3)镜像给有源负载电路亦即补偿电路，该电路主要包括两个，一个是VPTAT发生器2，另一个是VCTAT发生器1。VCTAT发生器1包括第三PMOS管(MP3)、第四NMOS管(MN4)和第五NMOS管(MN5)，第四NMOS管(MN4)的栅漏短接并连接第五NMOS管(MN5)的栅极和第三PMOS管(MP3)的漏极，其源极连接第五NMOS管(MN5)的漏极并作为VCTAT发生器1的输出端连接VPTAT发生器2的输入端。
VPTAT发生器2包括第四PMOS管(MP4)以及第六NMOS管(MN6)和第七NMOS管(MN7)。第七NMOS管(MN7)的源极作为VPTAT发生器2的输入端连接到VCTAT发生器1的输出端，其漏极连接到第六NMOS管(MN6)的源极并且作为所述亚阈值基准电压产生电路的基准电压输出端，第六NMOS管(MN6)的栅漏短接且和第七NMOS管(MN7)的栅极以及第四PMOS管(MP4)的漏极连接。
本发明两个补偿电路中第三PMOS管(MP3)和第四PMOS管(MP4)的宽长比相同，第六NMOS管(MN6)的宽长比为4：10，第七NMOS管(MN7)的宽长比为5：10，第四NMOS管(MN4)和第五NMOS管(MN5)的宽长比为6:10。第五NMOS管(MN5)为标准电压是5.0V的NMOS管，其余所有MOS管的标准电压是1.8V。其中第五NMOS管(MN5)的源极接地，第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源电压。
具体的实施办法是，首先，电流基准电路产生一个基准电流，由于第一PMOS管(MP1)、第二PMOS管(MP2)选用相同的宽长比，因此流过的电流都是IB并为两个发生器提供偏置电流。第四NMOS管(MN4)和第五NMOS管(MN5)具有不同的阈值电压，流过的电流都是IB，并且选取相同的宽长比，得到如下的表达式：
其中，m＝ηln(COX1/COX2)。阈值电压差具有负温度系数，虽然VT具有正温度系数，但是最终仍然是负温度系数。该表达式中第一项表示的是第五NMOS管(MN5)和第四NMOS管(MN4)的阈值电压差。考虑到第四NMOS管(MN4)的体效应好处就是能降低ΔVTH的电压值，同时，m是一个负值，最终利用阈值电压差值、考虑体效应以及利用m来降低输出的负温度系数电压的大小。然后作为正温度系数电压产生模块的输入电压，在VPTAT发生器2当中，流过第四PMOS管(MP4)的电流仍为IB。可以得到正温度系数的表达式为
其中，n＝ηln(KMN6/KMN7)。VT具有正温度系数，最终得到了正温度系数的电压。正负温度相互补偿得到最终的基准电压表达式如下：
VREF＝ΔVTH+mVT+nVT (9)
该表达式第一项ΔVTH是具有负温度系数的阈值电压差，经过第二项mVT，不但补偿了负温度系数电压同时还减小了输出的基准电压。通过调节第三项nVT当中两个管子的宽长比来补偿负温度系数电压。
本发明相较于在先设计，功耗和精度均优于在先发明。如图3所示，由于在VPTAT发生器部分，管子数量较少，结构较简单，于是功耗较小；另一方面，本发明不存在上述的在先发明中存在的由于沟道长度调制效应而导致的漏电流差异性的情况，故本发明的精度较高。
本发明中所有的MOS管都工作在亚阈值区，相比于传统的亚阈值电压基准和在先设计，在实现超低功耗的同时，实现了高精度的基准电压输出。如图4所示，最终得到一个低输出电压、低温漂的基准电压。

Claims (5)

1.一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，包括启动电路、电流基准电路和两个补偿电路，所述的补偿电路一个是VPTAT发生器(2)，另一个是VCTAT发生器(1)；所述启动电路的输出端连接所述电流基准电路的控制端；
所述电流基准电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)；
第一PMOS管(MP1)和第二PMOS管(MP2)的源极接电源；
第一PMOS管(MP1)和第二PMOS管(MP2)的栅极作为所述电流基准电路的控制端，第二PMOS管(MP2)的栅极和漏极短接，第一NMOS管(MN1)的栅漏短接并且漏极连接第一PMOS管(MP1)的漏极，第二NMOS管(MN2)的漏极与第一NMOS管(MN1)源极连接，第二NMOS管(MN2)的栅极与第一NMOS管(MN1)的栅极连接；
第三NMOS管(MN3)和第二NMOS管(MN2)的源极接地并且第三NMOS管(MN3)栅极和第一NMOS管(MN1)的源极连接；
所述VCTAT发生器(1)包括第三PMOS管(MP3)以及第四NMOS管(MN4)和第五NMOS管(MN5)；VPTAT发生器(2)包括第四PMOS管(MP4)以及第六NMOS管(MN6)和第七NMOS管(MN7)；
第四NMOS管(MN4)的栅漏短接并连接第五NMOS管(MN5)的栅极和第三PMOS管(MP3)的漏极，第四NMOS管(MN4)的源极连接第五NMOS管(MN5)的漏极并作为所述VCTAT发生器(1)的输出端连接VPTAT发生器(2)的输入端即第七NMOS管(MN7)的源极；
第七NMOS管(MN7)的源极作为VPTAT发生器(2)的输入端连接到VCTAT发生器(1)的输出端，第七NMOS管(MN7)的漏极连接到第六NMOS管(MN6)的源极并且第六NMOS管(MN6)和第七NMOS管(MN7)的栅极连接，第六NMOS管(MN6)的栅极和漏极短接且与第四PMOS管(MP4)的漏极连接；
第七NMOS管(MN7)的漏极和第六NMOS管(MN6)的源极作为所述亚阈值基准电压产生电路的基准电压输出端；
第五NMOS管(MN5)的源极接地，第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源电压。
2.根据权利要求1所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述启动电路包括第九NMOS管(MS2)、第十NMOS管(MS3)、第十一NMOS管(MS4)和第五PMOS管(MS1)和第六PMOS管(MC1)；
第九NMOS管(MS2)的栅极连接到第十NMOS管(MS3)的栅极且和第九NMOS管(MS2)的漏极短接，第十NMOS管(MS3)的漏极连接到第六PMOS管(MC1)的栅极和第十一NMOS管(MS4)的栅极，第十一NMOS管(MS4)的漏极连接第五PMOS管(MS1)的栅极，第十一NMOS管(MS4)的源极连接到第一NMOS管(MN1)的栅极和漏极并作为所述启动电路的输出端；
第九NMOS管(MS2)和第十NMOS管(MS3)的源极接地，第六PMOS管(MC1)的源极和漏极以及第五PMOS管(MS1)的源极接电源电压。
3.根据权利要求1所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述的第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的宽长比相同，第六NMOS管(MN6)的宽长比为4：10，第七NMOS管(MN7)的宽长比为5：10，第四NMOS管(MN4)和第五NMOS管(MN5)的宽长比为6:10。
4.根据权利要求1至3任一项所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述的第二NMOS管(MN2)和第五NMOS管(MN5)为标准电压是5.0V的NMOS管，其余所有MOS管的标准电压是1.8V。
5.根据权利要求1至3任一项所述的一种超低功耗低电压低温漂的亚阈值基准电压产生电路，其特征在于，所述的所有管子均工作在亚阈值区。
CN201910659397.8A 2019-07-22 2019-07-22 一种超低功耗低电压低温漂的亚阈值基准电压产生电路 Pending CN110377095A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910659397.8A CN110377095A (zh) 2019-07-22 2019-07-22 一种超低功耗低电压低温漂的亚阈值基准电压产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910659397.8A CN110377095A (zh) 2019-07-22 2019-07-22 一种超低功耗低电压低温漂的亚阈值基准电压产生电路

Publications (1)

Publication Number Publication Date
CN110377095A true CN110377095A (zh) 2019-10-25

Family

ID=68254487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910659397.8A Pending CN110377095A (zh) 2019-07-22 2019-07-22 一种超低功耗低电压低温漂的亚阈值基准电压产生电路

Country Status (1)

Country Link
CN (1) CN110377095A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115933795A (zh) * 2023-01-06 2023-04-07 南京邮电大学 一种应用于电源管理单元的超低功耗基准电流源电路
WO2024036744A1 (zh) * 2022-08-15 2024-02-22 长鑫存储技术有限公司 电源电路与芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN105974989A (zh) * 2016-06-15 2016-09-28 中山大学 一种基于亚阈值的低功耗全cmos基准源电路
CN106527572A (zh) * 2016-12-08 2017-03-22 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN107272819A (zh) * 2017-08-09 2017-10-20 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN108594924A (zh) * 2018-06-19 2018-09-28 江苏信息职业技术学院 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN109375688A (zh) * 2018-11-29 2019-02-22 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN105974989A (zh) * 2016-06-15 2016-09-28 中山大学 一种基于亚阈值的低功耗全cmos基准源电路
CN106527572A (zh) * 2016-12-08 2017-03-22 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN107272819A (zh) * 2017-08-09 2017-10-20 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
CN108594924A (zh) * 2018-06-19 2018-09-28 江苏信息职业技术学院 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN109375688A (zh) * 2018-11-29 2019-02-22 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036744A1 (zh) * 2022-08-15 2024-02-22 长鑫存储技术有限公司 电源电路与芯片
CN115933795A (zh) * 2023-01-06 2023-04-07 南京邮电大学 一种应用于电源管理单元的超低功耗基准电流源电路
CN115933795B (zh) * 2023-01-06 2023-06-20 南京邮电大学 一种应用于电源管理单元的超低功耗基准电流源电路

Similar Documents

Publication Publication Date Title
CN109375688A (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN106527572B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107272819B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN104111682B (zh) 低功耗、低温度系数基准源电路
CN100483290C (zh) Cmos基准源电路
CN107390757B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107390767B (zh) 一种具有温度补偿的宽温度全mos电压基准源
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN106843358A (zh) 一种高电源抑制比全cmos基准电压源
CN103309392B (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN102096436B (zh) 采用mos器件实现的低压低功耗带隙基准电压源
CN101571728B (zh) 一种非带隙的高精度基准电压源
CN103389766B (zh) 一种亚阈值非带隙基准电压源
CN105468085A (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN110377095A (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN105094207A (zh) 消除体效应的带隙基准源
CN105912064A (zh) 一种高精度高电源抑制比的带隙基准源
CN101782790B (zh) 用于功率芯片的基准电压和偏置电流产生电路
CN108415503A (zh) 一种低压低功耗基准电路
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN107908216B (zh) 一种非带隙无电阻基准源
CN110502056A (zh) 一种阈值电压基准电路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
CN108227809B (zh) 一种基于亚阈区mos分压的高电源抑制比基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191025

RJ01 Rejection of invention patent application after publication