CN107272819A - 一种低功耗低温漂cmos亚阈值基准电路 - Google Patents

一种低功耗低温漂cmos亚阈值基准电路 Download PDF

Info

Publication number
CN107272819A
CN107272819A CN201710674463.XA CN201710674463A CN107272819A CN 107272819 A CN107272819 A CN 107272819A CN 201710674463 A CN201710674463 A CN 201710674463A CN 107272819 A CN107272819 A CN 107272819A
Authority
CN
China
Prior art keywords
nmos tube
pmos
circuit
grid
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710674463.XA
Other languages
English (en)
Other versions
CN107272819B (zh
Inventor
周泽坤
汪尧
王韵坤
马亚东
石跃
王卓
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710674463.XA priority Critical patent/CN107272819B/zh
Publication of CN107272819A publication Critical patent/CN107272819A/zh
Application granted granted Critical
Publication of CN107272819B publication Critical patent/CN107272819B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Abstract

一种低功耗低温漂CMOS亚阈值基准电路，属于电源管理技术领域。包括启动电路，负温产生电路和基准电压输出电路，启动电路在电源建立的时候防止整个电路停留在零状态，启动完成之后退出；负温产生电路利用NMOS管阈值电压VTH产生μT2电流，其中μ为迁移率，并将μT2电流引入NMOS管产生带正温补偿的负温度系数电压；负温产生电路输出的带正温补偿的负温度系数电压与基准电压输出电路产生的正温度系数电压进行叠加，得到基准电压VREF。本发明得到的基准电压VREF在‑55℃～110℃温度范围内能达到近似零温的特性；实现了μW量级的超低功耗。

Description

一种低功耗低温漂CMOS亚阈值基准电路
技术领域
本发明属于电源管理技术领域，具体涉及一种基于亚阈值MOSFET的低功耗低温漂基准产生电路的设计。
背景技术
基准电压源是模拟集成电路和数模混合电路中极为重要的组成部分，广泛应用于功率转换器、功率放大器、数模转换器等电路中。基准电压源的作用是为电路提供一个与温度和电源电压无关的电压基准。随着电源电压的持续下降，设计出低压低功耗、低温度系数、高电源抑制比的基准源变得十分关键。移动电子设备对功耗的要求越来越高，使得基准电压源的电源电压要能够降至1V左右，功耗在微瓦量级。低温度系数、低压低功耗已经成为了基准源(Reference)未来的主要发展方向。
而传统带隙基准源由于BE结电压的限制，不易实现低功耗基准源的要求；而非带隙基准源往往采用亚阈值MOSFET的栅源电压VGS做为负温量，其包含的高阶非线性温度项导致基准源的性能不高。
发明内容
为了解决现有的基于亚阈值MOSFET产生的低功耗基准源在温度特性方面的不足之处，本发明提出了一种低功耗低温漂CMOS亚阈值基准电路，实现了-55℃～110℃温度范围内达到近似零温的特性以及微瓦量级的超低功耗。
本发明的技术方案是：
一种低功耗低温漂CMOS亚阈值基准电路，包括启动电路、负温产生电路和基准电压输出电路，所述启动电路的输出端连接所述负温产生电路的控制端，
所述负温产生电路包括第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，
第三NMOS管MN3的漏极连接第二PMOS管MP2的栅极和漏极以及第三PMOS管MP3和第四PMOS管MP4的栅极并作为所述负温产生电路的控制端，其栅极连接第五NMOS管MN5的源极和第六NMOS管MN6的漏极；
第四NMOS管MN4的栅漏短接并连接第三PMOS管MP3漏极和第五NMOS管MN5栅极，其源极连接第五NMOS管MN5和第四PMOS管MP4漏极以及第六NMOS管MN6栅极并作为所述负温产生电路的输出端连接所述基准电压输出电路的输入端；
第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4的源极接电源电压VCC，第三NMOS管MN3和第六NMOS管MN6的源极接地；
所述基准电压输出电路包括第七NMOS管MN7、第八NMOS管MN8和第五PMOS管MP5，
第七NMOS管MN7的栅漏短接并连接第八NMOS管MN8的栅极和第五PMOS管MP5的漏极，其源极连接第八NMOS管MN8的漏极并作为所述基准电路的输出端输出基准电压VREF，第八NMOS管MN8的源极作为所述基准电压输出电路的输入端；第五PMOS管MP5的栅极连接所述负温产生电路中第二PMOS管MP2的栅极，其源极接电源电压VCC。
具体的，所述启动电路包括第一NMOS管MN1、第二NMOS管MN2和第一PMOS管MP1，
第二NMOS管MN2的栅极连接第一PMOS管MP1的栅极和第一NMOS管MN1的漏极，其漏极作为所述启动电路的输出端；
第一PMOS管MP1的漏极和源极以及第一NMOS管MN1的栅极接电源电压VCC，第一NMOS管MN1和第二NMOS管MN2的源极接地。
具体的，所述第三NMOS管MN3、第七NMOS管MN7和第八NMOS管MN8工作在亚阈值区，第四NMOS管MN4和第六NMOS管MN6工作在饱和区，第五NMOS管MN5工作在线性区。
具体的，所述第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5的宽长比相同。
本发明的工作原理为：
在电路初始化阶段，启动电路将第二PMOS管MP2的栅极电位拉低，使电路脱离简并态，正常工作后，启动电路将退出工作。
负温产生电路利用工作在饱和区的第四NMOS管MN4、工作在线性区的第五NMOS管MN5和工作在饱和区的第六NMOS管MN6提取出阈值电压VTH，即负温度系数电压。将阈值电压VTH作为工作在亚阈值区的第三NMOS管MN3的栅极输入，由第三NMOS管MN3产生正比于μT2的漏极电流，其中μ为迁移率，T为温度。第二PMOS管MP2分别与第三PMOS管MP3和第四PMOS管MP4构成电流镜，通过电流镜将正比于μT2的漏极电流引入第六NMOS管MN6，在其栅极产生带一定正温补偿的负温度系数电压并输出到基准电压输出电路。
基准电压输出电路，利用工作在亚阈值区的第七NMOS管MN7和第八NMOS管MN8产生正温度系数电压，与负温产生电路产生的带正温补偿的负温度系数电压进行叠加，得到基准电压VREF。
本发明的有益效果为：本发明得到的基准电压VREF在宽的温度范围内达到近似零温的特性，一些实施例中能在-55℃～110℃温度范围内达到近似零温的特性；本发明提供的电路实现了nw量级的功耗，具有低功耗的特点，实施例中得到的基准电压VREF在1V电源供电电压下能实现12μW的超低功耗。
附图说明
图1为本发明提出的一种低功耗低温漂CMOS亚阈值基准电路拓扑结构图。
图2为实施例中一种低功耗低温漂CMOS亚阈值基准电路的电路全图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的阐述。
如图2所示为实施例中的一种低功耗低温漂CMOS亚阈值基准电路的电路示意图，启动电路包括第一NMOS管MN1、第二NMOS管MN2和第一PMOS管MP1，第一NMOS管MN1作为启动开关管使用，第一PMOS管MP1作为启动电容使用；第二NMOS管MN2的栅极连接第一PMOS管MP1的栅极和第一NMOS管MN1的漏极，其漏极作为所述启动电路的输出端；第一PMOS管MP1的漏极和源极以及第一NMOS管MN1的栅极接电源电压VCC，第一NMOS管MN1和第二NMOS管MN2的源极接地。
上电阶段，作为启动电容的第一PMOS管MP1的初始电压为电源电压VCC，此时第二NMOS管MN2导通，将第二PMOS管MP2的栅极电位拉低，使电路脱离简并态，同时另一方面，第一NMOS管MN1为第一PMOS管MP1放电，当第一PMOS管MP1电位降至第二NMOS管MN2的阈值电压以下时，第二NMOS管MN2关断，启动支路退出工作，最终第一PMOS管MP1两端电位接近于VCC。
如图2所示，负温产生电路包括第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4，第三NMOS管MN3的漏极连接第二PMOS管MP2的栅极和漏极以及第三PMOS管MP3和第四PMOS管MP4的栅极并作为所述负温产生电路的控制端，其栅极连接第五NMOS管MN5的源极和第六NMOS管MN6的漏极；第四NMOS管MN4的栅漏短接并连接第三PMOS管MP3漏极和第五NMOS管MN5栅极，其源极连接第五NMOS管MN5和第四PMOS管MP4漏极以及第六NMOS管MN6栅极并作为所述负温产生电路的输出端连接所述基准电压输出电路的输入端；第二PMOS管MP2、第三PMOS管MP3和第四PMOS管MP4的源极接电源电压VCC，第三NMOS管MN3和第六NMOS管MN6的源极接地；第二PMOS管MP2分别与第三PMOS管MP3和第四PMOS管MP4形成电流镜结构。
第四NMOS管MN4工作于饱和区，其漏源电流具有如下表达式：
可以得到第四NMOS管MN4的栅源电压为：
其中μ是迁移率，Cox是单位面积栅氧化电容，为第四NMOS管MN4的宽长比，VTH为MOSFET的阈值电压。
第六NMOS管MN6工作于饱和区，同理，其栅源电压具有如下表达式：
第五NMOS管MN5工作在线性区，其漏源电流具有如下表达式：
因为第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4和第五PMOS管MP5的宽长比相同，所以：
IDS，MN4：IDS，MN5:IMN6＝1:3:3 (8)
第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的宽长比存在如下关系：
由式(8)和式(9)，式(5)、式(6)和式(7)可以简化为：
其中，I＝IDS，MN4，
根据第四NMOS管MN4、第五NMOS管MN5和第六NMOS管MN6的连接结构，可以得到：
VGS，MN5＝VDS，MN5+VGS，MN4 (13)
以及
VDS，MN6＝VGS，MN6-VDS，MN5 (14)
联立式(10)、式(12)和式(13)可得：
将式(11)和式(15)代入式(14)可得：
VDS，MN6＝VTH (16)
第六NMOS管MN6漏极产生的电压就是阈值电压，将阈值电压作为第三NMOS管MN3的栅极输入，第三NMOS管MN3的源极接地，所以VGS，MN3＝VTH。
第三NMOS管MN3工作在亚阈值区域，其漏源电流表达式如下：
其中，m为亚阈值斜率因子，VT为热电压，k为玻尔兹曼常数，q为电子电荷，由式(17)可得：
IDS，MN3＝K2μT2 (18)
其中，第三NMOS管MN3的漏源电流IDS，MN3正比于μT2。
通过电流镜将正比于μT2的电流引入第六NMOS管MN6中，可以得到：
VGS，MN6＝VTH+K3T (19)
其中，
从式(19)可以看出，第六NMOS管MN6的栅源电压是一个得到了一定正温补偿的负温度系数电压。
如图2所示，基准电压输出电路包括第七NMOS管MN7、第八NMOS管MN8和第五PMOS管MP5，第七NMOS管MN7的栅漏短接并连接第八NMOS管MN8的栅极和第五PMOS管MP5的漏极，其源极连接第八NMOS管MN8的漏极并作为所述基准电路的输出端输出基准电压VREF，第五PMOS管MP5的栅极连接所述负温产生电路中第二PMOS管MP2的栅极，其源极接电源电压VCC，第八NMOS管MN8接地。
第七NMOS管MN7和第八NMOS管MN8工作在亚阈值区域，可以得到其漏源电流：
因此，
同理，
观察第七NMOS管MN7和第八NMOS管MN8的结构可以得到：
VDS，MN8＝VGS，MN8-VGS，MN7 (23)
联立式(21)、式(22)和式(23)可以得到：
VDS，MN8＝K4T (24)
其中，VDS，MN8为正温度系数电压。
由式(19)和式(24)可以得出最终的基准电压VREF：
VREF＝VTH+K3T+K4T (25)
通过上式可以看出，最后的基准电压输出为三部分叠加形成，负温度系数电压VTH、正温度系数电压K3T和正温度系数电压K4T。合理的设置电路参数能够使得VREF在宽的温度范围内达到近似零温的特性。
在一些实施例中，温度范围能达到-55℃～110℃。
在一些实施例中，在1V电源供电电压下本发明的电路功耗能达到12μW左右。
本发明中的关键点在于负温产生电路巧妙地提取出阈值电压VTH，利用阈值电压VTH和工作在亚阈值区的MOS管产生正比于μT2的电流，用于产生一个具有正温补偿的负温度系数电压。
本发明中第三NMOS管MN3、第七NMOS管MN7和第八NMOS管MN8工作于亚阈值区，相比饱和区而言节省了功耗。通过参数优化使得整个基准实现了nw量级的功耗，具有低功耗的特点。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种低功耗低温漂CMOS亚阈值基准电路，其特征在于，包括启动电路、负温产生电路和基准电压输出电路，所述启动电路的输出端连接所述负温产生电路的控制端，
所述负温产生电路包括第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)，
第三NMOS管(MN3)的漏极连接第二PMOS管(MP2)的栅极和漏极以及第三PMOS管(MP3)和第四PMOS管(MP4)的栅极并作为所述负温产生电路的控制端，其栅极连接第五NMOS管(MN5)的源极和第六NMOS管(MN6)的漏极；
第四NMOS管(MN4)的栅漏短接并连接第三PMOS管(MP3)漏极和第五NMOS管(MN5)栅极，其源极连接第五NMOS管(MN5)和第四PMOS管(MP4)漏极以及第六NMOS管(MN6)栅极并作为所述负温产生电路的输出端连接所述基准电压输出电路的输入端；
第二PMOS管(MP2)、第三PMOS管(MP3)和第四PMOS管(MP4)的源极接电源电压(VCC)，第三NMOS管(MN3)和第六NMOS管(MN6)的源极接地；
所述基准电压输出电路包括第七NMOS管(MN7)、第八NMOS管(MN8)和第五PMOS管(MP5)，
第七NMOS管(MN7)的栅漏短接并连接第八NMOS管(MN8)的栅极和第五PMOS管(MP5)的漏极，其源极连接第八NMOS管(MN8)的漏极并作为所述基准电路的输出端输出基准电压(VREF)，第八NMOS管(MN8)的源极作为所述基准电压输出电路的输入端；第五PMOS管(MP5)的栅极连接所述负温产生电路中第二PMOS管(MP2)的栅极，其源极接电源电压(VCC)。
2.根据权利要求1所述的一种低功耗低温漂CMOS亚阈值基准电路，其特征在于，所述启动电路包括第一NMOS管(MN1)、第二NMOS管(MN2)和第一PMOS管(MP1)，
第二NMOS管(MN2)的栅极连接第一PMOS管(MP1)的栅极和第一NMOS管(MN1)的漏极，其漏极作为所述启动电路的输出端；
第一PMOS管(MP1)的漏极和源极以及第一NMOS管(MN1)的栅极接电源电压(VCC)，第一NMOS管(MN1)和第二NMOS管(MN2)的源极接地。
3.根据权利要求1所述的一种低功耗低温漂CMOS亚阈值基准电路，其特征在于，所述第三NMOS管(MN3)、第七NMOS管(MN7)和第八NMOS管(MN8)工作在亚阈值区，第四NMOS管(MN4)和第六NMOS管(MN6)工作在饱和区，第五NMOS管(MN5)工作在线性区。
4.根据权利要求1所述的一种低功耗低温漂CMOS亚阈值基准电路，其特征在于，所述第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)和第五PMOS管(MP5)的宽长比相同。
CN201710674463.XA 2017-08-09 2017-08-09 一种低功耗低温漂cmos亚阈值基准电路 Expired - Fee Related CN107272819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710674463.XA CN107272819B (zh) 2017-08-09 2017-08-09 一种低功耗低温漂cmos亚阈值基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710674463.XA CN107272819B (zh) 2017-08-09 2017-08-09 一种低功耗低温漂cmos亚阈值基准电路

Publications (2)

Publication Number Publication Date
CN107272819A true CN107272819A (zh) 2017-10-20
CN107272819B CN107272819B (zh) 2018-07-20

Family

ID=60077210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710674463.XA Expired - Fee Related CN107272819B (zh) 2017-08-09 2017-08-09 一种低功耗低温漂cmos亚阈值基准电路

Country Status (1)

Country Link
CN (1) CN107272819B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107943183A (zh) * 2017-12-06 2018-04-20 电子科技大学 一种超低功耗的电压基准电路
CN107992145A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种具有超低功耗特性的电压基准电路
CN108181968A (zh) * 2018-03-27 2018-06-19 芯蓉光科（成都）信息技术有限公司 一种超低功耗的基准电压产生电路
CN108205353A (zh) * 2018-01-09 2018-06-26 电子科技大学 一种cmos亚阈值基准电压源
CN108227809A (zh) * 2018-01-09 2018-06-29 电子科技大学 一种基于亚阈区mos分压的高电源抑制比基准电路
CN108594924A (zh) * 2018-06-19 2018-09-28 江苏信息职业技术学院 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN109375688A (zh) * 2018-11-29 2019-02-22 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN109491433A (zh) * 2018-11-19 2019-03-19 成都微光集电科技有限公司 一种适用于图像传感器的基准电压源电路结构
CN110377095A (zh) * 2019-07-22 2019-10-25 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN114764261A (zh) * 2021-01-14 2022-07-19 浙江聚芯集成电路有限公司 一种零温度漂移系数的恒温基准电流源
CN115390613A (zh) * 2022-10-28 2022-11-25 成都市安比科技有限公司 一种带隙基准电压源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025801A1 (en) * 2010-07-30 2012-02-02 Tetsuya Hirose Reference current source circuit including added bias voltage generator circuit
CN103513689A (zh) * 2013-10-14 2014-01-15 中山大学 一种低功耗基准源电路
CN103713684A (zh) * 2013-12-18 2014-04-09 深圳先进技术研究院 电压基准源电路
CN105786082A (zh) * 2016-05-30 2016-07-20 江南大学 一种无电阻无运放带隙基准电压源
CN105974989A (zh) * 2016-06-15 2016-09-28 中山大学 一种基于亚阈值的低功耗全cmos基准源电路
US20170153659A1 (en) * 2015-11-30 2017-06-01 Commissariat à l'énergie atomique et aux énergies alternatives Reference voltage generation circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025801A1 (en) * 2010-07-30 2012-02-02 Tetsuya Hirose Reference current source circuit including added bias voltage generator circuit
CN103513689A (zh) * 2013-10-14 2014-01-15 中山大学 一种低功耗基准源电路
CN103713684A (zh) * 2013-12-18 2014-04-09 深圳先进技术研究院 电压基准源电路
US20170153659A1 (en) * 2015-11-30 2017-06-01 Commissariat à l'énergie atomique et aux énergies alternatives Reference voltage generation circuit
CN105786082A (zh) * 2016-05-30 2016-07-20 江南大学 一种无电阻无运放带隙基准电压源
CN105974989A (zh) * 2016-06-15 2016-09-28 中山大学 一种基于亚阈值的低功耗全cmos基准源电路

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107992145A (zh) * 2017-12-06 2018-05-04 电子科技大学 一种具有超低功耗特性的电压基准电路
CN107943183A (zh) * 2017-12-06 2018-04-20 电子科技大学 一种超低功耗的电压基准电路
CN108205353A (zh) * 2018-01-09 2018-06-26 电子科技大学 一种cmos亚阈值基准电压源
CN108227809A (zh) * 2018-01-09 2018-06-29 电子科技大学 一种基于亚阈区mos分压的高电源抑制比基准电路
CN108227809B (zh) * 2018-01-09 2019-08-23 电子科技大学 一种基于亚阈区mos分压的高电源抑制比基准电路
CN108181968B (zh) * 2018-03-27 2024-03-19 芯蓉光科（成都）信息技术有限公司 一种基准电压产生电路
CN108181968A (zh) * 2018-03-27 2018-06-19 芯蓉光科（成都）信息技术有限公司 一种超低功耗的基准电压产生电路
CN108594924A (zh) * 2018-06-19 2018-09-28 江苏信息职业技术学院 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN109491433A (zh) * 2018-11-19 2019-03-19 成都微光集电科技有限公司 一种适用于图像传感器的基准电压源电路结构
CN109375688A (zh) * 2018-11-29 2019-02-22 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN109375688B (zh) * 2018-11-29 2020-10-09 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN110377095A (zh) * 2019-07-22 2019-10-25 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN114764261A (zh) * 2021-01-14 2022-07-19 浙江聚芯集成电路有限公司 一种零温度漂移系数的恒温基准电流源
CN115390613A (zh) * 2022-10-28 2022-11-25 成都市安比科技有限公司 一种带隙基准电压源
CN115390613B (zh) * 2022-10-28 2023-01-03 成都市安比科技有限公司 一种带隙基准电压源

Also Published As

Publication number Publication date
CN107272819B (zh) 2018-07-20

Similar Documents

Publication Publication Date Title
CN107272819B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN106527572B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107390757B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107256062B (zh) 一种无电阻式基准源
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN105676938B (zh) 一种超低功耗高电源抑制比电压基准源电路
CN106843358A (zh) 一种高电源抑制比全cmos基准电压源
CN105468085B (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN107861557A (zh) 一种mos管实现二极管的高阶温度补偿带隙基准电路
CN103389766B (zh) 一种亚阈值非带隙基准电压源
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN109375688B (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN205375264U (zh) 一种无Bipolar晶体管的CMOS基准电压源
CN104156025B (zh) 一种高阶温度补偿基准源
CN207352505U (zh) 一种无电阻式高精度低功耗基准源
CN105094207A (zh) 消除体效应的带隙基准源
CN107797601A (zh) 一种低功耗亚阈值全mos管的基准电压源的设计
CN107908216B (zh) 一种非带隙无电阻基准源
CN107479606B (zh) 超低功耗低压带隙基准电压源
CN106383539B (zh) 一种超低功耗低纹波电压基准电路
CN105224006B (zh) 一种低压cmos基准源
CN104216458A (zh) 一种温度曲率互补基准源
CN208188713U (zh) 一种低压低功耗基准电路
CN103645765B (zh) 一种用于高压功率mosfet电路中的高压大电流控制电路
CN107943183A (zh) 一种超低功耗的电压基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180720

Termination date: 20210809