CN106383539B - 一种超低功耗低纹波电压基准电路 - Google Patents

一种超低功耗低纹波电压基准电路 Download PDF

Info

Publication number
CN106383539B
CN106383539B CN201611035394.XA CN201611035394A CN106383539B CN 106383539 B CN106383539 B CN 106383539B CN 201611035394 A CN201611035394 A CN 201611035394A CN 106383539 B CN106383539 B CN 106383539B
Authority
CN
China
Prior art keywords
nmos tube
voltage
pmos
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611035394.XA
Other languages
English (en)
Other versions
CN106383539A (zh
Inventor
杨清山
梅年松
张钊锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Advanced Research Institute of CAS
Original Assignee
Shanghai Advanced Research Institute of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Advanced Research Institute of CAS filed Critical Shanghai Advanced Research Institute of CAS
Priority to CN201611035394.XA priority Critical patent/CN106383539B/zh
Publication of CN106383539A publication Critical patent/CN106383539A/zh
Application granted granted Critical
Publication of CN106383539B publication Critical patent/CN106383539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种超低功耗低纹波电压基准电路，包括：启动电路，用于上电时正确启动电流源模块；电流源模块，用于生成与电源电压无关的pA级电流输出；负温度系数电压产生模块，连接该电流源模块，用于产生负温度特性的CTAT电压输出；单位增益运放缓冲模块，用于将该负温度系数电压产生模块输出的负温度特性的电压输出与后级电路隔离；正温度系数电压产生模块，用于产生正温度特性的PTAT电压输出并与该负温度系数电压产生模块输出的负温度特性的CTAT电压输出相加产生零温度系数电压输出，本发明实现了一种超低功耗、小面积、低工作电压、低纹波系数的电压基准电路。

Description

一种超低功耗低纹波电压基准电路
技术领域
本发明涉及一种电压基准电路，特别是涉及一种超低功耗低纹波电压基准电路。
背景技术
电压基准电路具有与电源电压、工艺、温度无关的优点，被广泛应用与模数转换器(ADC)、数模转换器(DAC)、LDO稳压器、高精度比较器等模拟集成电路设计模块。当今便携式电子设备的发展，物联网及智能传感器的普及，低功耗的芯片设计越来越受重视；伴随着芯片设计进入纳米级时代，芯片的工作电压也随着工艺的进步而降低；因此，低功耗、低电压、高输出精度的电压基准源成为当今的研究热点。
产生电压基准的方法通常是用两个具有相反温度系数的电压以适当的权重相加。双极型晶体管的基极-发射极电压Vbe具有负温度系数，不同电流密度下的两个双极型晶体管的基极-发射极电压之差ΔVbe具有正温度系数，两者线性叠加可得到零温度系数的基准电压,这便是传统带隙基准电路的工作原理。
面对当今电压基准设计中低功耗、低电压、高精度的多重要求，传统隙基准电路存在功耗过大，工作电压较高，输出电压较大(1.25V)的缺点，设计者们开始探索新型的低功耗电压基准电路。目前，现有的低功耗电压基准电路存在以下缺点：
1)功耗大，工作电流多为uA级，一些超低功耗的电压基准也仅达到了100nA的工作电流；
2)采用芯片内大电阻，占用芯片面积较大；
3)工作电压过高，约在1.5V～3V；
4)输出电压较大，限制了芯片的功耗；
5)电压基准源输出电压纹波较大。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种超低功耗(电源电压0.8V时，电路功耗<8nW)、小面积(无电阻)、低工作电压(标准0.18um工艺工作电压<0.8V)、低纹波系数(20ppm/℃)的电压基准电路。
为达上述及其它目的，本发明提出一种超低功耗低纹波电压基准电路，包括：
启动电路，用于上电时正确启动电流源模块；
电流源模块，用于生成与电源电压无关的pA级电流输出；
负温度系数电压产生模块，连接该电流源模块，用于产生负温度特性的CTAT电压输出；
单位增益运放缓冲模块，用于将该负温度系数电压产生模块输出的负温度特性的电压输出与后级电路隔离；
正温度系数电压产生模块，用于产生正温度特性的PTAT电压输出并与该负温度系数电压产生模块输出的负温度特性的CTAT电压输出相加产生零温度系数电压输出。
进一步地，该负温度系数电压产生模块利用该电流源模块产生的pA级电流为双极晶体管(Q1)提供偏置电流，使用该双极晶体管(Q1)的发射极基极电压Vbe作为CTAT电压输出。
进一步地，该负温度系数电压产生模块包括PMOS管(Mp1)与双极晶体管(Q1)，该PMOS管(Mp1)源极接电源电压，栅极与该电流源模块及正温度系数电压产生模块相连组成节点Vgp，漏极与该双极晶体管(Q1)的发射极相连输出具有负温度特性的电压输出，该双极晶体管(Q1)的栅极与集电极接地。
进一步地，该负温度系数电压产生模块还包括分压结构，该分压结构连接于该双极晶体管(Q1)的发射极，以将该负温度特征的电压输出进行分压后输出该CTAT电压。
进一步地，该分压结构包括NMOS管(Mn1)以及NMOS管(Mn2)，该NMOS管(Mn2)栅极与该PMOS管(Mp1)漏极以及该双极晶体管(Q1)的发射极相连组成节点Ve，源极与该NMOS管(Mn1)的栅极和漏极、该单位增益运放缓冲模块相连组成节点Ve2，该NMOS管(Mn1)源极接地。
进一步地，该正温度系数电压产生模块利用两级SCM结构，三条支路电流之比为1:1:4，得到该PTAT电压。
进一步地，该正温度系数电压产生模块包括PMOS管(Mp3-Mp6)和NMOS管(Mn3-Mn8)，该PMOS管(Mp3-Mp6)源极接电源电压，栅极互连后连接至该节点Vgp，该NMOS管(Mn3)栅漏互连后连接该PMOS管(Mp3)漏极、该NMOS管(Mn4)栅极以及该单位增益运放缓冲模块，该NMOS管(Mn4)漏极与该NMOS管(Mn5)源极及该单位增益运放缓冲模块相连，该PMOS管(Mp4)的漏极连接该NMOS管(Mn7)的栅极和漏极、该NMOS管(Mn5)的栅极，该NMOS管(Mn7)的源极和该NMOS管(Mn5)的漏极、该NMOS管(Mn6)的源极相连，该PMOS管(Mp5)的漏极连接该NMOS管(Mn8)的栅极和漏极、该NMOS管(Mn6)的栅极，该NMOS管(Mn8)的源极与该NMOS管(Mn6)的漏极、该PMOS管(Mp6)的源极相连输出该零温度系数电压输出。
进一步地，该单位增益运放缓冲模块包括单位增益运放以及NMOS管(Mn0)，该单位增益运放的同相输入端接该节点Ve2，反相输入端与其输出端短接后连接至该NMOS管(Mn5)的源极、该NMOS管(Mn4)的漏极，其电源端连接至电源电压，电流偏置端连接至该NMOS管(Mn0)的漏极，该NMOS管(Mn0)的栅极连接该NMOS管(Mn3)的栅极和漏极、该NMOS管(Mn4)的栅极、该PMOS管(Mp3)的漏极。
进一步地，该电流源模块包括PMOS管(P1与P2)、NMOS管(M1与M3)和高阈值电压的NMOS管(M2)，该PMOS管(P1)与PMOS管(P2)源极接电源电压，该PMOS管(P1)栅漏互连后与该PMOS管(P2)连接至该节点Vgp，该PMOS管(P1)漏极接该启动电路以及NMOS管(M1)漏极，该NMOS管M3的源极与该高阈值电压的NMOS管(M2)的漏极和该NMOS管(M1)的栅极相连组成节点Va，该PMOS管(P2)的漏极与该NMOS管(M3)的栅极和漏极、该高阈值电压的NMOS管(M2)的栅极、该NMOS管(M0)的源极相连组成节点Vgn。
进一步地，该启动电路包括PMOS管(P3-P6)、NMOS管(M0与M5)以及高阈值电压的NMOS管(M4)，该PMOS管(P6)栅极和漏极短接并连接至该PMOS管(P5)的源极，该PMOS管(P5)栅极和漏极短接并连接至该PMOS管(P4)的源极，该PMOS管(P4)的漏极与该NMOS管(M5)的漏极和该NMOS管(M0)的栅极相连组成节点V2，该PMOS管(P3)的漏极与该高阈值电压的NMOS管(M4)的栅极和漏极连接组成节点V1，该PMOS管(P3)的栅极与该NMOS管(M0)漏极连接至节点Vgp，该NMOS管(M0)源极接至该节点Vgn。
与现有技术相比，本发明一种超低功耗低纹波电压基准电路通过利用负温度系数电压产生模块产生负温度特性的CTAT电压输出，并利用正温度系数电压产生模块产生正温度特性的PTAT电压输出并与该负温度系数电压产生模块输出的负温度特性的CTAT电压输出相加产生零温度系数电压输出，实现了一种超低功耗(电源电压0.8V时，电路功耗<8nW)、小面积(无电阻)、低工作电压(标准0.18um工艺工作电压<0.8V)、低纹波系数(20ppm/℃)的电压基准电路。
附图说明
图1为本发明一种超低功耗低纹波电压基准电路之较佳实施例的电路示意图；
图2为本发明具体实施例中正温度系数电压产生模块的SCM结构示意图；
图3为本发明具体实施例中产生零温度系数电压的原理示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图1为本发明一种超低功耗低纹波电压基准电路之较佳实施例的电路示意图。如图1所示，本发明一种超低功耗低纹波电压基准电路，包括：启动电路10、电流源模块20、负温度系数(Complementary To Absolute Temperature，CTAT)电压产生模块30、单位增益运放(OTA)缓冲器40以及正温度系数(Proportional To Absolute Temperature，PTAT)电压产生模块50。
其中启动电路10由PMOS管P3、P4、P5、P6、NMOS管M0、M5和高阈值电压的NMOS管M4组成，用于上电时正确启动电流源模块20；电流源模块20由PMOS管P1、P2、NMOS管M1、M3和高阈值电压的NMOS管M2组成，用于生成与电源电压VDD无关的pA级电流输出；负温度系数(CTAT)电压产生模块30由PMOS管Mp1、双极晶体管Q1和NMOS管Mn1、Mn2组成，用于产生负温度特性的电压输出Ve2；单位增益运放(OTA)缓冲器40由普通运放电路和NMOS电流偏置组成，用于将负温度系数(CTAT)电压产生模块30输出的负温度特性的电压输出Ve2与后级电路(正温度系数PTAT电压产生模块50)隔离，避免二者相互影响；正温度系数(PTAT)电压产生模块50由PMOS管Mp3、Mp4、Mp5、Mp6和NMOS管Mn3、Mn4、Mn5、Mn6、Mn7、Mn8组成，用于产生正温度特性的电压输出并与负温度系数(CTAT)电压产生模块30输出的负温度特性的电压输出Ve2相加产生零温度系数电压输出。
具体地，PMOS管P6、P1、P2、Mp1、Mp3、Mp4、Mp5、Mp6源极接电源Vdd，NMOS管M4、M5、M1、M2、Mn1、Mn0、Mn3、Mn4源极以及PNP双极晶体管Q1基极和集电极接地Gnd，PMOS管P6栅极和漏极短接并连接至PMOS管P5的源极，PMOS管P5栅极和漏极短接并连接至PMOS管P4的源极，PMOS管P4的漏极与NMOS管M5的漏极和NMOS管M0的栅极相连组成节点V2，PMOS管P3的漏极与NMOS管M4的栅极和漏极连接组成节点V1，PMOS管P3的栅极与NMOS管M0、M1的漏极、PMOS管P1的栅极和漏极、PMOS管P2、Mp1、Mp3、Mp4、Mp5、Mp6的栅极相连组成节点Vgp，PMOS管P2的漏极与NMOS管M3的栅极和漏极、NMOS管M2的栅极/NMOS管M0的源极相连组成节点Vgn，NMOS管M3的源极与NMOS管M2的漏极和NMOS管M1的栅极相连组成节点Va，PMOS管Mp1的漏极与PNP双极晶体管Q1的发射极和NMOs管Mn2的栅极相连组成节点Ve，NMOS管Mn2的源极与NMOS管Mn1的栅极和漏极、单位增益运放(OTA)的同相输入端相连组成节点Ve2，单位增益运放(OTA)的电源端连接至电源Vdd，其电流偏置端连接至NMOS管Mn0的漏极，NMOS管Mn0的栅极连接NMOS管Mn3的栅极和漏极、NMOS管Mn4的栅极、PMOS管Mp3的漏极，单位增益运放(OTA)的反相输入端与其输出端短接后连接至NMOS管Mn5的源极、NMOS管Mn4的漏极，PMOS管Mp4的漏极连接NMOS管Mn7的栅极和漏极、NMOS管Mn5的栅极，NMOS管Mn7的源极和NMOS管Mn5的漏极、NMOS管Mn6的源极相连，PMOS管Mp5的漏极连接NMOS管Mn8的栅极和漏极、NMOS管Mn6的栅极，NMOS管Mn8的源极与NMOS管Mn6的漏极、PMOS管Mp6的源极相连组成节点Vref。
以下将对各模块进行具体介绍：
1)电流源模块20
该模块利用了自偏置原理，其中，NMOS管M2与M3构成的SCM(Self-CascodeMOSFET)结结构，节点Va的低电压Va(Va＝VGS2-VGS3)使NMOS管M1偏置在亚阈值区，PMOS管P1和P2尺寸比为1:1，经过电流镜构成的反馈环路达到平衡，通过设计电路中NMOS管M1，M2，M3的尺寸，可以得到与VDD无关的、pA级的电流输出：
2)负温度系数(CTAT)电压产生模块30
BJT(双极晶体管Q1)的发射极基极电压Vbe有较好的负温度特性，本发明采用电流源模块产生的pA级电流I为BJT提供偏置电流，使用Vbe作为CTAT电压，保证基准电压精度的同时简化了电路的结构。
但是这样得到CTAT电压Vbe约为600mV，过高的电压限制了VDD的降低。为了解决结电压过高的问题，本发明具体实施例中，采用了一个分压结构，该结构由NMOS管Mn2和Mn1构成，其尺寸完全相同。工作在亚阈值状态下的NMOS管Mn2和Mn1流过相同的电流，两者的栅源电压VGS_Mn1＝VGS_Mn2，从而：
3)正温度系数(PTAT)电压产生模块50
如图2所示，NMOS管M01和M02的连接形式构成SCM结构。宽长比分别为S01、S02，可得M02的漏源电压VDS02为:
其中I1为流过M01的电流，I2为流过M02的电流，具体到本发明的图1中，NMOS管Mn8与Mn6组成SCM结构，NMOS管Mn7与Mn5组成SCM结构。
即，本发明之PTAT电压产生模块使用了两级SCM结构，三条支路电流之比为1:1:4，得到的PTAT电压为：
I6＝IMp5+IMp6＝IMp3+4IMp3＝5IMp3＝5I8
I5＝IMp4+I6＝IMp3+5IMp3＝6IMp3＝6I7
正温度系数(PTAT)电压产生模块还将正温度特性的电压输出与负温度系数(CTAT)电压产生模块输出的负温度特性的电压输出相加产生零温度系数电压输出。其原理如图3所示，产生零温度系数电压的原理是将温度系数互补的两个电压相加：Vref＝VCTAT+VPTAT，如图3所示。
本发明中，单位增益的运放OTA避免了正温度系数(PTAT)电压产生模块的电流流入负温度系数(CTAT)电压产生模块中的分压结构，造成分压电路工作失效。
因此，从图1的电路结构容易看到单位增益的运放OTA的输出加上NMOS管Mn5的漏源电压再加上NMOS管Mn6的漏源电压即得到电路的输出电压Vref，而NMOS管Mn5的漏源电压加上Mn6的漏源电压即PTAT电压，电路的输出电压Vref表示为：
这样通过精准设计的NMOS管Mn5～Mn8管子的尺寸调节输出电压Vref达到零温度系数。
4)启动电路
电流源电路简并状态：上电时，Vgp为高电平，Vgn为0，栅漏短接的PMOS管P1组成的二极管不导通，电流为0。电流源电路启动：上电后，P3关断，M4沟道电流为0，V1下拉至“0”，P4和M5构成的反相器输出即节点V2为“1”，作为启动开关的M0管打开，Vgp与Vgn接通，电路跳出简并状态，Vgp电位拉低，P3电流镜打开，M4有电流通过，V1上升，V2下降为“0”，M0管关闭，电流源开始正常工作，启动完成。
综上所述，本发明一种超低功耗低纹波电压基准电路通过利用负温度系数电压产生模块产生负温度特性的CTAT电压输出，并利用正温度系数电压产生模块产生正温度特性的PTAT电压输出并与该负温度系数电压产生模块输出的负温度特性的CTAT电压输出相加产生零温度系数电压输出，实现了一种超低功耗(电源电压0.8V时，电路功耗<8nW)、小面积(无电阻)、低工作电压(标准0.18um工艺工作电压<0.8V)、低纹波系数(20ppm/℃)的电压基准电路。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种超低功耗低纹波电压基准电路，包括：
启动电路，用于上电时正确启动电流源模块；
电流源模块，用于生成与电源电压无关的pA级电流输出，该电流源模块包括PMOS管P1、PMOS管P2、NMOS管M1、NMOS管M3和高阈值电压的NMOS管M2，该PMOS管P1与PMOS管P2源极接电源电压，该PMOS管P1栅漏互连后与该PMOS管P2的栅极连接至该启动电路以及NMOS管M1漏极，该PMOS管P2栅源互连后连接该负温度系数电压产生模块以及正温度系数电压产生模块，该NMOS管M3的源极与该高阈值电压的NMOS管M2的漏极和该NMOS管M1的栅极相连，该PMOS管P2的漏极与该NMOS管M3的栅极和漏极、该高阈值电压的NMOS管M2的栅极以及该启动电路相连，通过设计NMOS管M1、NMOS管M2、NMOS管M3的尺寸，得到与电源电压无关的pA级电流输出；
负温度系数电压产生模块，连接该电流源模块，用于产生负温度特性的CTAT电压输出；
单位增益运放缓冲模块，用于将该负温度系数电压产生模块输出的负温度特性的电压输出与后级电路隔离；
正温度系数电压产生模块，用于产生正温度特性的PTAT电压输出并与该负温度系数电压产生模块输出的负温度特性的CTAT电压输出相加产生零温度系数电压输出。
2.如权利要求1所述的一种超低功耗低纹波电压基准电路，其特征在于：该负温度系数电压产生模块利用该电流源模块产生的pA级电流为双极晶体管Q1提供偏置电流，使用该双极晶体管Q1的发射极基极电压Vbe作为CTAT电压输出。
3.如权利要求2所述的一种超低功耗低纹波电压基准电路，其特征在于：该负温度系数电压产生模块包括PMOS管Mp1与双极晶体管Q1，该PMOS管Mp1源极接电源电压，栅极与该电流源模块及正温度系数电压产生模块相连组成节点Vgp，漏极与该双极晶体管Q1的发射极相连输出具有负温度特性的电压输出，该双极晶体管Q1的栅极与集电极接地。
4.如权利要求3所述的一种超低功耗低纹波电压基准电路，其特征在于：该负温度系数电压产生模块还包括分压结构，该分压结构连接于该双极晶体管Q1的发射极，以将该负温度特征的电压输出进行分压后输出该CTAT电压。
5.如权利要求4所述的一种超低功耗低纹波电压基准电路，其特征在于：该分压结构包括NMOS管Mn1以及NMOS管Mn2，该NMOS管Mn2栅极与该PMOS管Mp1漏极以及该双极晶体管Q1的发射极相连组成节点Ve，源极与该NMOS管Mn1的栅极和漏极、该单位增益运放缓冲模块相连组成节点Ve2，该NMOS管Mn1源极接地。
6.如权利要求3所述的一种超低功耗低纹波电压基准电路，其特征在于：该正温度系数电压产生模块利用具有两级SCM结构和三条支路电流，且该三条支路电流之比为1:1:4的结构，得到该PTAT电压。
7.如权利要求3所述的一种超低功耗低纹波电压基准电路，其特征在于：该正温度系数电压产生模块包括PMOS管Mp3-Mp6和NMOS管Mn3-Mn8，该PMOS管Mp3-Mp6源极接电源电压，栅极互连后连接至该节点Vgp，该NMOS管Mn3栅漏互连后连接该PMOS管Mp3漏极、该NMOS管Mn4栅极以及该单位增益运放缓冲模块，该NMOS管Mn4漏极与该NMOS管Mn5源极及该单位增益运放缓冲模块相连，该PMOS管Mp4的漏极连接该NMOS管Mn7的栅极和漏极、该NMOS管Mn5的栅极，该NMOS管Mn7的源极和该NMOS管Mn5的漏极、该NMOS管Mn6的源极相连，该PMOS管Mp5的漏极连接该NMOS管Mn8的栅极和漏极、该NMOS管Mn6的栅极，该NMOS管Mn8的源极与该NMOS管Mn6的漏极、该PMOS管Mp6的源极相连输出该零温度系数电压输出。
8.如权利要求7所述的一种超低功耗低纹波电压基准电路，其特征在于：该单位增益运放缓冲模块包括单位增益运放以及NMOS管Mn0，该单位增益运放的同相输入端接该节点Ve2，反相输入端与其输出端短接后连接至该NMOS管Mn5的源极、该NMOS管Mn4的漏极，其电源端连接至电源电压，电流偏置端连接至该NMOS管Mn0漏极，该NMOS管Mn0的栅极连接该NMOS管Mn3的栅极和漏极、该NMOS管Mn4的栅极、该PMOS管Mp3的漏极。
9.如权利要求8所述的一种超低功耗低纹波电压基准电路，其特征在于：该启动电路包括PMOS管P3-P6、NMOS管M0、NMOS管M5以及高阈值电压的NMOS管M4，该PMOS管P6栅极和漏极短接并连接至该PMOS管P5的源极，该PMOS管P5栅极和漏极短接并连接至该PMOS管P4的源极，该PMOS管P4的漏极与该NMOS管M5的漏极和该NMOS管M0的栅极相连组成节点V2，该PMOS管P3的漏极与该高阈值电压的NMOS管M4的栅极和漏极连接组成节点V1，该PMOS管P3的栅极与该NMOS管M0漏极连接至节点Vgp，该NMOS管M0源极接至该节点Vgn。
CN201611035394.XA 2016-11-22 2016-11-22 一种超低功耗低纹波电压基准电路 Active CN106383539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611035394.XA CN106383539B (zh) 2016-11-22 2016-11-22 一种超低功耗低纹波电压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611035394.XA CN106383539B (zh) 2016-11-22 2016-11-22 一种超低功耗低纹波电压基准电路

Publications (2)

Publication Number Publication Date
CN106383539A CN106383539A (zh) 2017-02-08
CN106383539B true CN106383539B (zh) 2018-02-09

Family

ID=57959116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611035394.XA Active CN106383539B (zh) 2016-11-22 2016-11-22 一种超低功耗低纹波电压基准电路

Country Status (1)

Country Link
CN (1) CN106383539B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3518069B1 (en) 2017-11-28 2022-01-19 Shenzhen Goodix Technology Co., Ltd. Voltage regulator and power supply
CN108205353B (zh) * 2018-01-09 2019-09-27 电子科技大学 一种cmos亚阈值基准电压源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193454B1 (en) * 2004-07-08 2007-03-20 Analog Devices, Inc. Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference
CN103389769A (zh) * 2013-07-24 2013-11-13 东南大学 一种高电源抑制比的带隙基准电压源
CN106055002A (zh) * 2016-07-04 2016-10-26 湖南国科微电子股份有限公司 低压输出的带隙基准电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774735B2 (en) * 2002-01-17 2004-08-10 Intel Corporation Low power self-biasing oscillator circuit
US6924693B1 (en) * 2002-08-12 2005-08-02 Xilinx, Inc. Current source self-biasing circuit and method
US7113025B2 (en) * 2004-04-16 2006-09-26 Raum Technology Corp. Low-voltage bandgap voltage reference circuit
JP2006121448A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
CN101458539B (zh) * 2007-12-11 2011-02-02 上海华虹Nec电子有限公司 电流源电路及电流源的实现方法
US8305068B2 (en) * 2009-11-25 2012-11-06 Freescale Semiconductor, Inc. Voltage reference circuit
CN102377412B (zh) * 2010-08-11 2016-04-13 义隆电子股份有限公司 低耗电的弛张型振荡器
CN104049671B (zh) * 2014-07-03 2016-02-10 中国科学院微电子研究所 一种面向三维存储器的零温度系数参考电压产生电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193454B1 (en) * 2004-07-08 2007-03-20 Analog Devices, Inc. Method and a circuit for producing a PTAT voltage, and a method and a circuit for producing a bandgap voltage reference
CN103389769A (zh) * 2013-07-24 2013-11-13 东南大学 一种高电源抑制比的带隙基准电压源
CN106055002A (zh) * 2016-07-04 2016-10-26 湖南国科微电子股份有限公司 低压输出的带隙基准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种低功耗高精度带隙基准的设计;李睿 等;《电子技术应用》;20151231;第41卷(第3期);第51-54页 *

Also Published As

Publication number Publication date
CN106383539A (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
CN106527572B (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN105676938B (zh) 一种超低功耗高电源抑制比电压基准源电路
CN106406410B (zh) 一种自偏置结构带隙基准源电路
CN106055002B (zh) 低压输出的带隙基准电路
CN106843358A (zh) 一种高电源抑制比全cmos基准电压源
CN108205353B (zh) 一种cmos亚阈值基准电压源
CN105912066B (zh) 一种低功耗高psrr的带隙基准电路
CN107390757A (zh) 一种低功耗低温漂cmos亚阈值基准电路
CN107608441A (zh) 一种高性能基准电压源
CN207352505U (zh) 一种无电阻式高精度低功耗基准源
CN103309392A (zh) 一种二阶温度补偿的无运放全cmos基准电压源
CN110347203A (zh) 宽带低功耗的带隙基准电路
CN109976438A (zh) 带隙基准电压的启动电路
CN205721472U (zh) 一种自偏置结构带隙基准源装置
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN106383539B (zh) 一种超低功耗低纹波电压基准电路
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
CN101149628B (zh) 一种基准电压源电路
CN109491432A (zh) 一种超低压超低功耗的电压基准电路
CN108227809B (zh) 一种基于亚阈区mos分压的高电源抑制比基准电路
CN106940580B (zh) 一种低功耗带隙基准源及电源装置
CN107479606B (zh) 超低功耗低压带隙基准电压源
CN101414197B (zh) 宽输入cmos带隙基准电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant