CN103389769A - 一种高电源抑制比的带隙基准电压源 - Google Patents

Abstract

一种高电源抑制比的带隙基准电压源，包括带隙基准核心电路、电源纹波前馈电路、折叠共源共栅运放电路、偏置电路和启动电路，启动电路检测输出基准电压为偏置电路和带隙基准核心电路提供启动信号，偏置电路将偏置电压输出至折叠共源共栅运放电路和电源纹波前馈电路，电源纹波前馈电路将带隙基准核心电路提供的电源纹波信号前馈至折叠共源共栅运放电路，折叠共源共栅运放电路将带隙基准核心电路和折叠共源共栅运放电路的差模电压放大后输出至带隙基准核心电路，最后，带隙基准核心电路输出带隙基准电压Vref。

Description

一种高电源抑制比的带隙基准电压源

技术领域

本发明涉及带隙基准电压源，尤其是一种高电源抑制比的带隙基准电压源，属于微电子技术领域。

背景技术

随着集成电路工艺的不断发展，电路系统结构变得越来越复杂，对A/D、D/A、滤波器、锁相环等模拟电路也提出了更高的要求，精度和稳定性也变得更加重要，基准电压源作为模拟电路的基本模块，其精度和稳定性直接关系到系统的工作状态和性能，所以设计性能良好的基准电压源是十分重要的。

带隙基准电压源由于具有温度性能好、输出电压稳定和功耗低等优点而得到广泛应用。图1是一种传统带隙基准电压源的结构图，采用双极型器件实现，双极型晶体管的基极-发射极电压Vbe具有负温度系数，两个工作在不同电流密度下的双极型晶体管的基极-发射极电压差ΔVbe具有正温度系数，对Vbe和ΔVbe进行适当的加权求和就可以得到温度系数很低的输出电压。但是上述带隙基准电压源很难获得高的电源抑制比，原因是对电源纹波的隔离度不够，因此难以满足高精度模拟电路要求很高的电源抑制比。

发明内容

本发明的目的是提供一种高电源抑制比的带隙基准电压源，能够提高带隙基准电压源的电源抑制比，以获得高精度的基准电压。

本发明在传统带隙基准的基础上增加了电源纹波前馈回路，可以大大改善带隙基准的电源抑制比。其技术方案如下：一种高电源抑制比的带隙基准电压源，其特征在于：包括带隙基准核心电路、电源纹波前馈电路、折叠共源共栅运放电路、偏置电路和启动电路，启动电路检测输出基准电压，当基准电压不正常时为偏置电路和带隙基准核心电路提供启动信号，偏置电路将偏置电压输出至折叠共源共栅运放电路和电源纹波前馈电路，电源纹波前馈电路将带隙基准核心电路提供的电源纹波信号前馈至折叠共源共栅运放电路，折叠共源共栅运放电路将带隙基准核心电路和折叠共源共栅运放电路的差模电压放大后输出至带隙基准核心电路，最后，带隙基准核心电路输出带隙基准电压Vref；其中：

带隙基准核心电路包括PMOS管M1、M2，三极管Q1、Q2以及电阻R1及R2，PMOS管M1和M2的源极均连接电源VDD，PMOS管M1与M2的栅极互连并与PMOS管M1的漏极、三极管Q1的集电极连接，PMOS管M2的漏极连接三极管Q2的集电极，三极管Q1与三极管Q2的基极互连，三极管Q1的发射极与三极管Q2的发射极连接电阻R1，三极管Q2的发射极通过电阻R2接地；

电源纹波前馈电路包括PMOS管M30、M31、M32，NMOS管M33、M34，电阻R3、R4及电容C1，PMOS管M30的源极连接电源VDD，PMOS管M30的漏极分别连接PMOS管M31、M32的源极，PMOS管M31的栅极连接带隙基准核心电路中三极管Q2的集电极，PMOS管M31的漏极与NMOS管M33的漏极、NMOS管M33的栅极以及NMOS管M34的栅极连接在一起，PMOS管M32的栅极与电阻R3、R4及电容C1的一端连接在一起，电阻R3及电容C1的另一端连接PMOS管M32的漏极和NMOS管M34的漏极，NMOS管M33、M34的源极以及电阻R4的另一端均接地；

折叠共源共栅运放电路包括PMOS管M3、M4、M5、M6，NMOS管M7、M8、M9、M10、M11、M12、M13，PMOS管M3及M4的源极连接电源VDD，PMOS管M3和M4的栅极互连并与电源纹波前馈电路中PMOS管M30的栅极连接，PMOS管M3的漏极连接PMOS管M5的源极和NMOS管M11的漏极，PMOS管M4的漏极连接PMOS管M6的源极和NMOS管M12的漏极，NMOS管M11的栅极连接电源纹波前馈电路中PMOS管M32的漏极，NMOS管M12的栅极连接带隙基准核心电路中三极管Q1的集电极，NMOS管M11和M12的源极互连并连接NMOS管M13的漏极，PMOS管M5与M6的栅极互连，PMOS管M5的漏极连接NMOS管M7的漏极和NMOS管M9、M10的栅极，PMOS管M6的漏极连接NMOS管M8的漏极和带隙基准核心电路中三极管Q1与三极管Q2的基极互连端，NMOS管M7与M8的栅极互连并与NMOS管M13的漏极连接，NMOS管M7的源极连接NMOS管M9的漏极，NMOS管M8的源极连接NMOS管M10的漏极，NMOS管M9、M10、M13的源极均接地；

偏置电路包括PMOS管M14、M18、M20、M21、M24，NMOS管M15、M16、M17、M19、M22、M23和电阻R5，PMOS管M14、M18、M20、M21、M24的源极均连接电源VDD，PMOS管M14的栅极与漏极互连并连接NMOS管M17的漏极和折叠共源共栅运放电路中PMOS管M5和M6的栅极，PMOS管M18的栅极与PMOS管M20的栅极、PMOS管M21的漏极、NMOS管M22的漏极、PMOS管M21和M24的栅极连接在一起并与电源纹波前馈电路中PMOS管M30的栅极连接，PMOS管M18的漏极连接NMOS管M15的漏极和栅极并与折叠共源共栅运放电路中NMOS管M13的漏极连接，NMOS管M15的源极连接NMOS管M16的漏极和M16、M17的栅极，PMOS管M20的漏极连接NMOS管M19的漏极和栅极并与折叠共源共栅运放电路中NMOS管M13的栅极连接，PMOS管M22的源极连接NMOS管M23的栅极和电阻R5的一端，PMOS管M22的栅极连接NMOS管M23的漏极和PMOS管M24的漏极，NMOS管M16、M17、M19、M23的源极以及电阻R5的另一端均接地；

启动电路包括PMOS管M27、M28，NMOS管M25、M26、M29，PMOS管M27的源极连接电源VDD，PMOS管M27的栅极与漏极互连并连接PMOS管M28的源极，PMOS管M28的栅极与NMOS管M29的栅极以及带隙基准核心电路中三极管Q1与三极管Q2的基极互连端，，PMOS管M28的漏极与NMOS管M29的漏极、NMOS管M25的栅极、NMOS管M26的栅极连接在一起，NMOS管M25的漏极连接偏置电路中PMOS管M21和M24的栅极，NMOS管M26的漏极连接带隙基准核心电路中三极管Q1的集电极，NMOS管M25、M26、M29的源极均接地。

本发明的优点及显著效果：

（1）采用电源纹波前馈电路，明显改善了输出电压的电源抑制比。

（2）带隙基准输出电压不受运放失调的影响，提高了输出精度，同时对运放的要求降低。

附图说明

图1为一种传统带隙基准的原理图；

图2为本发明高电源抑制比的带隙基准的原理框图；

图3为本发明的一种具体实现电路图；

图4为本发明带隙基准输出电压温度系数Spectre仿真图；

图5为本发明带隙基准输出电压电源抑制Spectre仿真图。

具体实施方式：

如图2，本发明高电源抑制比的带隙基准电压源包括带隙基准核心电路、电源纹波前馈电路、折叠共源共栅运放电路、偏置电路和启动电路，启动电路检测输出基准电压，当基准电压不正常时为偏置电路和带隙基准核心电路提供启动信号，偏置电路将偏置电压输出至折叠共源共栅运放电路和电源纹波前馈电路，电源纹波前馈电路将带隙基准核心电路提供的电源纹波信号前馈至折叠共源共栅运放电路，折叠共源共栅运放电路将带隙基准核心电路和折叠共源共栅运放电路的差模电压放大后输出至带隙基准核心电路，最后，带隙基准核心电路输出带隙基准电压Vref。

当电源电压上电时，启动电路工作，给偏置电路和带隙基准核心电路提供偏置，从而使他们摆脱简并态，进入正常工作状态，启动电路工作很短一段时间后自行关闭。由于启动电路注入了电流，加上自身的反馈作用，偏置电路脱离简并点正常工作，为其他电路提供与电源电压基本无关的偏置电压或电流。采用折叠共源共栅运放是为了获得高增益，减小运放电源抑制性能对带隙基准输出的影响。

带隙基准核心电路采用一阶补偿获得较低的温度系数。电源纹波前馈电路将一路电源纹波放大一定比例之后与另一路电源纹波叠加，使得折叠共源共栅运放输入的差分信号与电源纹波无关，从而提高基准输出的电源抑制比。

图3为本发明的一种具体实现电路。带隙基准核心是带隙基准电路的核心，利用正温度系数的三极管Q1、Q2基极-发射极电压差ΔV_be和负温度系数的三极管Q2基极-发射极电压V_be2，实现正温度系数电压和负温度系数电压的叠加，从而获得较小温度系数的输出电压。Spectre仿真结果如图4所示，在-40℃～125℃范围内，温度系数为8ppm/℃。

偏置电路为整个电路提供偏置；启动电路防止带隙基准电路进入简并态，导致不能正常工作。

电源纹波前馈电路实际上是一个放大电路。当电源电压有低频纹波时，首先，纹波通过PMOS管M1、M2传递到折叠共源共栅运放和电源纹波前馈电路。M31～M34构成一个简单运放提供足够大的增益，电阻R3、电容C1和电阻R4构成反馈回路，保证放大倍数保持稳定。送入电源纹波前馈电路的电源纹波经放大之后变为

送到折叠共源共栅运放的输入端。其中v_y是图3中Y点的电源纹波，v_c是经电源纹波前馈电路放大的电源纹波，s代表复频域，C₁、R₃、R₄分别对应图3中相应的元件。随着信号频率的升高，电阻R3和电容C1的并联阻抗不断降低而R4的阻抗保持不变，这样电源纹波前馈电路的放大倍数随着频率的上升时不断下降的，正好抵消了带隙基准核心电路Y点电源纹波随频率增大的部分，提高了高频的电源抑制比。在不同的频率点，经由折叠共源共栅运放两个输入端送入的电源纹波完全抵消或部分抵消，从而使带隙基准输出电压在较大的范围内实现良好的电源抑制比。图5是Spectre仿真结果，低频PSR可达-110dB。

Claims (1)

1.一种高电源抑制比的带隙基准电压源，其特征在于：包括带隙基准核心电路、电源纹波前馈电路、折叠共源共栅运放电路、偏置电路和启动电路，启动电路检测输出基准电压，当基准电压不正常时为偏置电路和带隙基准核心电路提供启动信号，偏置电路将偏置电压输出至折叠共源共栅运放电路和电源纹波前馈电路，电源纹波前馈电路将带隙基准核心电路提供的电源纹波信号前馈至折叠共源共栅运放电路，折叠共源共栅运放电路将带隙基准核心电路和折叠共源共栅运放电路的差模电压放大后输出至带隙基准核心电路，最后，带隙基准核心电路输出带隙基准电压Vref；其中：

带隙基准核心电路包括PMOS管M1、M2，三极管Q1、Q2以及电阻R1及R2，PMOS管M1和M2的源极均连接电源VDD，PMOS管M1与M2的栅极互连并与PMOS管M1的漏极、三极管Q1的集电极连接，PMOS管M2的漏极连接三极管Q2的集电极，三极管Q1与三极管Q2的基极互连，三极管Q1的发射极与三极管Q2的发射极连接电阻R1，三极管Q2的发射极通过电阻R2接地；

电源纹波前馈电路包括PMOS管M30、M31、M32，NMOS管M33、M34，电阻R3、R4及电容C1，PMOS管M30的源极连接电源VDD，PMOS管M30的漏极分别连接PMOS管M31、M32的源极，PMOS管M31的栅极连接带隙基准核心电路中三极管Q2的集电极，PMOS管M31的漏极与NMOS管M33的漏极、NMOS管M33的栅极以及NMOS管M34的栅极连接在一起，PMOS管M32的栅极与电阻R3、R4及电容C1的一端连接在一起，电阻R3及电容C1的另一端连接PMOS管M32的漏极和NMOS管M34的漏极，NMOS管M33、M34的源极以及电阻R4的另一端均接地；

折叠共源共栅运放电路包括PMOS管M3、M4、M5、M6，NMOS管M7、M8、M9、M10、M11、M12、M13，PMOS管M3及M4的源极连接电源VDD，PMOS管M3和M4的栅极互连并与电源纹波前馈电路中PMOS管M30的栅极连接，PMOS管M3的漏极连接PMOS管M5的源极和NMOS管M11的漏极，PMOS管M4的漏极连接PMOS管M6的源极和NMOS管M12的漏极，NMOS管M11的栅极连接电源纹波前馈电路中PMOS管M32的漏极，NMOS管M12的栅极连接带隙基准核心电路中三极管Q1的集电极，NMOS管M11和M12的源极互连并连接NMOS管M13的漏极，PMOS管M5与M6的栅极互连，PMOS管M5的漏极连接NMOS管M7的漏极和NMOS管M9、M10的栅极，PMOS管M6的漏极连接NMOS管M8的漏极和带隙基准核心电路中三极管Q1与三极管Q2的基极互连端，NMOS管M7与M8的栅极互连并与NMOS管M13的漏极连接，NMOS管M7的源极连接NMOS管M9的漏极，NMOS管M8的源极连接NMOS管M10的漏极，NMOS管M9、M10、M13的源极均接地；

偏置电路包括PMOS管M14、M18、M20、M21、M24，NMOS管M15、M16、M17、M19、M22、M23和电阻R5，PMOS管M14、M18、M20、M21、M24的源极均连接电源VDD，PMOS管M14的栅极与漏极互连并连接NMOS管M17的漏极和折叠共源共栅运放电路中PMOS管M5和M6的栅极，PMOS管M18的栅极与PMOS管M20的栅极、PMOS管M21的漏极、NMOS管M22的漏极、PMOS管M21和M24的栅极连接在一起并与电源纹波前馈电路中PMOS管M30的栅极连接，PMOS管M18的漏极连接NMOS管M15的漏极和栅极并与折叠共源共栅运放电路中NMOS管M13的漏极连接，NMOS管M15的源极连接NMOS管M16的漏极和M16、M17的栅极，PMOS管M20的漏极连接NMOS管M19的漏极和栅极并与折叠共源共栅运放电路中NMOS管M13的栅极连接，PMOS管M22的源极连接NMOS管M23的栅极和电阻R5的一端，PMOS管M22的栅极连接NMOS管M23的漏极和PMOS管M24的漏极，NMOS管M16、M17、M19、M23的源极以及电阻R5的另一端均接地；

启动电路包括PMOS管M27、M28，NMOS管M25、M26、M29，PMOS管M27的源极连接电源VDD，PMOS管M27的栅极与漏极互连并连接PMOS管M28的源极，PMOS管M28的栅极与NMOS管M29的栅极以及带隙基准核心电路中三极管Q1与三极管Q2的基极互连端，，PMOS管M28的漏极与NMOS管M29的漏极、NMOS管M25的栅极、NMOS管M26的栅极连接在一起，NMOS管M25的漏极连接偏置电路中PMOS管M21和M24的栅极，NMOS管M26的漏极连接带隙基准核心电路中三极管Q1的集电极，NMOS管M25、M26、M29的源极均接地。

Images