CN106020320A - 一种提高电源电压抑制比的基准电压源结构 - Google Patents

Abstract

本发明公开了一种提高电源电压抑制比的基准电压源结构，包括启动电路和基准电压源产生电路；所述启动电路包括2个PMOS管和3个NMOS管，所述基准电压源产生电路包括误差放大器AMP1、5个PMOS管、6个电阻和5个pnp三极管，所述误差放大器AMP1包括传统的折叠共源共栅放大器和一反馈支路，所述反馈支路使误差放大器输出电压VOUT跟随电源电压VDD变化，从而实现误差放大器AMP1电源抑制比为1；通过对输出基准电压进行高阶温度补偿，可达到极小温度系数；在‑40℃‑125℃温度范围内，输出基准电压温度系数约为2.56ppm/℃，低频电源电压抑制比PSRR约为‑88dB。本发明提出的方法电路实现复杂度低，具有很高的实际应用价值。

Description

一种提高电源电压抑制比的基准电压源结构

技术领域

本发明涉及模拟集成电路领域，特别涉及一种可用于射频、数字模拟混合信号电路中，产生低温度系数和高电源电压抑制比的基准电压源。

背景技术

基准电压源作为模拟集成电路的基础结构，广泛应用于模数转换器ADC，数模转换器DAC，传感器信号读出电路，射频电路等众多电路中。随着技术日益发展，电路精度要求越来越高，相应的对于基准电压源的要求也随之提高，其中，基准电压源的电源电压抑制比和温度漂移系数作为关键的性能指标，已经成为业界对基准电压源的研究热点。

传统的基准电压源结构如图4所示，采用一阶温度补偿的方式，由PMOS管M27、M28、M29，误差放大器AMP2，电阻R7、R8、R9、R10，三极管Q6、Q7，以及电源VDD2、接地线VS2S和基准电压输出点VREF2连接成基准电压源。输出基准电压表达式为其中V_BE6中含有高阶非线性项，可以写作V_BE6(T)＝α₀+α₁×T+α₂×T²+…+α_n×Tⁿ，ΔV_BE是一阶温度项，可以写作因此，这种传统结构只能对温度系数进行一阶补偿，很难在汽车工业级-40℃-125℃温度范围内达到10ppm/℃以下的温度系数，并且其电源电压抑制比也不够理想。不能满足高精度应用需求。

发明内容

针对现有技术中存在的不足，本发明提供一种提高电源电压抑制比的基准电压源结构，可以解决传统基准电压源温度系数和电源电压抑制比不能满足高精度应用需求的问题。通过对输出基准电压进行高阶温度补偿，可达到极小温度系数；通过加入反馈回路改进误差放大器，提高电源电压抑制比。在-40℃-125℃温度范围内，输出基准电压温度系数约为2.56ppm/℃，低频电源电压抑制比PSRR约为-88dB。本发明基准电压源结构，其电路实现复杂度低，具有很高的实际应用价值。

为了解决上述技术问题，本发明提出的一种提高电源电压抑制比的基准电压源结构，包括误差放大器AMP1、基准电压源产生电路和启动电路；所述启动电路包括2个PMOS管和3个NMOS管，2个PMOS管包括PMOS管M22和PMOS管M23，3个NMOS管包括NMOS管M24、NMOS管M25和NMOS管M26；所述基准电压源产生电路包括误差放大器AMP1、5个PMOS管、6个电阻和5个pnp三极管，其中，5个PMOS驱动管分别记作PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20和PMOS管M21；6个电阻分别记作电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，其中，电阻R2和电阻R3是不同温度系数的电阻；5个pnp三极管分别记作三极管Q1、三极管Q2、三极管Q3、三极管Q4和三极管Q5；所述误差放大器AMP1包括折叠共源共栅放大器和反馈支路，所述折叠共源共栅放大器包括11个MOS管，分别为PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16；所述反馈支路包括5个MOS管，分别为PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7和NMOS管M8；其中，所述反馈支路用于实现误差放大器AMP1输出电压VOUT跟随误差放大器AMP1电源电压VDD变化，从而实现误差放大器AMP1电源抑制比为1；上述各器件之间的连接关系如下：

PMOS管M22的栅极和5个PMOS管M17-M21的栅极共同连接到误差放大器AMP1输出端于节点VBP；所述NMOS管M26的漏极也连接到该节点VBP；误差放大器AMP1负输入端连接到三极管Q2的发射极和PMOS管M18的漏极于节点VA，误差放大器AMP1正输入端连接到电阻R2的一端和PMOS管M19的漏极于节点VB；PMOS管M21漏极连接到电阻R5的一端于输出点VREF，电阻R5另一端连接到电阻R4一端，电阻R4另一端连接到三极管Q5的发射极，三极管Q5的集电极和基极连接到地线VSS；

所述反馈支路部分PMOS管M4的栅极连接到折叠共源共栅放大器负输入端VIN-，PMOS管M4源极连接到PMOS管M1的漏极，PMOS管M4的漏极连接到NMOS管M6的漏极,；PMOS管M5的栅链接到折叠共源共栅放大器正输入端VIN+，PMOS管M5的源极连接到PMOS管M1的漏极，PMOS管M5的漏极连接到NMOS管M6的漏极；NMOS管M6的栅极连接到折叠共源共栅放大器的NMOS管M15和NMOS管M16的栅极于节点VBN2，NMOS管M6的源极连接到地线VSS；NMOS管M8的栅极连接到折叠共源共栅放大器的NMOS管M13和NMOS管M13M14的栅极于节点VBN1，NMOS管M8的源极连接到NMOS管M6的漏极，NMOS管M8的漏极连接到PMOS管M7的漏极和PMOS管M1的栅极于节点VX；PMOS管M7的栅极连接到偏置电压VBP3，PMOS管M7源极连接到电源线VDD。

进一步讲，本发明提高电源电压抑制比的基准电压源结构，其中，

电阻R2温度系数为a，电阻R2阻值为R2＝R_a(1+aT) (1)

其中R_a为电阻R2在温度为0K时的电阻，T为绝对温度值；

电阻R3温度系数为b，电阻R3阻值为R3＝R_b(1+bT) (2)

其中R_b为电阻R3在温度为0K时的电阻，T为绝对温度值；

电阻R5和电阻R2是同一种电阻，电阻R5阻值为R5＝αR2＝αR_a(1+aT) (3)

其中α为电阻R5和电阻R2阻值的比值；

电阻R6和电阻R3是同一种电阻，电阻R6阻值为R6＝βR3＝βR_b(1+bT) (4)

其中β为电阻R6和电阻R3阻值的比值；

PMOS管M18和PMOS管M19的宽长比为M:1，三极管Q2和三极管Q3尺寸比为1：N，流过三极管Q3的电流为流过三极管Q2的电流的M·N倍，节点VB和节点VA之间电压差的表达式如下：

$\mathrm{\Δ}VBE=VBE2-VBE3=\frac{kT}{q}ln\·N---\left(5\right)$

其中，k为玻尔兹曼常数，T为绝对温度，q为电子电荷量；VBE2为三极管Q2基极发射极电压，VBE3为三极管Q3基极发射极电压；

基准电压源输出基准电压VREF的表达式如下：

VREF＝VBE5+(R5+R6)ΔVBE/(R2+R3) (6)

联立上述式(1)、式(2)、式(3)、式(4)、式(5)和式(6)得到输出电压表达式如下：

$VREF=VBE5+\frac{kT/q\ln N}{{(R_a+R_b)}^2}\[(R_a+R_b)({\mathrm{\αR}}_a+{\mathrm{\βR}}_b)+({\mathrm{\αR}}_a+{\mathrm{\βR}}_b)({\mathrm{aR}}_a+{\mathrm{bR}}_b)T-({\mathrm{aR}}_a+{\mathrm{bR}}_b)({\mathrm{\αaR}}_a+{\mathrm{\βbR}}_b)T^2\]$

其中，VBE5含有温度T的高阶非线性项，泰勒展开式之后写成：

VBE5(T)＝α₀+α₁×T+α₂×T²+…+α_n×Tⁿ

其中α₀、α₁、α₂、α_n分别为VBE5对应的0阶，1阶，2阶，n阶温度系数；从而实现对输出电压VREF进行3阶温度补偿。

与现有技术相比，本发明的有益效果是：

1、通过在误差放大器内部增加一路反馈支路来实现误差放大器输出电压跟随输出电压变化的效果，显著提高了输出基准电压的电源电压抑制比。

2、通过使用两种不同温度系数的电阻和三极管，在传统结构基础上稍加变化即可实现对温度系数的高阶补偿。

3、本发明只需通过简单的电路结构改变即可实现，没有增加电路复杂度，没有增加额外功耗和面积开销，具有很高实用价值。

附图说明

图1是传统折叠共源共栅运算放大器原理图；

图2是本发明中误差放大器原理图；

图3是本发明一种提高电源电压抑制比的基准电压源结构图；

图4是传统基准电压源原理图；

图5是本发明基准输出电压随温度变化曲线；

图6是本发明电源电压抑制比随频率变化曲线。

具体实施方式

下面结合具体实施方式对本发明作进一步详细地描述。

本发明提出了一种提高电源电压抑制比的基准电压源结构，如图3所示，该基准电压源结构包括启动电路和基准电压源产生电路。

如图3所示，所述启动电路包括2个PMOS管和3个NMOS管，2个PMOS管包括PMOS管M22和PMOS管M23，3个NMOS管包括NMOS管M24、NMOS管M25和NMOS管M26。

如图3所示，所述基准电压源产生电路包括误差放大器AMP1、5个PMOS管、6个电阻和5个pnp三极管，其中，5个PMOS驱动管分别记作PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20和PMOS管M21；6个电阻分别记作电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，其中，电阻R2和电阻R3是不同温度系数的电阻；5个pnp三极管分别记作三极管Q1、三极管Q2、三极管Q3、三极管Q4和三极管Q5。

如图2所示，所述误差放大器AMP1包括折叠共源共栅放大器和反馈支路，所述折叠共源共栅放大器包括11个MOS管，分别为PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16；所述反馈支路包括5个MOS管，分别为PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7和NMOS管M8；其中，所述反馈支路用于实现误差放大器AMP1输出电压VOUT跟随误差放大器AMP1电源电压VDD变化，从而实现误差放大器AMP1电源抑制比为1。

上述各器件之间的连接关系如下：

如图3所示，PMOS管M22的栅极和5个PMOS驱动管的栅极共同连接到误差放大器AMP1输出端于节点VBP；所述NMOS管M26的漏极也连接到该节点VBP；误差放大器AMP1负输入端连接到三极管Q2的发射极和PMOS管M18的漏极于节点VA，误差放大器AMP1正输入端连接到电阻R2的一端和PMOS管M19的漏极于节点VB；PMOS管M21漏极连接到电阻R5的一端于输出点VREF，电阻R5另一端连接到电阻R4一端，电阻R4另一端连接到三极管Q5的发射极，三极管Q5的集电极和基极连接到地线VSS。

如图2所示，所述PMOS管M4的栅极连接到折叠共源共栅放大器负输入端VIN-，PMOS管M4源极连接到PMOS管M1的漏极，PMOS管M4的漏极连接到NMOS管M6的漏极,；PMOS管M5的栅链接到折叠共源共栅放大器正输入端VIN+，PMOS管M5的源极连接到PMOS管M1的漏极，PMOS管M5的漏极连接到NMOS管M6的漏极；NMOS管M6的栅极连接到折叠共源共栅放大器的NMOS管M15和NMOS管M16的栅极于节点VBN2，NMOS管M6的源极连接到地线VSS；NMOS管M8的栅极连接到折叠共源共栅放大器的NMOS管M13和NMOS管M13M14的栅极于节点VBN1，NMOS管M8的源极连接到NMOS管M6的漏极，NMOS管M8的漏极连接到PMOS管M7的漏极和PMOS管M1的栅极于节点VX；PMOS管M7的栅极连接到偏置电压VBP3，PMOS管M7源极连接到电源线VDD，本发明通过简单增加反馈支路以极小的代价实现了输出电压VOUT跟随电源电压VDD变化的特性。

本发明中，通过使用两种不同温度系数电阻和pnp三极管对温度系数进行高阶补偿(3阶)；并且改进了传统的运放结构，使得运放自身电源电压抑制比近似为1，通过运放和驱动管形成的负反馈回路，显著提高输出基准电压的电源抑制比。

基准电压源产生电路中，

电阻R2温度系数为a，电阻R2阻值为R2＝R_a(1+aT) (1)

电阻R3温度系数为b，电阻R3阻值为R3＝R_b(1+bT) (2)

电阻R5和电阻R2是同一种电阻，电阻R5阻值为R5＝αR2＝αR_a(1+aT) (3)

电阻R6和电阻R3是同一种电阻，电阻R6阻值为R6＝βR3＝βR_b(1+bT) (4)

PMOS管M18和PMOS管M19的宽长比为M:1，三极管Q2和三极管Q3尺寸比为1：N，因此，流过三极管Q3的电流为流过三极管Q2的电流的M·N倍，容易推导出节点VB和节点VA之间电压差的表达式如下：

$\mathrm{\Δ}VBE=VBE2-VBE3=\frac{kT}{q}ln\·N---\left(5\right)$

如图3中，提高电源电压抑制比的基准电压源输出基准电压VREF的表达式如下：

输出基准电压VREF的表达式如下：

VREF＝VBE5+(R5+R6)ΔVBE/(R2+R3) (6)

联立上述式(1)、式(2)、式(3)、式(4)、式(5)和式(6)得到输出电压表达式如下：

$VREF=VBE5+\frac{kT/q\ln N}{{(R_a+R_b)}^2}\[(R_a+R_b)({\mathrm{\αR}}_a+{\mathrm{\βR}}_b)+({\mathrm{\αR}}_a+{\mathrm{\βR}}_b)({\mathrm{aR}}_a+{\mathrm{bR}}_b)T-({\mathrm{aR}}_a+{\mathrm{bR}}_b)({\mathrm{\αaR}}_a+{\mathrm{\βbR}}_b)T^2\]$

其中，VBE5含有温度T的高阶非线性项，泰勒展开式之后写成：

VBE5(T)＝α₀+α₁×T+α₂×T²+…+α_n×Tⁿ。

由此可见，采取本发明的温度补偿方式的基准电压源结构能够对输出电压VREF实现3阶温度补偿。

对于下述公式推导中所用到的变量进行定义：

vdd为电源变化的小信号电压；

vout为改进的误差放大器AMP1的输出小信号电压(即VBP节点小信号电压)；

A_v是误差放大器AMP1开环增益；

PSRRamp是误差放大器电源电压抑制比；

PSRR是基准电压源输出电压的电源抑制比；

PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20和PMOS管M21具有相同的尺寸，定义上述这5个PMOS管跨导均为g_m，小信号阻抗为r₀；

误差放大器AMP1负输入端小信号电压为va；

三极管Q2小信号阻抗为ra；

误差放大器AMP1正向输入端小信号电压为vb；

电阻R2、电阻R3和三极管Q3串联阻抗为rb；

基准电压输出点VREF点小信号电压为vref；

电阻R5、电阻R6和三极管Q5的串联小信号阻抗为r。

以下的推导分析均是建立在小信号模型的基础之上。

首先，确定5个PMOS驱动管(即：PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20和PMOS管M21)栅极即节点VBP电压变化。节点VBP小信号电压vout包含两个部分，1是误差放大器AMP1受电源扰动产生的vout变化vout1，2是误差放大器AMP1输入电压变化经过误差放大器AMP1自身放大之后产生的vout变化vout2，

VBP点小信号电压变化vout＝vout+vout2(7)

第一部分vout1＝vdd·PSRRamp (8)

第二部分vout2＝(vb-va)·Av (9)

其中，

$va=-g_m\·vout\·ra+\frac{vdd\·(g_m{r}_0+1)ra}{r_0+ra}---\left(11\right)$

实际电路中，r₀远大于ra、rb和r，联立公式(7)-(11)可得到误差放大器AMP1输出点小信号电压

基准输出点VREF小信号电压联立公式(12)(13)可得到

从公式(14)可以看出，当PSRRamp＝1时，基准电压不随电源电压变化而变化。因此可以通过设计一种PSRRamp趋近于1的误差放大器来提高基准电压源的电源抑制比。本发明所提出的改进的误差放大器结构如图2所示，当电源电压VDD升高时，PMOS管M1栅极电压VX并未立即升高，导致PMOS管M1电流增大，从而导致PMOS管M4和M5电流增大，但NMOS管M6电流不变，因此流过NMOS管M8和PMOS管M7的电流减小，从而导致PMOS管M7漏极VX电压上升；反之亦然。通过这种反馈结构保证PMOS管M1栅极电压VX能够跟随电源电压变化，从而使PMOS管M1的栅源电压差VGS保持不变，使PMOS管M1电流保持不变。从而保证流过PMOS管M2和PMOS管M3的电流保持不变，而且NMOS管M15和NMOS管M16电流不变，因此流过NMOS管M13和NMOS管M14的电流大小不随电源变化。当电源电压VDD升高时引起PMOS管M10电流增大，增加的电流全部给误差放大器输出VOUT节点充电，直到VOUT节点恰跟随电源变化，此时各支路电流均保持稳定。此种结构电源电压抑制比仿真结如图6所示，误差放大器输出能够跟随电源电压变化而变化，PSRRamp约为1。

基准电压源产生电路在工作时，通过两种不同温度系数的电阻R2和电阻R3产生了一路特定温度系数的电流，而不是传统方式中产生的PTAT(正温度系数)电流。电阻R5和电阻R6和三极管Q5构成了相当于特定温度系数电阻，之前产生的特定温度系数电流流过这个特定温度系数电阻从而产生了经过高阶温度补偿的基准电压。如图5，Cadence Spectre工具仿真结果显示，在-40℃-125℃温度范围内，输出基准电压温度系数约为2.56ppm/℃。

尽管上面结合图对本发明进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以做出很多变形，这些均属于本发明的保护之内。

Claims (2)

1.一种提高电源电压抑制比的基准电压源结构，其特征在于，包括误差放大器AMP1、基准电压源产生电路和启动电路；

所述启动电路包括2个PMOS管和3个NMOS管，2个PMOS管包括PMOS管M22和PMOS管M23，3个NMOS管包括NMOS管M24、NMOS管M25和NMOS管M26；

所述基准电压源产生电路包括误差放大器AMP1、5个PMOS管、6个电阻和5个pnp三极管，其中，5个PMOS驱动管分别记作PMOS管M17、PMOS管M18、PMOS管M19、PMOS管M20和PMOS管M21；6个电阻分别记作电阻R1、电阻R2、电阻R3、电阻R4、电阻R5和电阻R6，其中，电阻R2和电阻R3是不同温度系数的电阻；5个pnp三极管分别记作三极管Q1、三极管Q2、三极管Q3、三极管Q4和三极管Q5；

所述误差放大器AMP1包括折叠共源共栅放大器和反馈支路，所述折叠共源共栅放大器包括11个MOS管，分别为PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M14、NMOS管M15和NMOS管M16；所述反馈支路包括5个MOS管，分别为PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7和NMOS管M8；其中，所述反馈支路用于实现误差放大器AMP1输出电压VOUT跟随误差放大器AMP1电源电压VDD变化，从而实现误差放大器AMP1电源抑制比为1；

上述各器件之间的连接关系如下：

PMOS管M22的栅极和5个PMOS管M17-M21的栅极共同连接到误差放大器AMP1输出端于节点VBP；所述NMOS管M26的漏极也连接到该节点VBP；误差放大器AMP1负输入端连接到三极管Q2的发射极和PMOS管M18的漏极于节点VA，误差放大器AMP1正输入端连接到电阻R2的一端和PMOS管M19的漏极于节点VB；PMOS管M21漏极连接到电阻R5的一端于输出点VREF，电阻R5另一端连接到电阻R4一端，电阻R4另一端连接到三极管Q5的发射极，三极管Q5的集电极和基极连接到地线VSS；

所述反馈支路部分PMOS管M4的栅极连接到折叠共源共栅放大器负输入端VIN-，PMOS管M4源极连接到PMOS管M1的漏极，PMOS管M4的漏极连接到NMOS管M6的漏极,；PMOS管M5的栅链接到折叠共源共栅放大器正输入端VIN+，PMOS管M5的源极连接到PMOS管M1的漏极，PMOS管M5的漏极连接到NMOS管M6的漏极；NMOS管M6的栅极连接到折叠共源共栅放大器的NMOS管M15和NMOS管M16的栅极于节点VBN2，NMOS管M6的源极连接到地线VSS；NMOS管M8的栅极连接到折叠共源共栅放大器的NMOS管M13和NMOS管M13M14的栅极于节点VBN1，NMOS管M8的源极连接到NMOS管M6的漏极，NMOS管M8的漏极连接到PMOS管M7的漏极和PMOS管M1的栅极于节点VX；PMOS管M7的栅极连接到偏置电压VBP3，PMOS管M7源极连接到电源线VDD。

2.根据权利要求1所述提高电源电压抑制比的基准电压源结构，其特征在于：

电阻R2温度系数为a，电阻R2阻值为R2＝R_a(1+aT) (1)

其中R_a为电阻R2在温度为0K时的电阻，T为绝对温度值；

电阻R3温度系数为b，电阻R3阻值为R3＝R_b(1+bT) (2)

其中R_b为电阻R3在温度为0K时的电阻，T为绝对温度值；

电阻R5和电阻R2是同一种电阻，电阻R5阻值为R5＝αR2＝αR_a(1+aT) (3)

其中α为电阻R5和电阻R2阻值的比值；

电阻R6和电阻R3是同一种电阻，电阻R6阻值为R6＝βR3＝βR_b(1+bT) (4)

其中β为电阻R6和电阻R3阻值的比值；

PMOS管M18和PMOS管M19的宽长比为M:1，三极管Q2和三极管Q3尺寸比为1：N，

流过三极管Q3的电流为流过三极管Q2的电流的M·N倍，节点VB和节点VA之间电压差的表达式如下：

$\mathrm{\Δ}VBE=VBE2-VBE3=\frac{kT}{q}ln\·N---\left(5\right)$

其中，k为玻尔兹曼常数，T为绝对温度，q为电子电荷量；VBE2为三极管Q2基极发射极电压，VBE3为三极管Q3基极发射极电压；

基准电压源输出基准电压VREF的表达式如下：

VREF＝VBE5+(R5+R6)△VBE/(R2+R3) (6)

联立上述式(1)、式(2)、式(3)、式(4)、式(5)和式(6)得到输出电压表达式如下：

$VREF=VBE5+\frac{kT/q\ln N}{{(R_a+R_b)}^2}\[(R_a+R_b)({\mathrm{\αR}}_a+{\mathrm{\βR}}_b)+({\mathrm{\αR}}_a+{\mathrm{\βR}}_b)({\mathrm{aR}}_a+{\mathrm{bR}}_b)T-({\mathrm{aR}}_a+{\mathrm{bR}}_b)({\mathrm{\αaR}}_a+{\mathrm{\βbR}}_b)T^2\]$

其中，VBE5含有温度T的高阶非线性项，泰勒展开式之后写成：

VBE5(T)＝α₀+α₁×T+α₂×T²+…+α_n×Tⁿ

其中α₀、α₁、α₂、α_n分别为VBE5对应的0阶，1阶，2阶，n阶温度系数；

从而实现对输出电压VREF进行3阶温度补偿。